KR20120128910A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20120128910A
KR20120128910A KR1020110046846A KR20110046846A KR20120128910A KR 20120128910 A KR20120128910 A KR 20120128910A KR 1020110046846 A KR1020110046846 A KR 1020110046846A KR 20110046846 A KR20110046846 A KR 20110046846A KR 20120128910 A KR20120128910 A KR 20120128910A
Authority
KR
South Korea
Prior art keywords
electrode
common
contact hole
common electrode
common line
Prior art date
Application number
KR1020110046846A
Other languages
English (en)
Other versions
KR101881277B1 (ko
Inventor
김정오
백정선
이종원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110046846A priority Critical patent/KR101881277B1/ko
Publication of KR20120128910A publication Critical patent/KR20120128910A/ko
Application granted granted Critical
Publication of KR101881277B1 publication Critical patent/KR101881277B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히, 하부기판의 전면에 투명 전극을 이용하여 공통 전극을 형성하며, 상기 공통 전극이 형성된 층과 다른 층에 형성되어 있는 게이트 라인과 겹쳐지도록, 상기 공통 전극이 형성된 층에 불투명한 금속을 이용하여 공통 라인을 형성시킨, 액정표시장치 및 그 제조방법을 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 액정표시장치는, 기판 상에 형성되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터; 컨택홀을 통해 상기 드레인 전극이 노출되도록 상기 박막 트랜지스터의 상단에 적층되는 절연층; 상기 보호층 상단에서 상기 컨택홀의 외곽으로 적층되는 공통 전극; 상기 공통 전극의 상단에 형성되는 공통 라인; 상기 공통 전극과 상기 공통 라인의 상단에서, 상기 컨택홀을 향하는 상기 공통 전극의 끝단을 커버한 상태로 형성되는 보호층; 및 상기 컨택홀을 통해 상기 드레인 전극과 연결된 상태로, 상기 보호층 상단에 적층되는 화소 전극을 포함한다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device And Method Of Manufacturing The Same}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로서, 특히, 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
액정표시장치는 하부기판, 상부기판 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성되며, 전계 인가 유무에 따라 액정층의 배열이 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 장치이다.
이와 같은 액정표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, AH-IPS(advanced horizontal in-plane switching) 모드 등으로 다양하게 개발되고 있다.
여기서, IPS 모드와 AH-IPS 모드는 하부기판 상에 화소 전극과 공통 전극을 배치하여 화소 전극과 공통 전극 사이의 횡전계에 의해 액정층의 배열을 조절하는 방식이다.
이중, IPS 모드는 화소 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식으로서, 이와 같은 IPS 모드는 화소 전극과 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 AH-IPS 모드이다. AH-IPS 모드는 FFS(Fringe Field Switching) 모드로도 불려지는 것으로서, 화소 전극과 공통 전극을 하부기판 상에 절연층을 사이에 두고 이격 형성시키되, 적어도 하나의 전극을 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
한편, 상기한 바와 같은 AH-IPS 모드를 이용한 액정표시장치는 그 특성상 모바일용 단말기와 같은 소형 단말기에 주로 이용되고 있다.
그러나, 상기한 바와 같은 AH-IPS 모드를 이용한 종래의 액정표시장치는, 각 화소에 형성되어 있는 공통 전극에 전원을 인가시키기 위한 공통 라인(Vcom 라인)과 게이트 라인(Gate 라인)을 동일 층(Layer)에 형성하고, 상기 층(Layer)의 상단에 위치하는 상단층에 형성된 공통 전극(Vcom 전극)과 공통 라인을 별도의 컨택홀(Contact Hole)을 이용하여 연결시킴으로써, 공통 라인을 통해 각 화소의 공통 전극으로 공통전압을 인가하고 있다.
즉, 종래의 액정표시장치는 각 화소에 형성되어 화소 전극과 전계를 형성하는 공통 전극에 공통전압을 인가하기 위하여, 각 화소에 형성된 공통 전극을 공통 라인을 통해 연결시키고 있으며, 이러한 공통 라인은 게이트 라인과 동일한 층에서, 게이트 라인과 일정 간격 만큼 이격된 상태로 형성되고 있다.
따라서, 동일 층(Layer)에 형성되어 있는 게이트 라인과 공통 라인은 최소한의 간격(G2 Margin 8㎛) 만큼 이격되어야 하며, 이로 인해 각 화소별 개구부 영역이 감소된다는 문제점이 발생하고 있다.
이러한 문제가 발생하는 원인은 다음과 같다.
즉, 공통 전극으로 사용되는 ITO의 경우, 불투명 금속과 대비하여 저항이 높기 때문에, 대형 인치(inch)의 액정표시장치에서 ITO 전극을 이용하여 공통 전압을 인가하는 경우에는, 공통 라인 지연(Vcom Line Delay) 및 공통 전압 로드(Vcom Load)의 증가에 따라 공통 전압이 불안정화되어, 패널(Panel) 내 잔상 및 플리커(Flicker) 유의차를 발생시키게 된다.
따라서, AH-IPS 모드를 이용한 대형 액정표시장치에서는 게이트 라인이 형성된 게이트 층(Gate Layer)에, 저항이 낮은 불투명 금속을 이용하여 공통 라인을 추가시키고 있으며, 이로 인해, 게이트 라인과 공통 라인 간의 간격(G2 Margin) 만큼의 개구율 감소가 발생되고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부기판의 전면에 투명 전극을 이용하여 공통 전극을 형성하며, 상기 공통 전극이 형성된 층과 다른 층에 형성되어 있는 게이트 라인과 겹쳐지도록, 상기 공통 전극이 형성된 층에 불투명한 금속을 이용하여 공통 라인을 형성시킨, 액정표시장치 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는, 기판 상에 형성되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터; 컨택홀을 통해 상기 드레인 전극이 노출되도록 상기 박막 트랜지스터의 상단에 적층되는 절연층; 상기 보호층 상단에서 상기 컨택홀의 외곽으로 적층되는 공통 전극; 상기 공통 전극의 상단에 형성되는 공통 라인; 상기 공통 전극과 상기 공통 라인의 상단에서, 상기 컨택홀을 향하는 상기 공통 전극의 끝단을 커버한 상태로 형성되는 보호층; 및 상기 컨택홀을 통해 상기 드레인 전극과 연결된 상태로, 상기 보호층 상단에 적층되는 화소 전극을 포함한다.
또한, 상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치 제조방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 기판의 전면에 반도체층 물질과 소스/드레인 전극 물질을 적층한 후, 반도체층과 소스/드레인 전극을 형성하는 단계; 상기 전극층을 포함한 상기 기판의 전면에 절연층을 적층한 후, 상기 드레인 전극이 노출되도록, 상기 절연층에 컨택홀을 형성하는 단계; 상기 컨택홀을 포함한 상기 기판의 전면에 공통 전극 물질과, 공통 라인 물질을 순차적으로 적층한 후, 하프톤 마스크를 이용하여 상기 컨택홀을 제외한 부분에 공통 전극과 공통 라인을 형성하는 단계; 상기 공통 전극과 공통 라인을 커버하도록 보호층을 형성하는 단계; 및 상기 보호층을 포함한 상기 기판의 전면에 화소 전극 물질을 적층한 후, 마스크를 이용하여 화소 전극을 형성하는 단계를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 또 다른 액정표시장치 제조방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 상기 기판의 전면에 반도체층 물질과 소스/드레인 전극 물질을 적층한 후, 반도체층과 소스/드레인 전극을 형성하는 단계; 상기 전극층을 포함한 상기 기판의 전면에 절연층을 적층한 후, 상기 드레인 전극이 노출되도록, 상기 절연층에 컨택홀을 형성하는 단계; 상기 컨택홀을 포함한 상기 기판의 전면에 공통 전극 물질을 적층하며, 상기 공통 전극 물질 상에 공통 라인을 형성하는 단계; 상기 공통 라인을 포함한 상기 공통 전극 물질 상단에 보호층 물질을 적층한 후, 마스크를 이용하여 상기 컨택홀 외곽에 보호층 패턴을 형성하는 단계; 상기 보호층 패턴을 마스크로 하여 상기 공통 전극 물질을 식각해, 공통 전극 및 보호층을 형성하는 단계; 및 상기 보호층을 포함한 상기 기판의 전면에 화소 전극 물질을 적층한 후, 마스크를 이용하여 화소 전극을 형성하는 단계를 포함한다.
상술한 해결 수단에 따라 본 발명은 다음과 같은 효과를 제공한다.
즉, 본 발명은 하부기판의 전면에 투명 전극을 이용하여 공통 전극을 형성하며, 상기 공통 전극이 형성된 층과 다른 층에 형성되어 있는 게이트 라인과 겹쳐지도록, 상기 공통 전극이 형성된 층에 불투명한 금속을 이용하여 공통 라인을 형성시킴으로써, 게이트 라인과 공통 라인 사이의 간격을 줄여, 개구 영역을 확대시킬 수 있다는 효과를 제공한다.
또한, 본 발명은 공통 라인을 공통 전극과 직접(Direct) 컨택(Contact) 시킴으로써, 컨택 면적을 증가시켜, 공통 전압 부하(Vcom Load)를 감소시킬 수 있으며, 공통 전극과 공통 라인의 연결을 위한 컨택홀 공정을 제거시켜 공정을 간소화시킬 수 있다는 효과를 제공한다.
또한, 본 발명은 공통 전압 로드(Vcom Load)를 감소시킴으로써, 공통 전압 드리프트(Vcom Dirft)를 감소시킬 수 있다는 효과를 제공한다.
도 1은 본 발명에 따른 액정표시장치의 평면도.
도 2는 도 1의 A-A'라인의 단면도.
도 3a 내지 도 3j는 본 발명에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 1은 본 발명에 따른 액정표시장치의 평면도로서, 특히, 하부기판을 나타낸 예시도이다. 또한, 도 2는 도 1의 A-A'라인의 단면도이다.
본 발명에 따른 액정표시장치는, 컬러필터와 블랙메트릭스가 형성되어 있는 상부기판(미도시)과 하부기판이 액정을 사이에 두고 접합되어 형성되는 것으로서, 이 중 하부기판은, 도 1 및 도 2에 도시된 바와 같이, 기판(100), 게이트 라인(200), 데이터 라인(300), 박막 트랜지스터(T), 화소 전극(400) 및 공통 전극 라이인(500)을 포함하여 이루어진다.
우선, 게이트 라인(200)은 가로 방향으로 배열되어 있고, 데이터 라인(300)은 세로 방향으로 배열되어 있다. 이와 같이 게이트 라인(200)과 데이터 라인(300)이 서로 교차되도록 배열되어 하나의 화소(픽셀)가 정의된다.
다음으로, 박막 트랜지스터(T)는 게이트 라인(200)과 데이터 라인(300)이 교차하는 영역에 형성된다. 박막 트랜지스터(T)는 게이트 전극(210), 반도체층(250), 소스 전극(320) 및 드레인 전극(340)을 포함하여 이루어진다.
여기서, 게이트 전극(210)은 게이트 라인(200)에서 연장형성되어 있다.
반도체층(250)은 상기 게이트 전극(210)과 소스/드레인 전극(320, 340) 사이의 중간층에 형성되어 박막 트랜지스터가 동작할 때 전자가 이동하는 채널 역할을 한다. 한편, 반도체층(250)은 전자가 이동하는 채널을 구성하는 반도체층 및 반도체층과 소스/드레인 전극(320, 340) 사이에 형성되어 전자의 이동장벽을 낮추는 역할을 하는 오믹콘택층을 포함하여 이루어질 수도 있다.
소스 전극(320)은 데이터 라인(300)에서 연장형성되어 있고, 드레인 전극(340)은 소스 전극(320)과 소정 간격으로 이격되어 서로 마주하고 있다.
이와 같은 박막 트랜지스터(T)는 도시된 바와 같은 구조로 한정되는 것은 아니며, 따라서, 소스 전극(320)이 U자 형태로 구성되는 구조 등과 같이 당업계에 공지된 다양한 형태로 변경형성될 수 있다.
본 발명에 적용되는 소스 전극과 드레인 전극은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 형성될 수 있다.
다음으로, 절연층(PAC)(600)은 소스/드레인 전극(320, 340)을 포함한 기판의 전면에 도포되어 형성된다. 특히, 본 발명에서는 절연층(PAC)으로, 소비전력을 낮출 수 있는 포토 아크릴(Photo Acryl)을 사용하고 있다는 특징을 가지고 있다.
한편, 소스/드레인 전극(320, 340)과 절연층(PAC)(600) 사이에는 소스/드레인 전극을 보호하기 위한 박막트랜지스터 보호층(380)이 더 형성될 수도 있다.
한편, 절연층(600) 및 박막트랜지스터 보호층(380)에는 컨택홀(360)이 형성되어 있어서, 이하에서 설명되는 화소 전극(400)이 드레인 전극(340)과 연결될 수 있다.
다음으로, 공통 전극 라인(500)은, 데이터 라인(300)과 게이트 라인(200)이 교차하는 각 화소의 개구부에 형성되어 있는 공통 전극(510) 및 공통 전압 공급부와 연결되어 있으며 각 화소의 개구부에 형성되어 있는 공통 전극과 전기적으로 연결되어 있어서 공통 전압 공급부를 통해 공급되는 공통 전압을 각 공통 전극에 공급하기 위한 공통 라인(520)을 포함하고 있다.
즉, 공통 전극(510)은 각 화소(픽셀)의 개구부에 형성되는 것으로서, 절연층(PAC)(600)을 사이에 두고 소스/드레인 전극(320, 340)과 절연되어 있으며, 보호층(PAS)(700)을 사이에 두고 화소 전극(400)과 절연되어 있다. 공통 전극(510)은 절연층(PAC) 상에 평판 형상으로 증착되어 있다. 이러한 공통 전극(510)은 도 1 및 도 2에 도시된 바와 같이, 컨택홀(360) 방향의 내측을 제외한 기판의 전면에 평판 형상으로 증착되어 있다. 또한, 공통 전극(510)은 그 상단 층에 형성되어 있는 화소 전극(400)과 함께 전계를 형성하여 액정의 배열을 조절함으로써, 광의 투과도를 제어하는 기능을 수행한다.
또한, 공통 라인(520)은 각 화소의 공통 전극(510)과 연결되어, 각 공통 전극에 공통 전압을 인가하기 위한 것으로서, 공통 전압 공급부로부터 공통 전압을 인가받는 기능을 수행한다. 공통 라인은 블랙메트릭스 등에 의해 빛이 차단되는 비개구부에 형성되어 있다. 따라서, 본 발명에 적용되는 공통 라인은 불투명하지만 전기 저항이 작은 구리와 같은 금속물질로 형성될 수 있으며, 이러한 금속물질로는 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질이 이용될 수 있다.
즉, 액정표시장치의 각 화소(픽셀)에 공통 전압을 공급하기 위한 공통 전극 라인(500)은, ITO와 같이 전기 저항은 크지만 투명한 금속재질 위에, 구리와 같이 전기 저항은 작지만 불투명한 금속재질이 증착되어 있는 이중층 구조로서, 상기 이중 층 중 투명한 금속재질만으로 형성된 공통 전극(510)은 각 화소에서 빛을 투과시켜 영상을 표시하는 개구부에 형성되며, 상기 이중 층으로 형성된 공통 라인(520)은 블랙매트릭스에 의해 빛이 통과될 수 없는 비개구부 영역에 형성된다.
다음으로, 화소 전극(400)은 화소 영역 내에 형성되며, 박막 트랜지스터(T)의 드레인 전극(340)과 컨택홀(360)을 통해 전기적으로 연결되어 있다.
화소 전극(400)은 공통 전극(510)과 함께 프린지 필드(Fringe Field)를 형성하기 위한 것으로서, 보호층(PAS)(700) 상에 핑거(finger) 형상으로 형성되어 있다.
한편, 화소 전극(400)은 상기한 바와 같이 컨택홀(360)을 통해 절연층(600) 및 박막트랜지스터 보호층(380)을 관통하여 드레인 전극(340)과 연결되어 있다.
마지막으로, 보호층(700)은 공통 전극(510)과 화소 전극(400) 사이에 형성되어 공통 전극과 화소 전극을 절연시키는 기능을 수행한다.
이러한 보호층(700) 역시, 컨택홀(360) 방향의 내측을 제외한 기판의 전면에 평판 형상으로 증착되어 있다.
또한, 공통 전극(510)과 보호층(700)은 컨택홀이 형성되어 있는 절연층(600) 상단에 적층되어 있기 때문에, 도 1 및 도 2에 도시된 바와 같이, 컨택홀(360)의 외곽 영역에 형성되어 있다.
한편, 보호층(700)은 공통 전극(510)의 상단에 적층되어 있으나, 도 2에 도시된 바와 같이, 컨택홀(360)을 향하고 있는 공통 전극(510)의 끝단을 감싼 형태로 형성되기 때문에, 도 1에 도시된 바와 같이, 컨택홀(360)을 기준으로 볼 때, 공통 전극(510)은 보호층(700)의 외곽에 형성되어 있다.
이하에서는, 도 3a 내지 도 3j를 참조하여 본 발명에 따른 액정표시장치의 제조방법이 상세히 설명된다.
도 3a 내지 도 3j는 본 발명에 따른 액정표시장치의 제조방법을 도시한 개략적인 공정 단면도로서, 이는 전술한 도 1 및 도 2에 도시된 액정표시장치의 제조공정을 나타낸 것이다. 따라서, 도 3a 내지 도 3j는 도 1에 도시된, A-A'단면을 나타낸 것이다.
우선, 도 3a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(210)을 형성한다.
게이트 전극(210)은 기판(100) 상에 소정의 금속물질을 증착하고, 소정의 금속물질 상에 포토 레지스트를 적층한 후, 미도시된 제1마스크를 이용하여 노광, 현상 및 식각 공정을 차례로 수행하는 소위 마스크 공정을 이용하여 형성될 수 있다.
또한, 도시하지는 않았지만, 게이트 전극(210)을 형성하는 공정 시에 게이트 전극(210)과 연결되는 게이트 라인(200)이 동시에 형성된다.
또한, 게이트 전극(210)은 상기한 바와 같이 하나의 금속물질을 증착하여 형성될 수도 있으나, 도 3a에 도시된 바와 같이 두 개의 금속물질을 증착하여 형성될 수도 있다.
다음, 도 3b에서 알 수 있듯이, 게이트 전극(210)을 포함한 기판(100) 전면에 게이트 절연층(220), 반도체층 물질(251), 소스/드레인 전극 물질(321)이 순차적으로 적층되며, 그 위에 포토 레지스트(810)가 적층된 후, 미도시된 제2마스크를 이용하여 노광 및 현상 공정이 수행된다.
여기서, 게이트 절연층(220)은 플라즈마 강화 화학 기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD) 등을 이용하여 형성될 수 있다.
다음, 도 3c에서 알 수 있듯이, 제2마스크에 의해 노광 및 현상된 포토 레지스트(810)를 이용하여 소스/드레인 전극 물질(321)과 반도체층 물질(251)을 식각함으로써, 소스 전극(320), 드레인 전극(340)과 반도체층(250)이 형성된다.
즉, 상기 공정을 통해, 게이트 절연층(220) 상에 반도체층(250)이 형성되고, 반도체층(250) 상에 데이터 라인(300)에서 연장되는 소스 전극(320) 및 소스 전극(320)과 마주하는 드레인 전극(340)이 형성된다.
여기서, 소스/드레인 전극과 반도체층을 동시에 형성하기 위해, 하프톤 마스크가 이용될 수도 있다.
다음, 도 3d에서 알 수 있듯이, 소스/드레인 전극을 포함한 기판(100) 전면에 절연층(600)(및 박막트랜지스터 보호층(380))이 적층되며, 이후, 미도시된 제3마스크를 이용하여, 절연층(600)과 박막트랜지스터 보호층(380)이 식각되면서, 컨택홀(360)이 형성된다. 여기서, 박막트랜지스터 보호층(380)은 생략될 수 있다.
즉, 제3마스크를 이용한 마스크 공정을 통해, 절연층(600)으로 박막 트랜지스터의 드레인 전극(340)이 노출될 수 있도록 컨택홀(360)이 형성된다.
다음으로, 도 3e에서 알 수 있듯이, 컨택홀을 포함한 기판(100) 전면에 공통 전극 물질(511)이 적층된다. 본 발명에서는 공통 전극 물질로, 전기 저항이 큰 전기 전도성을 가진 투명도전막인 ITO(Indium Tin Oxide)가 적용될 수 있다. ITO는 인듐과 산화 주석의 화합물(In2O3, SnO2)로 된 막으로서, 이러한 공통 전극 물질은 스파터링 방법으로 기판 상에 형성될 수 있다.
다음으로, 도 3f에서 알 수 있듯이, 공통 전극 물질(510) 위에 공통 라인(520)이 형성된다. 공통 라인(520)은 상기한 바와 같이, 전기 저항은 작지만 불투명한 구리와 같은 금속물질을 이용하여 제조된다. 즉, 도 3e에 의해 형성된 공통 전극 물질(511)의 전면에 구리와 같은 금속물질로 형성된 공통 라인 물질을 증착시킨 후, 미도시된 제4마스크를 이용한 마스크 공정을 통해 불필요한 부분을 식각함으로써 공통 라인(520)을 형성할 수 있다.
여기서, 공통 라인(520)은 게이트 전극(210) 및 드레인 전극(340)들과 오버랩되는 위치에 형성되어 있다. 즉, 게이트 전극과 드레인 전극들을 포함한 박막트랜지스터는 상부기판에 형성되는 블랙매트릭스에 의해 가리워져 빛이 새어나가지 않는 비개구부로서, 이러한 비개구부에 공통 라인이 형성됨으로써, 화소의 개구부 손실을 줄일 수 있다. 특히, 공통 라인은 게이트 전극(210)과 다른 층에 형성되어 있기 때문에, 게이트 라인과의 쇼트 등을 방지하기 위한 게이트 마진(G2 Margin 8㎛)을 고려할 필요가 없다. 따라서, 상기한 바와 같이 공통 라인은 게이트 전극과 겹쳐지도록 형성될 수 있으며, 이로 인해, 게이트 전극과 공통 라인을 커버하기 위한 블랙매트릭스의 선폭이 줄어들 수 있다. 이처럼, 블랙매트릭스의 선폭이 줄어든다는 것은 비개구부가 줄어든다는 것으로서, 이것은 화소의 개구부가 넓어짐을 의미한다.
한편, 본 발명은 상기한 바와 같이 비개구부에 공통 라인을 형성시킴으로써, 공통 라인을 높은 저항을 갖는 투명 전극으로 형성시킬 필요가 없으며, 따라서, 불투명하지만 전기 저항이 작은 금속물질을 이용하여 공통 라인을 형성할 수 있다.
다음으로, 도 3g에서 알 수 있듯이, 공통 라인(520)을 포함한 공통 전극 물질(511)의 상단 전면에 보호층 물질(710)이 적층되며, 미도시된 제5마스크를 이용한 마스크 공정을 통해, 컨택홀(360) 주변의 보호층 물질(710)을 제거한다.
다음으로, 도 3h에서 알 수 있듯이, 도 3g의 공정을 통해 남은 보호층 물질(710)을 마스크로 하여 공통 전극 물질(511)을 식각함으로써, 공통 전극(510)을 형성한다. 이러한 식각 공정으로는 건식 식각 공정이 이용될 수 있다.
한편, 상기에서는, 공통 라인(520)과 공통 전극(510)이 개별적인 마스크 공정을 이용하여 개별적으로 형성되는 것으로하여 본 발명이 설명되었으나, 마스크 공정을 줄이기 위해 공통 라인과 공통 전극을 형성하는 공정은 하프톤 마스크(HTM)를 이용하여 하나의 마스크 공정으로 형성될 수도 있다.
즉, 도 3e와 도 3f에서, 공통 전극 물질(511)과 공통 라인 물질을 순차적으로 증착시킨 후, 하프톤 마스크(HTM)를 이용하여 공통 전극(510)과 공통 라인(520)을 형성할 수 있다. 이 경우, 보호층(700)은 하프톤 마스크를 이용하여 형성된 공통 전극(510)과 공통 라인(520) 상단에 보호층 물질을 도포한 후, 미도시된 마스크를 이용한 마스크 공정을 통해 도 3h와 같이 형성될 수 있다.
다음으로, 도 3i에서 알 수 있듯이, 보호층(700)을 포함한 기판(100)의 전면에 화소 전극 물질(410)이 약 300Å 정도의 얇은 두께로 적층되며, 그 상단에 포토 레지스트(820)가 적층된 후, 미도시된 제6마스크를 이용하여 노광 및 현상 공정이 수행된다.
마지막으로, 도 3j에서 알 수 있듯이, 상기 과정에서 형성된 포토 레지스트(820) 패턴을 이용하여 화소 전극 물질(410)을 식각함으로써, 최종적으로 화소 전극(400)이 형성된다.
여기서, 화소 전극(400)은 공통 전극(510)과 함께 프린지 필드(Fringe Field)를 형성하기 위해, 보호층(PAS)(700) 상에 핑거(finger) 형상으로 형성되어 진다.
상기한 바와 같은 공정을 거친 본 발명에 따른 액정표시장치는 도 1 및 도 3j에 도시된 바와 같이, 컨택홀(360)을 중심으로 하여 그 외곽 방향으로, 절연층(600), 보호층(700) 및 공통 전극(510)과 공통 라인(520)이 순차적으로 배치된다.
상기한 바와 같은 본 발명은, 공통 라인과 게이트 라인 간의 마진(Margin)을 감소시켜 개구율을 향샹시키기 위한 것으로서, 공통 라인(520)과 게이트 라인(200)을 서로 다른 층에 형성시킴으로써, 게이트 라인과 공통 라인 간의 쇼트 마진(Short Margin)을 제거하여 개구 영역을 확보하고 있다는 특징을 가지고 있다.
즉, 본 발명은 15인치(inch) 이상의 AH-IPS 모드를 이용한 액정표시장치에서, 공통 라인(520)을 게이트 라인의 상단에 형성된 층에서, 공통 전극(510)과 함께 형성시킴으로써, 게이트 라인과 공통 라인 간격(G2 Margin)을 제거하여 블랙매트릭스에 의한 비개구부의 폭을 줄일 수 있다는 특징을 가지고 있다. 비개구부의 폭이 줄어든다는 것은, 반대적으로, 개구부의 개구율이 향상된다는 것을 의미한다. 또한, 본 발명은 불투명하지만 전기 저항이 작은 구리와 같은 금속물질을 이용한 공통 라인(520)을, 전기 저항이 구리보다는 크지만 투명한 금속물질로 형성된 공통 전극(510) 상단에 형성시키고 있다는 특징을 가지고 있다.
부연하여 설명하면, 본 발명은 Cu/ITO를 연속증착 후 HTM을 적용하여 개구부 영역에는 ITO를 이용한 공통 전극(510)을 형성하고, 블랙매트릭스(BM)로 처리되는 비개구부 영역에는 Cu/ITO를 이용하여 공통 라인(520)을 형성하고 있다.
따라서, 본 발명은 별도의 컨택홀 없이, 공통 전극이 공통 라인에 다이렉트로 연결될 수 있으며, 이로 인해, 공통 전압 로드가 감소될 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 기판 200: 게이트 라인
210: 게이트 전극 220: 게이트 절연막
250: 반도체층 300: 데이터 라인
320: 소스 전극 340: 드레인 전극
360 : 컨택홀 380 : 박막트랜지스터 보호층
400: 화소 전극 500: 공통 전극 라인
510 : 공통 전극 520 : 공통 라인
600 : 절연층(PAC) 700 : 보호층(PAS)

Claims (17)

  1. 기판 상에 형성되며, 게이트 전극, 반도체층, 소스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터;
    컨택홀을 통해 상기 드레인 전극이 노출되도록 상기 박막 트랜지스터의 상단에 적층되는 절연층;
    상기 보호층 상단에서 상기 컨택홀의 외곽으로 적층되는 공통 전극;
    상기 공통 전극의 상단에 형성되는 공통 라인;
    상기 공통 전극과 상기 공통 라인의 상단에서, 상기 컨택홀을 향하는 상기 공통 전극의 끝단을 커버한 상태로 형성되는 보호층; 및
    상기 컨택홀을 통해 상기 드레인 전극과 연결된 상태로, 상기 보호층 상단에 적층되는 화소 전극을 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 공통 전극은 투명한 금속재질로 형성되며,
    상기 공통 라인은 상기 투명한 금속재질보다 낮은 저항을 갖는 불투명한 금속재질로 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 공통 라인은, 상기 게이트 전극과 겹쳐지도록 상기 공통 전극 상에 형성되는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 공통 라인과 상기 게이트 전극은, 상기 기판 중 블랙매트릭스에 의해 커버되는 비개구부에 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 공통 전극은 판 형상으로 형성되며, 상기 화소 전극은 핑거(finger) 형상으로 형성되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 보호층은, 상기 컨택홀의 외곽에 형성되며, 상기 컨택홀 방향의 내측을 제외한 상기 기판의 전면에 증착되는 것을 특징으로 하는 액정표시장치.
  7. 제 4 항에 있어서,
    상기 공통 전극은, 상기 컨택홀을 중심으로 상기 보호층 외곽에 형성되며, 상기 컨택홀 방향의 내측을 제외한 상기 기판의 전면에 증착되어 있는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 절연층은, 포토 아크릴(Photo Acryl)로 형성되는 것을 특징으로 하는 액정표시장치.
  9. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 상기 기판의 전면에 반도체층 물질과 소스/드레인 전극 물질을 적층한 후, 반도체층과 소스/드레인 전극을 형성하는 단계;
    상기 전극층을 포함한 상기 기판의 전면에 절연층을 적층한 후, 상기 드레인 전극이 노출되도록, 상기 절연층에 컨택홀을 형성하는 단계;
    상기 컨택홀을 포함한 상기 기판의 전면에 공통 전극 물질과, 공통 라인 물질을 순차적으로 적층한 후, 하프톤 마스크를 이용하여 상기 컨택홀을 제외한 부분에 공통 전극과 공통 라인을 형성하는 단계;
    상기 공통 전극과 공통 라인을 커버하도록 보호층을 형성하는 단계; 및
    상기 보호층을 포함한 상기 기판의 전면에 화소 전극 물질을 적층한 후, 마스크를 이용하여 화소 전극을 형성하는 단계를 포함하는 액정표시장치 제조방법.
  10. 제 9 항에 있어서,
    상기 절연층은, 포토 아크릴(Photo Acryl)로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  11. 제 9 항에 있어서,
    상기 공통 전극은 투명한 금속재질로 형성되며,
    상기 공통 라인은 상기 투명한 금속재질보다 낮은 저항을 갖는 불투명한 금속재질로 형성되는 것을 특징으로 하는 액정표시장치.
  12. 제 9 항에 있어서,
    상기 공통 라인은, 상기 게이트 전극과 겹쳐지도록 상기 공통 전극 상에 형성되는 것을 특징으로 하는 액정표시장치.
  13. 제 12 항에 있어서,
    상기 공통 라인과 상기 게이트 전극은, 상기 기판 중 블랙매트릭스에 의해 커버되는 비개구부에 형성되는 것을 특징으로 하는 액정표시장치.
  14. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 상기 기판의 전면에 반도체층 물질과 소스/드레인 전극 물질을 적층한 후, 반도체층과 소스/드레인 전극을 형성하는 단계;
    상기 전극층을 포함한 상기 기판의 전면에 절연층을 적층한 후, 상기 드레인 전극이 노출되도록, 상기 절연층에 컨택홀을 형성하는 단계;
    상기 컨택홀을 포함한 상기 기판의 전면에 공통 전극 물질을 적층하며, 상기 공통 전극 물질 상에 공통 라인을 형성하는 단계;
    상기 공통 라인을 포함한 상기 공통 전극 물질 상단에 보호층 물질을 적층한 후, 마스크를 이용하여 상기 컨택홀 외곽에 보호층 패턴을 형성하는 단계;
    상기 보호층 패턴을 마스크로 하여 상기 공통 전극 물질을 식각해, 공통 전극 및 보호층을 형성하는 단계; 및
    상기 보호층을 포함한 상기 기판의 전면에 화소 전극 물질을 적층한 후, 마스크를 이용하여 화소 전극을 형성하는 단계를 포함하는 액정표시장치 제조방법.
  15. 제 14 항에 있어서,
    상기 공통 전극은 투명한 금속재질로 형성되며,
    상기 공통 라인은 상기 투명한 금속재질보다 낮은 저항을 갖는 불투명한 금속재질로 형성되는 것을 특징으로 하는 액정표시장치.
  16. 제 14 항에 있어서,
    상기 공통 라인은, 상기 게이트 전극과 겹쳐지도록 상기 공통 전극 상에 형성되는 것을 특징으로 하는 액정표시장치.
  17. 제 16 항에 있어서,
    상기 공통 라인과 상기 게이트 전극은, 상기 기판 중 블랙매트릭스에 의해 커버되는 비개구부에 형성되는 것을 특징으로 하는 액정표시장치.
KR1020110046846A 2011-05-18 2011-05-18 액정표시장치 및 그 제조방법 KR101881277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110046846A KR101881277B1 (ko) 2011-05-18 2011-05-18 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110046846A KR101881277B1 (ko) 2011-05-18 2011-05-18 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120128910A true KR20120128910A (ko) 2012-11-28
KR101881277B1 KR101881277B1 (ko) 2018-07-24

Family

ID=47513492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110046846A KR101881277B1 (ko) 2011-05-18 2011-05-18 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101881277B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869563A (zh) * 2012-12-17 2014-06-18 乐金显示有限公司 阵列基板和包括阵列基板的液晶显示装置
KR20140108967A (ko) * 2013-03-04 2014-09-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140129506A (ko) * 2013-04-30 2014-11-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20140148306A (ko) * 2013-06-19 2014-12-31 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
CN104280966A (zh) * 2014-08-20 2015-01-14 友达光电股份有限公司 液晶显示面板
US9477122B2 (en) 2014-01-20 2016-10-25 Samsung Display Co., Ltd. Display device
KR20180014902A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001951A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
KR20080031241A (ko) * 2006-01-26 2008-04-08 엡슨 이미징 디바이스 가부시키가이샤 액정 장치 및 전자기기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050001951A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
KR20080031241A (ko) * 2006-01-26 2008-04-08 엡슨 이미징 디바이스 가부시키가이샤 액정 장치 및 전자기기

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869563A (zh) * 2012-12-17 2014-06-18 乐金显示有限公司 阵列基板和包括阵列基板的液晶显示装置
CN103869563B (zh) * 2012-12-17 2017-08-25 乐金显示有限公司 阵列基板和包括阵列基板的液晶显示装置
KR20140108967A (ko) * 2013-03-04 2014-09-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140129506A (ko) * 2013-04-30 2014-11-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20140148306A (ko) * 2013-06-19 2014-12-31 엘지디스플레이 주식회사 액정표시장치와 이의 제조방법
US9477122B2 (en) 2014-01-20 2016-10-25 Samsung Display Co., Ltd. Display device
CN104280966A (zh) * 2014-08-20 2015-01-14 友达光电股份有限公司 液晶显示面板
CN104280966B (zh) * 2014-08-20 2018-04-06 友达光电股份有限公司 液晶显示面板
KR20180014902A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101881277B1 (ko) 2018-07-24

Similar Documents

Publication Publication Date Title
KR101325916B1 (ko) 액정표시장치
US8450744B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
KR102095787B1 (ko) 액정표시장치 및 그 제조방법
KR20120128910A (ko) 액정표시장치 및 그 제조방법
KR20120080885A (ko) 액정 표시 장치
KR101981279B1 (ko) 액정표시장치 및 그 제조방법
TWI633473B (zh) 內嵌式觸控液晶顯示裝置及其製作方法
TWI497158B (zh) 邊緣電場切換型液晶顯示器及其製造方法
RU2697012C2 (ru) Матричная подложка и устройство отображения
KR20130054780A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
JP5585127B2 (ja) アレイ基板、および液晶表示装置
KR20110130854A (ko) 액정 표시 장치 및 그의 제조 방법
KR20090054210A (ko) 액정표시장치의 어레이 기판 및 그의 제조 방법
KR20160043575A (ko) 액정 표시 장치 및 그 제조 방법
KR20110040222A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR101820713B1 (ko) 액정표시장치 및 그 제조방법
KR102422555B1 (ko) 표시장치
KR20160025669A (ko) 표시 기판 및 그의 제조방법
KR20110109047A (ko) 액정표시장치 및 그 제조방법
KR20120125823A (ko) 액정표시장치 및 그 제조방법
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR102218945B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101820019B1 (ko) 액정표시장치 및 그 제조방법
KR101627518B1 (ko) 횡전계 방식 액정표시장치 및 그 제조 방법
KR20120116649A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant