KR20120126243A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20120126243A
KR20120126243A KR1020110043893A KR20110043893A KR20120126243A KR 20120126243 A KR20120126243 A KR 20120126243A KR 1020110043893 A KR1020110043893 A KR 1020110043893A KR 20110043893 A KR20110043893 A KR 20110043893A KR 20120126243 A KR20120126243 A KR 20120126243A
Authority
KR
South Korea
Prior art keywords
temperature
signal
refresh
voltage level
refresh cycle
Prior art date
Application number
KR1020110043893A
Other languages
English (en)
Other versions
KR101872297B1 (ko
Inventor
김주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110043893A priority Critical patent/KR101872297B1/ko
Priority to US13/468,293 priority patent/US8891327B2/en
Publication of KR20120126243A publication Critical patent/KR20120126243A/ko
Application granted granted Critical
Publication of KR101872297B1 publication Critical patent/KR101872297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations

Abstract

반도체 메모리 장치는 복수의 메모리 블록과, 복수의 메모리 블록에 각각 인접하게 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 복수의 온도감지신호를 출력하는 복수의 온도 센서와, 복수의 온도감지신호 중 가장 높은 온도를 나타내는 어느 하나의 온도감지신호에 따라 리프레시 주기신호의 활성화 주기를 조절하는 온도보상 리프레시 조절부;를 포함하며, 복수의 메모리 블록은, 리프레시 주기신호가 활성화될 때마다 리프레시 동작을 수행하는 것을 특징으로 한다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY APPARATUS}
본 발명은 반도체 메모리 장치에 관한 것으로서, 온도변화에 대응하여 리프레시 주기를 조절하는 기술에 관한 것이다.
도 1은 일반적인 반도체 메모리 장치의 구조를 나타낸 도면이다.
도 1을 참조하면, 반도체 메모리 장치는 데이터 대역폭을 크게 하여 고속으로 데이터 입출력동작을 수행할 수 있는 와이드 입출력 라인(Wide IO) 구조로 형성되어 있다.
반도체 메모리 장치는 복수의 메모리 블록(10,20,30,40)이 2차원적으로 배치되어 있으며, 각각의 복수의 메모리 블록(10,20,30,40) 사이에 와이드 입출력 라인(미도시됨)이 형성되어 있다. 즉, 반도체 메모리 장치는 넓은 데이터 대역폭을 이용하여 데이터를 입출력한다.
대표적으로 복수의 메모리 블록(10,20,30,40) 중 제1 메모리 블록(10)을 상세히 살펴보면, 제1 메모리 블록(10)은 복수의 메모리 뱅크(BANK0,BANK1,BANK2,BANK3)가 배치되어 있다. 각각의 메모리 뱅크는 2차원 배열형태로 배치되는 복수의 메모리 셀로 구성된다. 로우제어영역에는 각 메모리 뱅크의 로우 경로를 제어하는 회로가 배치되며, 컬럼제어영역에는 각 메모리 뱅크의 컬럼 경로를 제어하는 회로가 배치된다.
주변회로 영역에는 커맨드 처리회로, 전원회로 및 입출력 회로 등이 배치되어 복수의 메모리 블록(10,20,30,40)의 동작을 제어한다.
한편, 복수의 메모리 블록(10,20,30,40) 중 특정 메모리 블록의 동작이 반복적으로 지속되는 경우, 동작이 반복적으로 수행되는 부분이 다른 영역에 비해서 온도가 과도하게 상승하는 경우가 발생할 수 있다. 이와 같이 반복적인 동작이나, 외부로부터 전달된 열로 인하여 온도가 상승하는 부분을 "HOT SPOT" 이라고 지칭하기로 한다.
캐패시터의 전하량을 통해서 데이터 값을 저장하는 메모리 셀로 구성되는 반도체 메모리 장치는, 메모리 셀에 저장된 데이터를 유지하기 위해서, 일정 주기마다 리프레시 동작을 수행하여야 한다. 온도가 상승할수록 메모리 셀에 저장된 데이터가 유지되는 시간이 짧아지므로, 온도가 상승할수록 리프레시 동작 주기를 짧게 설정해야 한다.
도 1의 반도체 메모리 장치는 온도보상 리프레시 조절부(50)를 포함하고 있는데, 온도보상 리프레시 조절부(Temperature compensated Self Refresh Circuit, TCSR)는 내부에 포함된 온도 센서(T_SENSOR)에서 센싱된 온도를 토대로 리프레시 동작 주기를 조절한다.
하지만, 도 1에 도시된 것과 같이 제2 메모리 블록(20)의 제3 메모리 뱅크(BANK2)에 "HOT SPOT" 이 발생한 경우, "HOT SPOT" 과 온도보상 리프레시 조절부(50) 사이의 거리가 너무 멀리 떨어져 있으므로, 온도보상 리프레시 조절부(50)는 리프레시 동작 주기를 조절할 때, "HOT SPOT" 의 온도상승을 정확하게 반영하지 못하게 된다. 따라서 "HOT SPOT"에 인접한 메모리 셀에 저장된 데이터의 신뢰성 떨어지게 된다.
본 발명은 복수의 온도센서를 이용하여 리프레시 주기를 조절할 수 있는 반도체 메모리 장치를 제공한다.
본 발명의 일 실시예에 따르면, 복수의 메모리 블록; 상기 복수의 메모리 블록에 각각 인접하게 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 복수의 온도감지신호를 출력하는 복수의 온도 센서; 및 상기 복수의 온도감지신호 중 가장 높은 온도를 나타내는 어느 하나의 온도감지신호에 따라 리프레시 주기신호의 활성화 주기를 조절하는 온도보상 리프레시 조절부;를 포함하며, 상기 복수의 메모리 블록은, 상기 리프레시 주기신호가 활성화될 때마다 리프레시 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치가 제공된다.
또한, 본 발명의 다른 실시예에 따르면, 서로 수직으로 적층되며 칩 관통라인을 통해서 신호를 교환하는 복수의 칩으로 구성되는 반도체 메모리 장치에 있어서, 상기 복수의 칩은 각각, 복수의 메모리 블록; 및 상기 복수의 메모리 블록에 각각 인접하게 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 복수의 온도감지신호를 출력하는 복수의 온도 센서;를 포함하며, 복수의 칩 관통라인을 통해서 자신의 복수의 온도감지신호를 이웃하는 칩으로 전달함에 있어서, 이웃하는 칩에서 전달된 복수의 온도감지신호와 자신의 복수의 온도감지신호를 각각 비교하여, 높은 온도를 나타내는 온도감지신호만을 전달하도록 구성되고, 상기 복수의 칩 중 어느 하나의 칩에 포함된 온도보상 리프레시 조절부는, 복수의 칩 관통라인으로 전달된 복수의 온도감지신호 중 가장 높은 온도를 나타내는 어느 하나의 온도감지신호에 따라 리프레시 주기신호의 활성화 주기를 조절하는 것을 특징으로 하는 반도체 메모리 장치가 제공된다.
도 1은 일반적인 반도체 메모리 장치의 구조를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구조를 나타낸 도면이다.
도 3은 도 2의 온도보상 리프레시 조절부(Temperature compensated Self Refresh Circuit, TCSR)의 실시예에 따른 구성도이다.
도 4는 도 3의 제1 온도 비교부의 실시예에 따른 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구조를 나타낸 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 구조를 나타낸 도면이다.
본 실시예에 따른 반도체 메모리 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 2를 참조하면, 반도체 메모리 장치는 복수의 메모리 블록(100,200,300,400)과, 복수의 온도 센서(610,620,630,640)와, 온도보상 리프레시 조절부(500)를 포함한다.
본 실시예에 따른 반도체 메모리 장치는 데이터 대역폭을 크게 하여 고속으로 데이터 입출력동작을 수행할 수 있는 와이드 입출력 라인(Wide IO) 구조로 형성되어 있다.
본 실시예에서 반도체 메모리 장치는 복수의 메모리 블록(100,200,300,400)이 2차원적으로 배치되어 있으며, 각각의 복수의 메모리 블록(100,200,300,400) 사이에 와이드 입출력 라인(미도시됨)이 형성되어 있다. 즉, 반도체 메모리 장치는 넓은 데이터 대역폭을 이용하여 데이터를 입출력한다.
대표적으로 복수의 메모리 블록(100,200,300,400) 중 제1 메모리 블록(100)을 상세히 살펴보면, 제1 메모리 블록(100)은 복수의 메모리 뱅크(BANK0,BANK1,BANK2,BANK3)가 배치되어 있다. 각각의 메모리 뱅크는 2차원 배열형태로 배치되는 복수의 메모리 셀로 구성된다. 로우제어영역에는 각 메모리 뱅크의 로우 경로를 제어하는 회로가 배치되며, 컬럼제어영역에는 각 메모리 뱅크의 컬럼 경로를 제어하는 회로가 배치된다.
주변회로 영역에는 커맨드 처리회로, 전원회로 및 입출력 회로 등이 배치되어 복수의 메모리 블록(100,200,300,400)의 동작을 제어한다.
복수의 온도 센서(610,620,630,640)는 복수의 메모리 블록(100,200,300,400)에 각각 인접하게 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 복수의 온도감지신호(V_T1,V_T2,V_T3,V_T4)를 출력한다. 본 실시예에서 복수의 온도감지신호(V_T1,V_T2,V_T3,V_T4)는 온도상승에 대응하여 전압레벨이 낮아진다.
온도보상 리프레시 조절부(500)는 복수의 온도감지신호(V_T1,V_T2,V_T3,V_T4) 중 가장 높은 온도를 나타내는 어느 하나의 온도감지신호에 따라 리프레시 주기신호(REF_PULSE)의 활성화 주기를 조절한다. 리프레시 주기신호(REF_PULSE)의 활성화 주기는, 온도가 높아질수록 점점 더 빨라진다.
복수의 메모리 블록(100,200,300,400)은, 리프레시 주기신호(REF_PULSE)가 활성화될 때마다 리프레시 동작을 수행한다. 복수의 메모리 블록(100,200,300,400) 중 특정 메모리 블록의 동작이 반복적으로 지속되는 경우, 동작이 반복적으로 수행되는 부분이 다른 영역에 비해서 온도가 과도하게 상승하는 경우가 발생할 수 있다. 이와 같이 반복적인 동작이나, 외부로부터 전달된 열로 인하여 온도가 상승하는 부분을 "HOT SPOT" 이라고 지칭하기로 한다.
캐패시터의 전하량을 통해서 데이터 값을 저장하는 메모리 셀로 구성되는 반도체 메모리 장치는, 메모리 셀에 저장된 데이터를 유지하기 위해서, 일정 주기마다 리프레시 동작을 수행하여야 한다. 온도가 상승할수록 메모리 셀에 저장된 데이터가 유지되는 시간이 짧아지므로, 온도가 상승할수록 리프레시 동작 주기를 짧게 설정해야 한다.
본 실시예의 반도체 메모리 장치는 서로 다른 영역에 배치된 복수의 온도 센서(610,620,630,640)에서 각각 출력되는 복수의 온도감지신호(V_T1,V_T2,V_T3,V_T4) 중 가장 높은 온도를 나타내는 온도감지신호를 토대로 리프레시 주기신호(REF_PULSE)의 활성화 주기를 조절한다.
온도감지신호는 온도가 높아질수록 낮은 전압레벨을 가지므로, 온도보상 리프레시 조절부(500)는 온도감지신호의 전압레벨이 낮아질수록 리프레시 주기신호(REF_PULSE)의 활성화 주기를 점점 더 빠르게 조절한다.
본 실시예에 따른 반도체 메모리 장치는 특정 부분에 "HOT SPOT" 이 발생하더라도 서로 다른 영역에 배치된 복수의 온도 센서(610,620,630,640)를 통해서 온도를 감지하고, 리프레시 동작 주기를 조절하므로, 온도가 보다 정확하게 반영되어 "HOT SPOT"에 인접한 메모리 셀에 저장된 데이터의 신뢰성을 향상시킬 수 있다.
도 3은 도 2의 온도보상 리프레시 조절부(Temperature compensated Self Refresh Circuit, TCSR)의 실시예에 따른 구성도이다.
도 3을 참조하면, 온도보상 리프레시 조절부(500)는 제1 온도 비교부(510)와, 제2 온도 비교부(520)와, 제3 온도 비교부(530)와, 리프레시 주기신호 생성부(540)로 구성된다.
복수의 온도 비교부(510,520,530)는 복수의 온도감지신호(V_T1,V_T2,V_T3,V_T4)를 각각 비교하여 가장 전압레벨이 낮은 온도감지신호를 온도출력신호(V_TT_OUT)로서 출력한다.
즉, 제1 온도 비교부(510)는 제1 온도감지신호(V_T1) 및 제2 온도감지신호(V_T2)의 전압레벨을 비교하여, 두 신호 중에서 더 낮은 전압레벨을 갖는 신호를 제1 출력신호(V_TT1)로서 출력한다. 또한, 제2 온도 비교부(520)는 제3 온도감지신호(V_T3) 및 제4 온도감지신호(V_T4)의 전압레벨을 비교하여, 두 신호 중에서 더 낮은 전압레벨을 갖는 신호를 제2 출력신호(V_TT2)로서 출력한다. 또한, 제3 온도 비교부(530)는 제1 온도 비교부(510)에서 출력되는 제1 출력신호(V_TT1) 및 제2 온도 비교부(520)에서 출력되는 제2 출력신호(V_TT2)를 비교하여, 두 신호 중에서 더 낮은 전압레벨을 갖는 신호를 온도출력신호(V_TT_OUT)로서 출력한다.
리프레시 주기신호 생성부(540)는 온도출력신호(V_TT_OUT)의 전압레벨의 변화에 대응하여 리프레시 주기신호(REF_PULSE)의 활성화 주기를 조절한다. 여기에서 리프레시 주기신호(REF_PULSE)의 활성화 주기는, 온도출력신호(V_TT_OUT)의 전압레벨이 낮아질수록 점점 더 빨라진다. 참고적으로 온도출력신호(V_TT_OUT)의 전압레벨이 낮아진다는 것은 반도체 메모리 장치의 온도가 상승하는 것을 의미한다.
복수의 온도 비교부(510,520,530)는 각각 동일한 회로로 구성되므로, 대표적으로 제1 온도 비교부(510)의 구성을 상세히 살펴보면 다음과 같다.
도 4는 도 3의 제1 온도 비교부의 실시예에 따른 회로도이다.
도 4를 참조하면, 제1 온도 비교부(510)는 비교부(511)와, 선택부(512)로 구성된다.
비교부(511)는 제1 온도감지신호(V_T1) 및 제2 온도감지신호(V_T2)의 전압레벨을 비교하여 그 비교결과를 정선택신호(SEL) 및 부선택신호(/SEL)로서 출력한다. 여기에서 비교부(511)는 전류미러를 포함하는 차동증폭회로(MP1,MP2,MN1,MN2, MN3)로 구성된다. 정선택신호(SEL) 및 부선택신호(/SEL)는 서로 반대의 레벨을 가지는 신호이다.
비교부(511)는 인에이블 신호(EN)가 하이레벨로 활성화 되면, 제1 온도감지신호(V_T1) 및 제2 온도감지신호(V_T2)의 전압레벨을 비교하는데, 제1 온도감지신호(V_T1)의 전압레벨이 제2 온도감지신호(V_T2)의 전압레벨보다 낮으면, 정선택신호(SEL)를 로우레벨로 출력한다. 또한, 비교부(511)는 제1 온도감지신호(V_T1)의 전압레벨이 제2 온도감지신호(V_T2)의 전압레벨보다 높으면, 정선택신호(SEL)를 하이레벨로 출력한다.
선택부(512)는 정선택신호(SEL) 및 부선택신호(/SEL)의 제어에 따라 제1 온도감지신호(V_T1) 및 제2 온도감지신호(V_T2) 중 어느 하나를 선택적으로 출력한다. 선택부(512)는 부선택신호(/SEL)의 제어에 따라 제2 온도감지신호(V_T2)를 선택적으로 출력하는 제1 스위치(SW1)와, 정선택신호(SEL)의 제어에 따라 제1 온도감지신호(V_T1)를 선택적으로 출력하는 제2 스위치(SW2)로 구성된다.
선택부(512)는 정선택신호(SEL)가 로우레벨이면, 제1 온도감지신호(V_T1)를 제1 출력신호(V_TT1)로서 출력한다. 또한, 선택부(512)는 부선택신호(/SEL)가 로우레벨이면, 제2 온도감지신호(V_T2)를 제1 출력신호(V_TT1)로서 출력한다.
결과적으로 제1 온도감지신호(V_T1) 및 제2 온도감지신호(V_T2) 중 전압레벨이 낮은 신호가 제1 출력신호(V_TT1)로서 출력된다.
도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 구조를 나타낸 도면이다.
본 실시예에 따른 반도체 메모리 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 5의 반도체 메모리 장치는 도 2의 반도체 메모리 장치(이하, 칩 이라고 기술한다.)가 복수 개 적층되어 구성되는데, 복수개의 칩 중에서 하나의 칩만이 온도보상 리프레시 조절부(500)를 구비하고 있는 실시예이다.
도 5를 참조하면, 반도체 메모리 장치는, 서로 수직으로 적층되며 칩 관통라인을 통해서 신호를 교환하는 복수의 칩으로 구성된다. 본 실시예에서는 복수의 칩 중에서 온도보상 리프레시 조절부(500)를 포함하는 하나의 칩만을 도시하고 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치를 구성하는 각각의 칩은, 복수의 메모리 블록(100,200,300,400)과, 복수의 온도 센서(610,620,630,640)와, 온도보상 리프레시 조절부(500)와, 온도 비교부(700)를 구비한다. 또한, 칩의 TSV 영역(600)에는 칩 관통라인(TSV)이 형성되는데, 칩 관통라인(TSV)을 통해서 적층된 칩 사이에 신호를 송신 및 수신한다.
도 5의 반도체 메모리 장치의 기본적인 동작은, 도 2의 반도체 메모리 장치와 동일하므로, 칩 관통라인(TSV)을 통해서 전송되는 온도감지신호를 이용하는 관점에 대해서만 기술하기로 한다.
각각의 칩은, 복수의 칩 관통라인을 통해서 자신의 복수의 온도감지신호를 이웃하는 칩으로 전달한다. 이때, 각각의 칩은 이웃하는 칩에서 전달된 복수의 온도감지신호와 자신의 복수의 온도감지신호를 온도 비교부를 통해서 각각 비교하여 높은 온도를 나타내는 온도감지신호만을 칩 관통라인을 통해서 전달한다.
복수의 칩 중 어느 하나의 칩에 포함된 온도보상 리프레시 조절부(500)는 복수의 칩 관통라인으로 전달된 복수의 온도감지신호 중 가장 높은 온도를 나타내는 어느 하나의 온도감지신호에 따라 리프레시 주기신호의 활성화 주기를 조절한다. 본 실시예에서는 온도보상 리프레시 조절부(500)가 복수의 칩 중 가장 하단에 배치되므로, 자신의 복수의 온도감지신호와 복수의 칩 관통라인으로 전달된 복수의 온도감지신호를 온도 비교부(700)에서 비교하고, 그 비교결과를 온도보상 리프레시 조절부(500)로 전달한다.
결과적으로, 온도보상 리프레시 조절부(500)는 각각의 칩에서 출력되는 복수의 온도감지신호 중에서 가장 높은 온도를 반영하고 있는 온도감지신호를 이용하여, 리프레시 동작 주기를 결정한다. 이때, 복수의 칩의 리프레시 주기는 온도보상 리프레시 조절부(500)에 의해서 모두 동일하게 결정 되므로, 복수의 칩 중에서 어느 하나의 칩이 온도가 과도하게 상승하거나, 특정 지점에 온도가 상승하더라도 복수의 칩에 저장되는 데이터의 신뢰성을 확보할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 제1 메모리 블록
200 : 제2 메모리 블록
300 : 제3 메모리 블록
400 : 제4 메모리 블록
500 : 온도보상 리프레시 조절부
511 : 비교부
512 : 선택부

Claims (11)

  1. 복수의 메모리 블록;
    상기 복수의 메모리 블록에 각각 인접하게 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 복수의 온도감지신호를 출력하는 복수의 온도 센서; 및
    상기 복수의 온도감지신호 중 가장 높은 온도를 나타내는 어느 하나의 온도감지신호에 따라 리프레시 주기신호의 활성화 주기를 조절하는 온도보상 리프레시 조절부;를 포함하며,
    상기 복수의 메모리 블록은, 상기 리프레시 주기신호가 활성화될 때마다 리프레시 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 복수의 온도감지신호는, 온도상승에 대응하여 전압레벨이 낮아지는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 온도보상 리프레시 조절부는,
    상기 복수의 온도감지신호를 각각 비교하여 가장 전압레벨이 낮은 온도감지신호를 온도출력신호로서 출력하는 복수의 온도 비교부; 및
    상기 온도출력신호의 전압레벨의 변화에 대응하여 상기 리프레시 주기신호의 활성화 주기를 조절하는 리프레시 주기신호 생성부;를 포함하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 리프레시 주기신호의 활성화 주기는, 상기 온도출력신호의 전압레벨이 낮아질수록 점점 더 빨라지는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제3항에 있어서,
    상기 복수의 온도 비교부는 각각,
    제1 온도감지신호 및 제2 온도감지신호의 전압레벨을 비교하여 그 비교결과를 정선택신호 및 부선택신호로서 출력하는 비교부; 및
    상기 정선택신호 및 상기 부선택신호의 제어에 따라 상기 제1 온도감지신호 및 상기 제2 온도감지신호 중 어느 하나를 선택적으로 출력하는 선택부;를 포함하는 반도체 메모리 장치.
  6. 서로 수직으로 적층되며 칩 관통라인을 통해서 신호를 교환하는 복수의 칩으로 구성되는 반도체 메모리 장치에 있어서,
    상기 복수의 칩은 각각,
    복수의 메모리 블록; 및
    상기 복수의 메모리 블록에 각각 인접하게 배치되며, 온도변화에 대응하여 전압레벨이 조절되는 복수의 온도감지신호를 출력하는 복수의 온도 센서;를 포함하며,
    복수의 칩 관통라인을 통해서 자신의 복수의 온도감지신호를 이웃하는 칩으로 전달함에 있어서, 이웃하는 칩에서 전달된 복수의 온도감지신호와 자신의 복수의 온도감지신호를 각각 비교하여, 높은 온도를 나타내는 온도감지신호만을 전달하도록 구성되고,
    상기 복수의 칩 중 어느 하나의 칩에 포함된 온도보상 리프레시 조절부는,
    복수의 칩 관통라인으로 전달된 복수의 온도감지신호 중 가장 높은 온도를 나타내는 어느 하나의 온도감지신호에 따라 리프레시 주기신호의 활성화 주기를 조절하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서,
    상기 복수의 칩은, 상기 리프레시 주기신호가 활성화될 때마다 리프레시 동작을 수행하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6항에 있어서,
    상기 복수의 온도감지신호는, 온도상승에 대응하여 전압레벨이 낮아지는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 온도보상 리프레시 조절부는,
    상기 복수의 온도감지신호를 각각 비교하여 가장 전압레벨이 낮은 온도감지신호를 온도출력신호로서 출력하는 복수의 온도 비교부; 및
    상기 온도출력신호의 전압레벨의 변화에 대응하여 상기 리프레시 주기신호의 활성화 주기를 조절하는 리프레시 주기신호 생성부;를 포함하는 반도체 메모리 장치.
  10. 제9항에 있어서,
    상기 리프레시 주기신호의 활성화 주기는, 상기 온도출력신호의 전압레벨이 낮아질수록 점점 더 빨라지는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제8항에 있어서,
    상기 복수의 온도 비교부는 각각,
    제1 온도감지신호 및 제2 온도감지신호의 전압레벨을 비교하여 그 비교결과를 정선택신호 및 부선택신호로서 출력하는 비교부; 및
    상기 정선택신호 및 상기 부선택신호의 제어에 따라 상기 제1 온도감지신호 및 상기 제2 온도감지신호 중 어느 하나를 선택적으로 출력하는 선택부;를 포함하는 반도체 메모리 장치.
KR1020110043893A 2011-05-11 2011-05-11 반도체 메모리 장치 KR101872297B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110043893A KR101872297B1 (ko) 2011-05-11 2011-05-11 반도체 메모리 장치
US13/468,293 US8891327B2 (en) 2011-05-11 2012-05-10 Semiconductor memory apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110043893A KR101872297B1 (ko) 2011-05-11 2011-05-11 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20120126243A true KR20120126243A (ko) 2012-11-21
KR101872297B1 KR101872297B1 (ko) 2018-07-02

Family

ID=47141803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110043893A KR101872297B1 (ko) 2011-05-11 2011-05-11 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US8891327B2 (ko)
KR (1) KR101872297B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711487B2 (en) 2015-04-08 2017-07-18 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
KR102058638B1 (ko) * 2019-05-27 2020-01-28 전금희 싱글 환편기 및 상기 싱글 환편기를 이용한 싱글원단의 편직방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6041610B2 (ja) * 2012-10-02 2016-12-14 キヤノン株式会社 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
JP2014078128A (ja) * 2012-10-10 2014-05-01 Canon Inc 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
KR102254098B1 (ko) * 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9971368B2 (en) 2015-12-09 2018-05-15 Qualcomm Incorporated Accurate hotspot detection through temperature sensors
US11309011B2 (en) 2020-02-26 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for refresh of memory devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080028136A1 (en) * 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US7760569B2 (en) * 2007-04-05 2010-07-20 Qimonda Ag Semiconductor memory device with temperature control
US7773413B2 (en) * 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711487B2 (en) 2015-04-08 2017-07-18 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10090281B2 (en) 2015-04-08 2018-10-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10593650B2 (en) 2015-04-08 2020-03-17 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10804248B2 (en) 2015-04-08 2020-10-13 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11289457B2 (en) 2015-04-08 2022-03-29 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11640955B2 (en) 2015-04-08 2023-05-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip
KR102058638B1 (ko) * 2019-05-27 2020-01-28 전금희 싱글 환편기 및 상기 싱글 환편기를 이용한 싱글원단의 편직방법

Also Published As

Publication number Publication date
US8891327B2 (en) 2014-11-18
US20120287731A1 (en) 2012-11-15
KR101872297B1 (ko) 2018-07-02

Similar Documents

Publication Publication Date Title
KR20120126243A (ko) 반도체 메모리 장치
KR101596281B1 (ko) 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
KR100725992B1 (ko) 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법
US9390784B2 (en) Semiconductor memory device and semiconductor package
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
CN107393595B (zh) 半导体存储器件及其弱单元检测方法
US20070195626A1 (en) Semiconductor memory device including memory cell without capacitor
KR20170059616A (ko) 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
KR20090112297A (ko) 메모리소자의 센스앰프제어회로 및 그 제어방법
US10032687B2 (en) Temperature control device, semiconductor device including the same, and method for controlling the semiconductor device
KR20140021321A (ko) 라이트 드라이버 회로, 이를 이용하는 반도체 장치 및 메모리 시스템
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
US20150098281A1 (en) Semiconductor chip and semiconductor integrated circuit including the same
US10692586B2 (en) Semiconductor device
CN105280216B (zh) 半导体存储器件及其操作方法
US8937831B2 (en) System and method for modifying activation of a sense amplifier
KR20140085229A (ko) 적층된 반도체 칩의 제어 장치
US7075854B2 (en) Semiconductor memory device, write control circuit and write control method for the same
KR20220082704A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
KR20130001590A (ko) 반도체 메모리 장치, 이를 위한 비트라인 이퀄라이징 회로 및 그 제조 방법
US9508412B2 (en) Semiconductor memory apparatus
KR102653147B1 (ko) 반도체 메모리 장치, 반도체 메모리 모듈 및 불휘발성 메모리를 액세스하는 방법
KR20170122459A (ko) 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치
KR100914288B1 (ko) 지연회로 및 이를 이용한 반도체 메모리 장치
KR20230035185A (ko) 열화 측정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right