KR20120114889A - 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 - Google Patents

절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 Download PDF

Info

Publication number
KR20120114889A
KR20120114889A KR1020110032714A KR20110032714A KR20120114889A KR 20120114889 A KR20120114889 A KR 20120114889A KR 1020110032714 A KR1020110032714 A KR 1020110032714A KR 20110032714 A KR20110032714 A KR 20110032714A KR 20120114889 A KR20120114889 A KR 20120114889A
Authority
KR
South Korea
Prior art keywords
chip
insulating film
chips
insulating layer
metal pattern
Prior art date
Application number
KR1020110032714A
Other languages
English (en)
Other versions
KR101242281B1 (ko
Inventor
김선락
이재학
송준엽
이승섭
김택수
박아영
김일
Original Assignee
한국과학기술원
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 한국기계연구원 filed Critical 한국과학기술원
Priority to KR1020110032714A priority Critical patent/KR101242281B1/ko
Publication of KR20120114889A publication Critical patent/KR20120114889A/ko
Application granted granted Critical
Publication of KR101242281B1 publication Critical patent/KR101242281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법이 제공된다.
본 발명에 따른 절연필름을 이용한 칩 적층방법은 소정 간격만큼 이격되며, 길이 방향으로 연장된 복수의 금속패턴을 절연층 내부에 포함하는 절연필름을 이용한 복수 칩 적층 방법으로, 상기 방법은 상기 칩 사이의 이격 공간에서 상기 절연필름을 상기 칩 방향으로 소정 길이만큼 삽입하는 단계; 및 상기 내부의 금속 패턴을 상기 복수 칩 상부에 형성된 칩 패드에 접합시키는 단계를 포함하는 것을 특징으로 하며, 본 발명은 적층 칩의 층간 전기적인 인터커넥션을 형성하기 위하여 금속 패턴이 형성된 절연필름을 이용, 열압착 방식으로 칩을 적층, 접합시키므로 1회의 공정만으로도 복수 개의 칩을 한번에 적층할 수 있다.

Description

절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법{Method for mounting chips using insulating film, chips mounted by the same, insulating film for the same and manufacturing method thereof}
본 발명은 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법에 관한 것으로, 보다 상세하게는 높은 생산성 및 적층 공정이 단순한, 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법에 관한 것이다.
최근 전자제품이 고성능화, 소형화, 경량화됨에 따라 칩의 집적밀도가 높아지고 있으며, 이를 만족시키기 위해 복수의 칩을 적층시키는 3차원 패키징에 대한 연구가 활발히 진행중이다. 3차원 패키징은 인터커넥션 방법에 따라 TSV(Through Silicon Via), 와이어 본딩, 엣지 트레이스(Edge traces)등의 방법이 개발되었다. TSV는 적층칩을 연결하는 신호선의 길이가 가장 짧기 때문에 전력소비를 감소 시키고, 신호의 전달 속도가 빠르며 와이어본딩에 비해 입력/출력 밀도가 높은 장점이 있다. 반면에 TSV는 본딩과 디본딩공정시 생산비가 높은 단점이 있다.
반면 와이어 본딩은 와이어로 회로를 연결하는 적층 방식으로 칩을 적층을 하기 위해서는 스페이서라고 불리는 더미 웨이퍼으로 층간에 일정한 간격을 띄워야 함으로 전체 칩의 부피가 커지는 단점이 있다.
이와 같은 반도체 칩의 3차원 적층 기술은 반도체의 집적밀도를 높일 수 있는 기술이기 때문에 이에 관한 다수의 특허와 연구논문이 발표, 개시되어 있으며, 적층 칩의 측면에 회로선을 형성하기 위한 다양한 방법이 제시되고 있다. 대한민국특허 제10-2006-0109524호의 “칩 스택 패키지”에서는 칩을 적층하고 와이어 본딩을 이용해 패드와 패드의 인터커넥션을 형성하는 방법을 제시하였다. 대한민국특허 제10-2006-0082924호의 “반도체 패키지 및 그 제조방법”에서는 칩을 적층하고 와이어 본딩과 도전성 컬럼을 이용하여 적층 칩간의 신호선을 형성하는 방법을 제시하였다. 대한민국특허 제10-2006-0001150호의 “멀티 스택 패키지 및 이의 제조 방법”에서는 적층 칩에 금속 범프를 형성하고 압력을 가하여 접합부를 만드는 열압착 방법을 제시하였다. 또한, 대한민국특허 제10-2008-0072951호의 '칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법'에서는 복수의 칩을 관통하는 신호선과 솔더볼을 이용하여 적층칩간의 신호선을 형성하였다. 상기의 특허들은 반도체 접합 방법인 와이어 본딩, TSV 등의 방법을 적용하여 칩을 적층하여 3차원 패키지를 제조한다. 적층시 와이어 본딩을 사용하면 스페이서를 사용해야 하기 때문에 칩의 부피가 커지고, TSV는 비아 드릴링이 복잡하고 생산비가 많이 드는 단점이 있다. 선행기술로 특허와 함께, 실리콘 칩의 3차원 적층 기술에 관하여 다양한 연구논문이 발표되고 있다. 이 중 연구논문인 ('A review of 3D packaging technology, IEEE Trans. on Components, Packaging and Manufacturing Tech., Vol.21, No.1, 1998)에서 다양한 3차원 적층 기술이 설명되고 있으며, 상기 연구논문에서 제시한 적층 기술 중에서 적층 칩의 측면에 신호선을 형성하는 경우에는 칩의 측면에 절연층을 형성하여 단락을 방지하는 방법들이 제시되어 있지만, 이와 같은 방법들은 칩을 제조한 후에 칩의 측면에 절연층을 형성하고 수직 패터닝 공정이 필요하기 때문에 공정이 복잡하고 생산성이 낮은 단점이 있다.
따라서, 본 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 적층 칩 간의 전기적인 인터커넥션을 형성함으로써 생산성을 높일 수 있는 칩 적층방법을 제공하는데 본 발명이 해결하려는 과제가 있다.
본 발명이 해결하려는 또 다른 과제는 적층 칩간 전기적 인터커넥션을 형성하며, 별도의 칩 측면의 절연이 필요 없는 칩 적층수단 및 그 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은 소정 간격만큼 이격되며, 길이 방향으로 연장된 복수의 금속패턴을 절연층 내부에 포함하는 절연필름을 이용한 복수 칩 적층 방법으로, 상기 방법은 상기 칩 사이의 이격 공간에서 상기 절연필름을 상기 칩 방향으로 소정 길이만큼 삽입하는 단계; 및 상기 내부의 금속 패턴을 상기 복수 칩 상부에 형성된 칩 패드에 접합시키는 단계를 포함하는 것을 특징으로 하는 복수 칩 적층방법을 제공한다.
본 발명의 일 실시예에서 상기 금속 패턴은 금속선이며, 상기 접합은 열압착 접합 또는 초음파 접합 또는 열초음파 접합 방식으로 수행된다.
본 발명의 일 실시예에서 상기 금속패턴은 하나 이상의 칩에 형성된 하나 이상의 칩 패드와 공통으로 접합되며, 상기 삽입은 상기 절연필름의 구부러진 부분이 상기 칩 사이의 이격 공간으로 삽입되는 방식이다.
본 발명의 일 실시예에서 상기 접합 단계에서 상기 복수 칩은 열과 함께 압착되며, 상기 열에 의하여 상기 절연필름의 절연층은 연성화되고, 상기 압착에 의하여 상기 연성화된 절연층 내부로 칩 패드가 침투하여, 절연필름 내부의 금속패턴과 상기 칩 패드가 접촉, 접합된다.
본 발명의 일 실시예에서 상기 절연필름의 절연층은 상기 접합 단계 후 다시 경화된다. 또한, 상기 금속패턴 간격은 칩 상부에 형성된 칩 패드 사이의 간격보다 좁게 구성되고, 상기 소정 길이는 상기 칩 상에 형성된 칩 패드와 칩 끝 사이의 길이보다 길다.
본 발명의 일 실시예에서 상기 절연층은 열경화성 접착제, 열가소성 접착제, 광경화성 접착제, 광 가소성 접착제 및 감광성 물질로 이루어진 군으로부터 선택된 어느 하나 또는 둘 이상으로 이루어진 이종 물질로 이루어진다.
본 발명의 일 실시예는 상술한 방법에 의하여 복수 개의 칩이 적층된 칩 어셈블리를 제공한다.
본 발명의 일 실시예에서 상기 칩 사이의 공간에는 금속 패턴이 삽입되며, 상기 금속 패턴은 상기 칩 상부의 패드에 접합되며, 상기 금속 패턴과 상기 칩 사이에는 절연층이 도포된 상태이다.
본 발명은 상기 또 다른 과제를 해결하기 위하여, 상술한 복수 칩 접합방법에 사용되는 복수 칩 적층용 절연필름을 제공하며, 상기 절연필름은 절연층 내부에 구비되며, 소정 간격으로 이격되어 길이방향으로 연장된 복수 개의 금속패턴을 포함한다.
본 발명은 상기 또 다른 과제를 해결하기 위하여, 복수 칩 적층을 위한 절연필름 제조방법으로, 상기 방법은 제 1 절연층을 도포하는 단계; 상기 제 1 절연층 상에 길이 방향으로 연장되며, 서로 이격된 복수 개의 금속 패턴을 형성시키는 단계; 및 상기 금속 패턴 상에 제 2 절연층을 도포하는 단계를 포함하는 것을 특징으로 하는 복수 칩 적층용 절연필름 제조방법을 제공한다.
본 발명의 일 실시예에서 상기 제 1 절연층 및 제 2 절연층은 라미네이션되며, 상기 금속 패턴은 상기 제 1 절연층 상에 금속와이어를 길이방향으로 배열하거나, 제 1 절연층 상에 금속층을 증착시킨 후 식각공정으로 금속층을 패터닝하는 방식으로 형성된다.
본 발명은 적층 칩의 층간 전기적인 인터커넥션을 형성하기 위하여 금속 패턴이 형성된 절연필름을 이용, 열압착 방식으로 칩을 적층, 접합시키므로 1회의 공정만으로도 복수 개의 칩을 한번에 적층할 수 있다. 따라서, 본 발명에 따른 칩 적층방법은 종래 기술에 비하여 높은 생산성을 갖는다. 또한, 칩 패드의 신호선과 칩의 측면의 절연을 위한 절연층을 별도로 형성시킬 필요가 없기 때문에 적층 공정이 단순해지는 장점이 있다. 또한, 패드의 크기 및 간격(피치)과 무관하게 적층칩의 층간의 전기적인 인터커넥션을 형성하므로 공정의 적용 범위가 넓은 장점이 있으며, 본 발명에 따른 적층 칩 접합수단인 절연필름은 구조가 간단하므로, 제작 공정이 간단하다는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 복수 칩 적층용 절연필름의 절개 사시도이고, 도 2는 절연필름의 단면도이다.
도 3 내지 6은 본 발명의 일 실시예에 따른 복수 칩 적층방법의 단계별 모식도이다.
도 7 및 8은 각각 본 발명의 일 실시예에 따라 적층된 칩의 사시도 및 단면도이다.
도 9 내지 11은 본 발명의 일 실시예에 따른 절연필름의 제조방법의 단계도이다.
도 12는 본 발명에 따라 제조된 절연필름의 구조를 나타내기 위하여 칩 상에 형성된 절연필름의 평면 구조를 나타내는 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 “...부”, “...기”, “모듈”, “블록” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
본 발명은 상술한 종래 기술의 문제를 해결하고자, 내부에 구리, 금과 같은 금속물질로 이루어지며 소정 길이를 가지는 금속패턴을 포함하는 절연필름을 칩 간 전기적 인터케넥션 수단으로 이용한다. 본 명세서에서 금속패턴은 소정 두께를 가지며, 선 형태로 연장된 금속 구조체를 통칭하며, 상기 금속패턴은 금속선(금속와이어)라고도 지칭될 수 있다.
도 1은 본 발명의 일 실시예에 따른 복수 칩 적층용 절연필름의 절개 사시도이고, 도 2는 절연필름의 단면도이다.
도 1 및 2를 참조하면, 본 발명의 일 실시예에 따른 절연필름(100)은 절연층(110) 내부로 삽입된 금속패턴(120)을 포함한다. 본 발명의 일 실시예에서 상기 금속패턴(120)은 칩 상부에 구비되는 칩 패드와 접촉, 패드 상부로 이어지는 신호선이 된다. 또한, 절연성 물질의 재질로 열경화성 접착제, 열가소성 접착제, 광경화성 접착제, 광 가소성 접착제 및 감광성 물질로 이루어진 군으로부터 선택된 어느 하나 또는 둘 이상으로 이루어진 이종 물질이 사용될 수 있다.
본 발명의 일 실시예에서 금속패턴은 소정 간격으로 이격되어 길이방향으로 연장되는데 상기 길이는 복수 개의 칩 높이의 합보다는 큰 길이이어야 한다. 이로써 절연필름이 구부러짐에 따라 돌출되는 부분(즉, 구부러진 부분)이 상기 칩 사이의 공간으로 삽입될 수 있으며, 이후 열 압착 등에 의하여 상기 절연필름 내부의 금속패턴과 칩 패드는 서로 접촉, 접합된다.
도 1 및 2에서 설명된 절연필름을 이용한, 칩 적층방법을 이하 설명한다.
도 3 내지 6은 본 발명의 일 실시예에 따른 복수 칩 적층방법의 단계별 모식도이다.
도 3을 참조하면, 도 1 및 2에서 설명된 복수 칩 적층용 절연필름(310)이 도시된다. 상기 절연필름(310) 내부에는 소정 길이로 연장되며, 서로 이격된 복수 개의 금속 패턴(370)이 구비되며, 상기 금속패턴(370)은 절연층(312)으로 덮여 있다.
도 4를 참조하면, 도 3의 상기 절연필름(310)은 일정 깊이(320)와 높이(330)를 가지도록 성형된다. 본 발명의 일 실시예에서는 상기 성형은 지그를 이용, 압력을 가해 필름을 구부러지게 하는 성형이다. 이로써 소정 길이만큼 돌출된 구부러진 부분인 돌출부(a)를 가지는 절연필름(310)이 제조된다.
도 5를 참조하면, 상기 구부러진 절연필름(310)의 돌출부(a)를 칩(380a, 380b, 380c) 사이의 공간으로 삽입한다. 상기 칩 상부에는 신호선 연결을 위한 칩 패드(360)가 구비되는데 이때 상기 칩 사이로 삽입되는 절연필름의 돌출부(a)는 상기 칩 패드(360)와 접촉할 수 있는 수준의 깊이(320), 즉 연장길이를 가져야 한다. 따라서, 상기 성형된 절연필름의 깊이(320)는 칩의 패드 깊이(이것은 칩 경계와 칩 패드 사이의 거리를 의미함, 340)보다 길어야 하며, 이로써 적층시 금속패턴과 패드 사이에 인터커넥션이 형성된다. 또한 상기 절연필름의 높이(330)는 칩의 두께(350)와 동일하거나 길어야 한다.
도 6을 참조하면, 칩(380a, 380b, 380c) 사이의 공간을 절연필름이 삽입된 후, 상기 칩을 열 압착한다. 여기에서 열 압착이란 소정 이상의 온도로 열을 가하며 상기 칩을 소정 힘으로 누르는 것을 의미하며, 이로써 칩 사이의 공간은 줄어들게 된다, 이때 상기 칩 패드(360)는 열에 의하여 연성화, 즉 녹는 절연필름의 절연층 내부로 침투, 이동하여, 상기 절연필름 내부의 금속패턴(370)과 접촉되며, 접합된다. 즉, 본 발명의 일 실시예에서는 상기 칩 패드(360)위에 도 4의 형태로 성형된 절연필름(310)을 정렬한 후 열 압착공정으로 다수의 칩을 한번에 접합시킨다. 이때, 열과 압력에 의해 절연필름은 압착되며, 칩 패드(360)가 상기 절연필름을 뚫고 내부의 금속패턴(370)과 접촉되면서 수직방향으로 전기적인 신호선이 형성된다. 하지만, 칩 측면에 있는 수직방향 금속패턴은 절연필름에 의해 칩과 절연된 상태이므로, 적층시 칩과 신호선 사이에 단락문제가 발생하지 않는다. 따라서, 본 발명에 따른 적층 공정은 여러 칩을 한번의 열압착 방식으로 접합시킬 수 있기 때문에 생산성이 높은 장점이 있고 칩의 측면에 절연층을 형성할 필요가 없기 때문에 공정이 단순하다는 장점이 있다. 또한 열처리에 따라 접촉된 금속패턴과 전극은 초음파 접합 또는 열초음파 접합 또는 열접합 방식 등의 방식에 의하여 접합되며, 이는 모두 본 발명의 범위에 속한다.
도 7 및 8은 각각 본 발명의 일 실시예에 따라 적층된 칩의 사시도 및 단면도이다.
도 7 및 8을 참조하면, 상기 절연필름 내부의 금속패턴(370)은 칩 패드(360)와 접촉, 접합된다. 또한, 금속패턴(370) 상에 열 처리 후 경화된 절연층은 금속패턴(370)과 칩 사이의 단락을 방지하며, 이로써 칩 측면을 별도 절연처리할 필요가 없다. 특히 도 8을 참조하면, 하나의 금속패턴(370)은 하나 이상의 칩 상에 형성된 하나 이상의 칩 패드(360)와 공통으로 접합되며, 이로써 한 번의 열 압착공정에 의하여 복수의 칩 인터커넥션이 형성된다.
본 발명은 길이방향으로 연장된 금속패턴을 구부린 후, 이를 칩 사이의 공간에 넣고, 다시 열 압착시킴으로써 칩 패드와 금속 패턴의 접합을 유도하며, 아울러, 금속패턴 상에 경화된 절연층은 칩과 칩 사이를 연결하는 금속 패턴과 칩과의 전기적인 단락을 방지한다.
본 발명은 복수 칩 적층을 위한 접합수단으로, 내부에 금속패턴이 형성된 절연필름을 제공하며, 아래 도 9 내지 11은 본 발명의 일 실시예에 따른 절연필름의 제조방법의 단계도이다.
도 9를 참조하면, 먼저 하부의 절연층인 제 1 절연층(410a)이 도포된다. 본 발명에서 상기 제 1 절연층(410a)은 라미네이션 방식으로 형성될 수 있다.
도 10을 참조하면, 상기 제 1 절연층(410a) 상에 소정 길이를 가지며, 서로 이격된 금속선 형태의 금속패턴(420)이 형성된다. 본 발명의 일 실시예에서 상기 금속패턴(420)은 스퍼터링이나 열 증착법(Thermal evaporation) 또는 이-빔 증착법(e-beam evaporation)을 이용하여 금속층을 증착한 후, 상기 금속층을 식각하는 방식으로 형성될 수 있다. 또는 이와 달리 금속와이어를 길이방향으로 배열하여 상기 금속패턴(420)을 형성 할 수 있다.
도 11을 참조하면, 상기 금속 패턴(420)위에 또 다른 절연물질(410b)이 도포되어, 금속패턴(420)을 절연시킨다. 본 발명의 일 실시예에서 절연성 물질의 재질로는 열경화성 접착제, 열가소성 접착제, 광경화성 접착제, 광가소성 물질 또는 감광성 물질을 사용할 수 있다.
도 12는 본 발명에 따라 제조된 절연필름의 구조를 나타내기 위하여 칩 상에 형성된 절연필름의 평면 구조를 나타내는 도면이다.
도 12를 참조하면, 본 발명의 일 실시예에 따라 제조된 절연필름의 금속패턴 사이의 간격(제 1 피치, 430)은 칩 패드 사이의 간격(제 2 피치, 450)보다 좁아야 하며, 이로써 금속패턴(420)은 칩 패드(360)와 반드시 접촉할 수 있다. 더 나아가, 상기 칩 방향으로 연장된 금속패턴(420)의 길이(도 5의 구부러진 절연필름의 깊이에 대응됨)는 상기 칩 패드(360)와 칩 끝 사이의 거리보다 길어야 한다. 이로써 X-Y방향에서 금속패턴(420)은 칩 패드(360)와 반드시 접촉할 수 있으며, 본 발명에 따른 복수 칩 적층용 절연필름의 구조는 도 5에서 설명한 바와 동일하다.
이상에서 이 발명의 3차원 적층용 인터커넥션 필름의 구조와 제조 방법에 대한 기술사항을 첨부도면과 함께 서술하였지만, 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다.
또한, 이 기술 분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (19)

  1. 소정 간격만큼 이격되며, 길이 방향으로 연장된 복수의 금속패턴을 절연층 내부에 포함하는 절연필름을 이용한 복수 칩 적층 방법으로, 상기 방법은
    상기 칩 사이의 이격 공간에서 상기 절연필름을 상기 칩 방향으로 소정 길이만큼 삽입하는 단계; 및
    상기 내부의 금속 패턴을 상기 복수 칩 상부에 형성된 칩 패드에 접합시키는 단계를 포함하는 것을 특징으로 하는 복수 칩 적층방법.
  2. 제 1항에 있어서,
    상기 금속 패턴은 금속선인 것을 특징으로 하는 복수 칩 적층방법.
  3. 제 1항에 있어서,
    상기 접합은 열압착 접합 또는 초음파 접합 또는 열초음파 접합 방식으로 수행되는 것을 특징으로 하는 복수 칩 적층방법.
  4. 제 1항에 있어서,
    상기 금속패턴은 하나 이상의 칩에 형성된 하나 이상의 칩 패드와 공통으로 접합되는 것을 특징으로 하는 복수 칩 적층방법.
  5. 제 1항에 있어서,
    상기 삽입은 상기 절연필름의 구부러진 부분이 상기 칩 사이의 이격 공간으로 삽입되는 것을 특징으로 하는 복수 칩 적층방법.
  6. 제 1항에 있어서,
    상기 접합 단계에서 상기 복수 칩은 열과 함께 압착되는 것을 특징으로 하는 복수 칩 적층방법.
  7. 제 6항에 있어서,
    상기 열에 의하여 상기 절연필름의 절연층은 연성화되고, 상기 압착에 의하여 상기 연성화된 절연층 내부로 칩 패드가 침투하여, 절연필름 내부의 금속패턴과 상기 칩 패드가 접촉, 접합되는 것을 특징으로 하는 복수 칩 적층방법.
  8. 제 7항에 있어서,
    상기 절연필름의 절연층은 상기 접합 단계 후 다시 경화되는 것을 특징으로 하는 복수 칩 적층방법.
  9. 제 1항에 있어서,
    상기 금속패턴 간격은 칩 상부에 형성된 칩 패드 사이의 간격보다 좁은 것을 특징으로 하는 복수 칩 적층방법.
  10. 제 1항에 있어서,
    상기 소정 길이는 상기 칩 상에 형성된 칩 패드와 칩 끝 사이의 길이보다 긴 것을 특징으로 하는 복수 칩 적층방법.
  11. 제 1항에 있어서,
    상기 절연층은 열경화성 접착제, 열가소성 접착제, 광경화성 접착제, 광 가소성 접착제 및 감광성 물질로 이루어진 군으로부터 선택된 어느 하나 또는 둘 이상으로 이루어진 이종 물질로 이루어진 것을 특징으로 하는 복수 칩 적층방법.
  12. 제 1항 내지 제 11항 중 어느 한 항에 따른 방법에 의하여 복수 개의 칩이 적층된 칩.
  13. 제 12항에 있어서,
    상기 칩 사이의 공간에는 금속 패턴이 삽입되며, 상기 금속 패턴은 상기 칩 상부의 패드에 접합되는 것을 특징으로 하는 칩.
  14. 제 13항에 있어서,
    상기 금속 패턴과 상기 칩 사이에는 절연층이 도포된 것을 특징으로 하는 칩.
  15. 제 1항 내지 제 11항 중 어느 한 항에 따른 복수 칩 접합방법에 사용되는 복수 칩 적층용 절연필름.
  16. 제 15항에 있어서, 상기 절연필름은 절연층 내부에 구비되며, 소정 간격으로 이격되어 길이방향으로 연장된 복수 개의 금속패턴을 포함하는 것을 특징으로 하는 복수 칩 적층용 절연필름.
  17. 복수 칩 적층을 위한 절연필름 제조방법으로, 상기 방법은
    제 1 절연층을 도포하는 단계;
    상기 제 1 절연층 상에 길이 방향으로 연장되며, 서로 이격된 복수 개의 금속 패턴을 형성시키는 단계; 및
    상기 금속 패턴 상에 제 2 절연층을 도포하는 단계를 포함하는 것을 특징으로 하는 복수 칩 적층용 절연필름 제조방법.
  18. 제 17항에 있어서,
    상기 제 1 절연층 및 제 2 절연층은 라미네이션된 것을 특징으로 하는 복수 칩 적층용 절연필름 제조방법.
  19. 제 17항에 있어서,
    상기 금속 패턴은 상기 제 1 절연층 상에 금속와이어를 길이방향으로 배열하거나, 제 1 절연층 상에 금속층을 증착시킨 후 식각공정으로 금속층을 패터닝하는 방식으로 형성되는 것을 특징으로 하는 복수 칩 적층용 절연필름 제조방법.
KR1020110032714A 2011-04-08 2011-04-08 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 KR101242281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110032714A KR101242281B1 (ko) 2011-04-08 2011-04-08 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110032714A KR101242281B1 (ko) 2011-04-08 2011-04-08 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120114889A true KR20120114889A (ko) 2012-10-17
KR101242281B1 KR101242281B1 (ko) 2013-03-12

Family

ID=47283941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110032714A KR101242281B1 (ko) 2011-04-08 2011-04-08 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101242281B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006787U (ko) * 1998-09-21 2000-04-25 김영환 멀티 칩 패키지
KR20100002870A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
KR101242281B1 (ko) 2013-03-12

Similar Documents

Publication Publication Date Title
CN103378017B (zh) 高密度3d封装
US7327006B2 (en) Semiconductor package
TWI553792B (zh) 封裝結構及其製作方法
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
CN104051354A (zh) 半导体封装件及其制法
US8803304B2 (en) Semiconductor package and manufacturing method thereof
CN109314101A (zh) 模块以及用于制造多种模块的方法
TWI451539B (zh) 半導體封裝件及其製造方法
CN104103531A (zh) 封装结构及其制作方法
CN111968958B (zh) 一种封装芯片及基于封装芯片的信号传输方法
US10734345B2 (en) Packaging through pre-formed metal pins
JP5619381B2 (ja) 半導体装置及び半導体装置の製造方法
CN103811362A (zh) 层叠封装结构及其制作方法
US10201090B2 (en) Fabrication method of circuit structure
WO2014203739A1 (ja) 半導体装置及びその製造方法
KR101229649B1 (ko) 측면을 이용한 칩 적층방법, 이에 의하여 적층된 칩 어셈블리 및 이를 위한 칩 제조방법
CN112713164A (zh) 一种三维集成电路及其制造方法
KR101242281B1 (ko) 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법
US20130049197A1 (en) Semiconductor package structure and manufacturing method thereof
US9922945B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
JP4942452B2 (ja) 回路装置
KR101229660B1 (ko) 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법
KR101239458B1 (ko) 계단식 적층구조를 갖는 반도체 패키지 및 그의 제조방법
JP2004087895A (ja) パッケージ部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 7