KR20120110062A - 터너리 컨텐트 주소화 메모리 어플리케이션에 대한 이중 접합을 갖는 자기 랜덤 액세스 메모리 셀 - Google Patents

터너리 컨텐트 주소화 메모리 어플리케이션에 대한 이중 접합을 갖는 자기 랜덤 액세스 메모리 셀 Download PDF

Info

Publication number
KR20120110062A
KR20120110062A KR1020120031539A KR20120031539A KR20120110062A KR 20120110062 A KR20120110062 A KR 20120110062A KR 1020120031539 A KR1020120031539 A KR 1020120031539A KR 20120031539 A KR20120031539 A KR 20120031539A KR 20120110062 A KR20120110062 A KR 20120110062A
Authority
KR
South Korea
Prior art keywords
ferromagnetic layer
high temperature
temperature threshold
predetermined high
layer
Prior art date
Application number
KR1020120031539A
Other languages
English (en)
Inventor
버트런드 캠보우
Original Assignee
크로커스 테크놀러지 에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크로커스 테크놀러지 에스에이 filed Critical 크로커스 테크놀러지 에스에이
Publication of KR20120110062A publication Critical patent/KR20120110062A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/02—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using magnetic elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 자유 자화를 갖는 연한 강자성층과 제 1 저장 자화를 갖는 제 1 강한 강자성층 사이에 포함되는 제 1 터널장벽층; 연한 강자성층과 제 2 저장 자화를 갖는 제 2 강한 강자성층 사이에 포함되는 제 2 터널장벽층을 포함하며, 상기 제 1 저장 자화는 제 1 기결정된 고온 임계치에서 자유롭게 배향가능하며, 상기 제 2 저장 자화는 제 2 기결정된 고온 임계치에서 자유롭게 배향가능하고, 상기 제 1 기결정된 고온 임계치는 상기 제 2 기결정된 고온 임계치보다 더 큰 MRAM 셀에 관한 것이다. 상기 MRAM 셀은 터너리 컨텐트 주소화 메모리(TCAM)로서 사용될 수 있으며, 3개의 별개 상태 레벨까지 저장될 수 있다. 상기 MRAM 셀은 축소된 크기를 가지며, 저비용으로 만들어질 수 있다.

Description

터너리 컨텐트 주소화 메모리 어플리케이션에 대한 이중 접합을 갖는 자기 랜덤 액세스 메모리 셀{Magnetic Random Access Memory Cell with a Dual Junction for Ternary Content Addressable Memory Applications}
본 발명은 터너리 컨텐트 주소화 메모리(ternary content addressable memory)로서 사용되는 이중 자기 터널 접합을 갖는 자기 랜덤 액세스 메모리 셀(MRAM)에 관한 것이다.
TCAM(터너리 컨텐트 주소화 메모리)는 인터넷 네트워크를 위해 널리 사용되는 메모리 장치의 중요한 클래스이다. 이들 소자들은 입력 데이터와 저장된 주소 데이터를 매칭하도록 한다. 이런 소자의 한 특징은 1, 0 및 "무관조건(don't care)"인 3개의 별개 상태를 저장하는 것이 필요하다는 점이다. 이런 장치의 일반적인 구현은 이런 함수를 가능하게 하는 매우 많은 수의 트랜지스터를 필요로 하며, 이는 매우 큰 다이(die) 크기를 초래한다.
정적 랜덤 액세스 메모리(SRAM) TCAM 셀의 일반적인 구현은 10 내지 12개의 트랜지스터를 결합하는 2개의 SRAM 셀을 포함하는 터너리 스토리지(ternary storage)로 구성된다. 또한, 이는 4개의 가산 패스 트랜지스터(pass transistor)를 사용하는 기본적으로 XNOR 게이트인 비교 로직(comparison logic)을 가진다. 따라서, 14 내지 16개의 매우 큰 셀 크기에 따라 장치는 많은 비용이 든다. 종래의 TCAM 셀은 종종 배타적 논리합(exclusive-or, EOR) 함수를 구현하도록 설계된 4개 이상의 트랜지스터를 갖는 2개 표준 SRAM 셀로서 제공된다.
단순한 스토리지 셀을 갖는 RAM 칩과 달리, 완전 병렬 TCAM의 각각의 개별 메모리 비트는 저장된 데이터 비교와 입력 데이터 비트 사이의 매치를 검출하는 그 자체의 관련 비교 회로를 가진다. 따라서, TCAM 칩은 정규 메모리 칩보다 저장 용량에 있어서 상당히 작다. 추가적으로, 데이터 워드에서 각 셀로부터의 매치 출력은 완전한 데이터 워드 매치 신호를 산출하도록 결합될 수 있다. 관련된 가산 회로는 TCAM 칩의 물리적 크기를 더 증가시킨다. 게다가, 현재 행해지는 것과 같은 (SRAM 소자를 사용하는) CAM 및 TCAM은 본질적으로 휘발성이며, 이는 전원이 턴오프되는 경우 데이터가 손실됨을 의미한다. 그 결과, 모든 비교 회로가 매 클록 사이클에서 활성화될 필요가 있으며, 이는 많은 전력 낭비를 가져온다. 높은 가격, 고전력 및 본래 휘발성인, TCAM은 단지 적은 비용의 방법을 사용하여 검색 속도를 달성할 수 없는 전문화된 어플리케이션에 사용된다.
메모리 기술과 고속 검색-집약(lookup-intensive) 어플리케이션의 출현은 큰 워드 크기를 갖는 터너리 컨텐트 주소화 메모리를 요구하고 있으나, 큰 셀 정전용량에 기인한 낮은 검색 속도로 어려움을 겪고 있다.
본 명세서는 자유롭게 정렬될 수 있는 자화를 갖는 연한 강자성층; 제 1 저장 자화를 갖는 제 1 강한 강자성층; 연한 강자성층과 제 1 강한 강자성층 사이에 포함된 제 1 터널장벽층; 제 2 저장 자화를 갖는 제 2 강한 강자성층; 및 연한 강자성층과 제 2 강한 강자성층 사이에 포함된 제 2 터널장벽층;을 포함하며, 상기 제 1 저장 자화는 제 1 기결정된 고온 임계치에서 자유롭게 배향될 수 있고, 상기 제 2 저장 자화는 제 2 기결정된 고온 임계치에서 자유롭게 배향될 수 있으며, 상기 제 1 기결정된 고온 임계치는 상기 제 2 기결정된 고온 임계치보다 더 높은 자기 랜덤 액세스 메모리(MRAM) 셀에 관한 것이다.
한 실시예에서, 상기 자기 소자는 제 1 기결정된 고온 임계치 이하로 제 1 저장 자화를 피닝하는 제 1 반강자성층 및 제 2 기결정된 고온 임계치 이하로 제 2 저장 자화를 피닝하는 제 2 반강자성층을 더 포함할 수 있다.
또 다른 실시예에서, 제 1 강한 강자성층은 제 1 접합 RA값(resistance-area product)을 가지며, 제 2 강한 강자성층은 제 1 접합 RA값과 실질적으로 같은 제 2 접합 RA값을 가질 수 있다.
또한, 본 명세서는 제 1 기결정된 고온 임계치 이상의 온도로 상기 자기 소자를 가열하는 단계; 및 기록 자기장에 따라서 제 1 저장 자화 및 제 2 저장 자화를 정렬하도록 제 1 방향으로 상기 기록 자기장을 인가하는 단계를 포함하는 자기 랜덤 액세스 메모리 셀에 기록하는 방법에 관한 것이다.
한 실시예에서, 상기 기록 자기장은 제 1 데이터를 저장하기 위해 제 1 방향으로 또는 제 2 데이터를 저장하기 위해 제 2 방향으로 인가될 수 있다.
또 다른 실시예에서, 상기 방법은 제 2 기결정된 고온 임계치 이하로 자기 소자(2)를 냉각하는 단계를 더 포함할 수 있다.
또 다른 실시예에서, 상기 방법은 제 1 기결정된 고온 임계치 이하 그리고 상기 제 2 기결정 고온 임계치 이상에 포함되는 중간 온도로 상기 자기 소자를 냉각하는 단계; 제 3 데이터를 저장하기 위한 기록 자기장에 따라서 제 2 방향으로 제 2 저장 자화를 정렬하도록 제 1 방향과 반대인 제 2 방향으로 상기 기록 자기장을 인가하는 단계; 및 상기 제 2 기결정 고온 임계치 이하로 상기 자기 소자를 냉각하는 단계를 더 포함할 수 있다.
또한, 저장된 데이터와 함께 상기 자기 소자의 초기 저항값을 측정하는 단계; 제 1 검색 데이터를 감지층(sense layer)에 제공하고, 상기 제 1 검색 데이터와 상기 저장된 데이터 사이의 매칭을 결정하는 단계; 및 제 2 검색 데이터를 감지층에 제공하고, 상기 제 2 검색 데이터와 상기 저장된 데이터 사이의 매칭을 결정하는 단계를 포함하는 MRAM 셀을 판독하는 방법이 개시된다.
본 명세서에 개시된 MRAM 셀은 터너리 컨텐트 주소화 메모리로서 사용될 수 있다. 상기 MRAM 셀은 "1", "0" 및 "X"(무관조건)인 3개의 별개 상태 레벨을 저장할 수 있으며, 매칭 장치로서 사용될 수 있으므로, 동적으로 축소된 셀 크기 및 감소된 비용을 갖는 TCAM 셀로서의 구현을 가능하게 한다.
본 발명은 예로써 제시되며, 하기의 도면에 도시된 실시예의 상세한 설명의 도움으로 더 잘 이해될 것이다:
도 1은 한 실시예에 따른 제 1 저장층, 제 2 저장층 및 감지층을 포함하는 자기 랜덤 액세스 메모리(MRAM) 셀의 도면을 도시한다.
도 2a 내지 2c는 제 1 및 제 2 저장층의 자화의 배향 및 감지층의 자화의 배향을 도시한다.
도 1에 도시된 한 실시예에서, 자기 랜덤 액세스 메모리(MRAM) 셀(1)은 제 1 접합 RA값(RA1) 및 제 1 강한 강자성층을 갖는 제 1 터널장벽층(22) 또는 제 1 저장 자화(230)를 갖는 제 1 저장층(23)을 포함하는 이중 자기 터널 접합으로부터 형성되는 자기 소자(2)를 포함한다. 자기 소자(2)는 제 2 접합 RA값(RA2) 및 제 2 강한 강자성층을 갖는 제 2 터널장벽층(24) 또는 제 2 저장 자화(250)를 갖는 제 2 저장층(25)을 더 포함한다. 연한 강자성층 또는 자유롭게 정렬될 수 있는 감지 자화(210)를 갖는 감지층(21)은 제 1 및 제 2 터널장벽층(22, 24) 사이에 포함된다.
도 1의 예에서, 자기 소자(2)는 제 1 반강자성층(20) 및 제 2 반강자성층(26)을 더 포함한다. 제 1 반강자성층(20)은 제 1 저장 자화(230)가 제 1 고온 임계치(Tw1)에서 자유롭게 배향되고 이 온도 이하에서 피닝(pinned)될 수 있도록 제 1 저장층(23)을 교환 결합하도록 형성된다. 제 2 반강자성층(26)은 제 2 저장 자화(250)가 제 2 고온 임계치(Tw2)에서 자유롭게 배향되고 이 온도 이하에서 피닝될 수 있도록 제 2 저장층(25)을 교환 결합하도록 형성된다. 한 실시예에서, 제 1 기결정된 고온 임계치(Tw1)는 제 2 기결정된 고온 임계치(Tw2)보다 더 크다.
도시된 예에서, 제 1 저장층(23)은 NiFe/CoFeB-기반 합금으로부터 제조될 수 있고, 제 2 반강자성층(20)은 IrMn-기반 합금으로부터 제조될 수 있다. 제 2 저장층(25)은 CoFeB/NiFe-기반 합금으로부터 제조될 수 있고, 제 2 반강자성층(26)은 FeMn-기반 합금으로부터 제조될 수 있다. 감지층(21)은 바람직하게는 CoFeB-기반 합금으로부터 제조된다.
한 실시예에서, 제 1 접합 RA값(RA1)은 제 2 접합 RA값(RA2)과 실질적으로 같다. 그러면 제 1 터널장벽층(22)의 제 1 터널 자기 저항(TMR1), 제 1 저장층(23) 및 감지층(21)은 실질적으로 제 2 터널장벽층(24)의 제 2 터널 자기 저항(TMR2), 제2 저장층(25) 및 감지층(21)과 동일할 것이다. 제 1 및 제 2 터널장벽층(22, 24)은 바람직하게는 MgO로부터 제조되며, 여기서 제 1 및 제 2 접합 RA값(RA1, RA2) 모두 실질적으로 20옴 μm2과 같다.
MRAM 셀(1)은 자기 소자(2)의 일단부와 전기적 통신하는 전류선(미도시) 및 자기 소자(2)의 타단부와 전기적 통신하는 선택 트랜지스터(또한, 미도시)를 더 포함할 수 있다.
한 실시예에서, MRAM 셀(1)은 열 보조(thermally assisted) 쓰기 동작을 사용하여 기록된다. 더 상세하게, 제 1 기록 데이터를 MRAM 셀(1)에 제공하는 단계는: 제 1 및 제 2 저장 자화(230, 250)를 자유롭게 하도록 제 1 기결정된 고온 임계치(Tw1) 이상의 온도로/에서 자기 소자(2)를 가열하는 단계; 기록 자기장에 따라서 제 1 방향으로 제 1 저장 자화(230) 및 제 2 저장 자화(250) 모두를 정렬하도록 제 1 방향으로 기록 자기장을 인가하는 단계; 및 제 1 및 제 2 저장 자화(230, 250)가 제 1 및 제 2 반강자성층(20, 26)에 의해 각각 기록된 상태에서 피닝되도록 제 2 기결정된 고온 임계치(Tw2) 이하의 온도로 자기 소자(2)를 냉각하는 단계를 포함한다.
냉각 후 기록 자기장이 없는 경우, 감지층(21)은 평형 상태에 있고, 감지층의 감지 자화(210)는 제 1 및 제 2 저장 자화(230, 250)와 반평행으로 배향된다. 따라서, 제 1 저장된 데이터 "0"은 제 1 상태 레벨을 갖는 자기 소자(2)에 대응한다. 제 1 저장 자화(230), 제 2 저장 자화(250)의 배향과 감지 자화(210)의 배향은 도 2a 내지 2c에 도시된다. 도 2a 내지 2c에서, 제 1 및 제 2 반강자성층(20, 26)은 나타나지 않는다. 더 상세하게, 도 2a는 저장 자화(230, 250)의 배향 및 제 1 저장된 데이터 "0"에 대한 감지 자화(210)의 배향을 나타낸다.
또 다른 실시예에서, 제 2 기록 데이터는 상기 기술된 가열 단계를 수행하여 자기 소자(1)에 제공될 수 있다. 그 다음, 기록 자기장은 제 1 저장 자화(230) 및 제 2 저장 자화(250) 모두를 제 2 방향으로 정렬하도록, 제 1 방향과 반대되는 제 2 방향으로 인가된다. 제 2 기결정된 고온 임계치(Tw2) 이하의 온도로 냉각 후 기록 자기장(평형)이 없는 경우, 감지 자화(210)는 제 1 및 제 2 저장 자화(230, 250)와 반평행으로 배향된다. 따라서, 제 2 저장된 데이터 "1"은 제 2 상태 레벨을 갖는 자기 소자(2)에 대응한다(도 2b 참조).
또 다른 실시예에서, 제 3 기록 데이터를 제공하는 것은 제 1 및 제 2 저장 자화(230, 250)를 자유롭게 하도록, 제 1 기결정된 고온 임계치(Tw1) 이상의 온도로/에서 자기 소자(2)를 가열하는 단계; 기록 자기장에 따라서 제 1 저장 자화(230) 및 제 2 저장 자화(250) 모두를 제 1 방향으로 정렬하도록 제 1 방향으로 기록 자기장을 인가하는 단계; 제 2 저장 자화(250)가 자유롭게 배향될 수 있도록 제 1 반강자성층(20)에 의해 제 1 저장 자화(230)를 피닝하기 위해 제 1 기결정된 고온 임계치(Tw1) 이하 및 제 2 기결정된 고온 임계치(Tw2) 이상에 포함되는 중간 온도로/에서 자기 소자(2)를 냉각하는 단계; 기록 자기장에 따라서 제 2 저장 자화(250)를 제 2 방향으로 정렬하도록 제 2 방향으로 기록 자기장을 인가하는 단계; 및 제 1 및 제 2 저장 자화(230, 250)가 제 1 및 제 2 반강자성층(20, 26)에 의해 각각 기록된 상태에서 피닝되도록 제 2 기결정된 고온 임계치(Tw2) 이하의 온도로 자기 소자(2)를 냉각하는 단계에 의해 수행된다.
상기 마지막 구성에서, 감지 자화(210)는 제 1 또는 제 2 방향, 즉 제 1 및 제 2 저장 자화(230, 250)와 평행 또는 반평행 중 하나로 배향될 수 있다. 따라서, 제 3 저장된 데이터 "X"는 제 3 중간 상태 레벨을 갖는 자기 소자(2)에 대응한다(도 2c 참조).
자기 소자(2)를 가열하는 단계는 전류선을 통해 자기 소자(2)에서 가열 전류(미도시)를 통과시켜 수행될 수 있다. 따라서, 중간 온도 임계치로 자기 소자(2)를 냉각하는 단계는 가열 전류 세기를 줄여 수행될 수 있으며, 저온 임계치로 자기 소자(2)를 냉각하는 단계는 가열 전류를 차단하여 달성될 수 있다. 기록 자기장을 인가하는 단계는 전류선에서 계자 전류(field current)(미도시)를 통과시켜 수행될 수 있다.
한 실시예에 따라, 기록된 MRAM 셀(1)의 판독 동작은 저장된 데이터와 함께 자기 소자(2)의 초기 저항값(Ro)을 측정하는 단계; 제 1 검색 데이터 "0"을 감지층(21)에 제공하고 제 1 검색 데이터와 저장된 데이터 사이의 매칭을 결정하는 단계; 및 제 2 검색 데이터 "1"를 감지층(21)에 제공하고 제 2 검색 데이터와 저장된 데이터 사이의 매칭을 결정하는 단계를 포함한다.
초기 저항값(Ro)을 측정하는 단계는 외부 자기장 없이(제로 필드) 자기 소자(2)에 판독 전류를 통과시켜 수행된다. 제 1 및 제 2 검색 데이터("0", "1")는 판독 자기장 방향에 따라 감지 자화(210)를 배향하도록, 제 1 및 제 2 방향으로 각각 판독 자기장을 인가하는 단계를 포함한다. 제 1 및 제 2 검색 데이터와 저장된 데이터 사이의 매칭을 결정하는 단계는 자기장이 제 1 및 제 2 방향으로 각각 인가되는 경우 자기 소자(2)에 판독 전류를 통과시켜 제 1 판독 저항(R1) 및 제 2 판독 저항(R2)을 측정하는 단계를 포함한다.
본 명세서에 기재된 판독 동작은 자기 소자(2)의 저항이 제 1 및 제 2 검색 데이터("0", "1")(제 1 및 제 2 판독 저항)에 대해 측정되며 기준 셀(reference cell)의 사용이 요구되지 않는다는 점에서 자기-기준 기반(self-referenced based) 판독 동작이다. 또한, 이런 자기-기준 기반 판독 동작은 본 발명의 출원인에 의한 유럽특허출원 EP2276034에 개시되어 있다. 게다가, 본 명세서에 기재된 판독 동작은 종래의 판독 동작에서처럼 저장된 값 "0" 또는 "1"을 단순히 판독하는 대신에, 제 1 및 제 2 검색 데이터와 저장된 데이터 사이의 매칭을 결정하는 단계를 포함한다.
제 1 저장된 데이터 "0"의 경우, 초기 저항값(Ro)은 제 1 저장 자화(230)와 감지 자화(210)의 반평행 배향에 기인하여 제 1 고저항(high resistance)(Rmax1)에 의해 결정되는 높은 값(Rmax1+Rmax2) 및, 제 2 저장 자화(250)와 감지 자화(210)의 반평행 배향에 기인한 제 2 고저항(Rmax2)을 가진다(표 1 참조). 제 1 검색 데이터 "0"을 제공하는 단계는 제 1 및 제 2 저장 자화(230, 250)에 반평행한 감지 자화(210)를 배향하며, 제 1 판독 저항(R1)의 측정된 값은 높다(Rmax1+Rmax2). 제 2 검색 데이터 "1"을 제공하는 단계는 제 1 및 제 2 저장 자화(230, 250)에 평행한 감지 자화(210)를 배향하며, 제 2 판독 저항(R2)의 측정된 값은 낮은데(Rmin1+Rmin2), 여기서 Rmin1은 제 1 저장 자화(230)와 감지 자화(210)의 평행한 배향에 기인한 제 1 저저항(low resistance)이며, Rmin2은 제 2 저장 자화(250)와 감지 자화(210)의 평행한 배향에 기인한 제 2 저저항이다. 여기서, R2와 R1 사이의 차이는 ΔR = (Rmax1+Rmax2) -(Rmin1+Rmin2)에 해당한다.
제 2 저장된 데이터 "1"의 경우, 초기 저항값(Ro)은 높은 값(Rmax1+Rmax2)을 가진다. 제 1 검색 데이터 "0"을 제공하는 단계는 제 1 및 제 2 저장 자화(230, 250)에 평행한 감지 자화(210)를 배향하며, 제 1 판독 저항(R1)의 측정된 값은 낮다(Rmin1+Rmin2). 제 2 검색 데이터 "1"을 제공하는 단계는 제 1 및 제 2 저장 자화(230, 250)에 평행한 감지 자화(210)를 배향하며, 제 2 판독 저항(R2)의 측정된 값은 높다(Rmax1+Rmax2).
제 3 저장된 데이터 "X"의 경우, 초기 저항값(Ro)은 중간값을 가진다(Rmin1+Rmax2). 제 1 검색 데이터 "0"을 제공하는 단계는 제 1 저장 자화(230)에 평행하고 제 2 저장 자화(250)에 반평행한 감지 자화(210)를 배향한다. 제 2 검색 데이터 "1"을 제공하는 단계는 제 1 저장 자화(230)에 반평행하고 제 2 저장 자화(250)에 평행한 감지 자화(210)를 배향한다. 제 1 및 제 2 판독 저항(R1, R2) 모두에 대한 측정된 값은 중간값(Rmin1+Rmax2)에 해당한다. 2개의 검색 데이터("0" 및 "1")에 대한 제 1 및 제 2 판독 저항(R1, R2)의 동일한 값은, 출력(판독 저항)이 입력 상태(검색 데이터)에 둔감하기 때문에, MRAM 셀(1)의 "무관조건(don't care)" 상태 레벨에 해당한다. 표 1은 초기 저항(Ro)과 제 1 및 제 2 판독 저항(R1, R2)에 대해 측정된 서로 다른 저항값들을 알려준다.

저장된 데이터
저장된 데이터
저장된 데이터

Ro (제로 필드)
Rmax1+Rmax2
Rmax1+Rmax2
Rmin1+Rmax2

R1 (검색 데이터)
Rmax1+Rmax2
Rmin1+Rmin2
Rmin1+Rmax2

R2 (검색 데이터)
Rmin1+Rmin2
Rmax1+Rmax2
Rmin1+Rmax2
따라서, 본 명세서에 기재된 MRAM 셀(1)은 터너리 컨텐트 주소화 메모리로서 사용될 수 있다. 상기 MRAM 셀은 "1", "0" 및 "X"(무관조건)인 3개의 별개 상태 레벨을 저장할 수 있으며, 매칭 장치로서 사용될 수 있으므로, 동적으로 축소된 셀 크기 및 감소된 비용을 갖는 TCAM 셀로서의 구현을 가능하게 한다. 표 2는 제 1 및 제 2 검색 데이터와 저장된 데이터 사이의 매칭을 알려준다. 더 상세하게, 매칭을 결정하는 단계는 측정된 제 1 및 제 2 판독 저항(R1, R2)과 초기 저항값(Ro)을 비교하는 단계를 포함한다. 매치(match)는 초기 저항값(Ro)과 제 1 및 제 2 판독 저항(R1, R2)의 값 사이의 변화 없음(no change)에 해당한다.

저장된 데이터
저장된 데이터
저장된 데이터

검색 데이터
"X" (영)
변화 없음
(매치)
변화 없음
(매치)
변화 없음
(매치)

검색 데이터
변화 없음
R2 감소
변화 없음

검색 데어터
R2 감소
변화 없음
변화 없음
MRAM 셀(1)의 추가적 이점은 기록 동작 동안, 제 1 및 제 2 터널장벽층(22, 24) 모두가 제 1 및 제 2 기결정된 고온 임계치(Tw1, Tw2)에서 자기 소자(2)를 가열하는데 기여한다는 점이다. 결과적으로, 자기 소자(2)를 가열하기 위해 가열 전류를 통과시키는 경우 필요한 전력은 단일 터널장벽층을 구비하는 종래의 자기 터널 접합에서 필요한 전력과 비교하여 약
Figure pat00001
의 배율로 감소될 수 있다. 이는 기록 동작 동안 전압 사이클링에 대해 향상된 MRAM 셀(1)의 내구성을 가져온다.
또한, 본 명세서에 기재된 MRAM 셀(1)은 "무관조건" 검색 데이터를 비교하는 것을 허용하고 있다. 이는 제로 필드에서 제 2 판독에 의해 처리될 수 있다. 상기 MRAM 셀은 명백히 어떠한 저항 변화를 일으키지 않으므로, 기록된 상태(검색 데이터 "X")에 관계 없이 매치를 가져온다.
1 MRAM 셀
2 자기 소자
20 제 1 반강자성층
21 감지층
22 제 1 터널장벽층
23 제 1 저장층
24 제 2 터널장벽
25 제 2 저장층
26 제 2 반강자성층
210 감지 자화
230 제 1 저장 자화
250 제 2 저장 자화
ΔR R1과 R2 사이의 차이
RA1 제 1 접합 RA값
RA2 제 2 접합 RA값
Rmax1 제 1 고저항값
Rmax2 제 2 고저항값
Rmin1 제 1 저저항값
Rmin2 제 2 저저항값
R0 초기 저항
R1 제 1 판독 저항
R2 제 2 판독 저항
TMR 제 1 터널 자기 저항
TMR 제 2 터널 자기 저항
Tw1 제 1 기결정된 고온 임계치
Tw2 제 2 기결정된 고온 임계치

Claims (15)

  1. 자유롭게 정렬될 수 있는 자화를 갖는 연한 강자성층을 포함하는 자기 소자;
    제 1 저장 자화를 갖는 제 1 강한 강자성층;
    연한 강자성층과 제 1 강한 강자성층 사이에 포함된 제 1 터널장벽층;
    제 2 저장 자화를 갖는 제 2 강한 강자성층; 및
    연한 강자성층과 제 2 강한 강자성층 사이에 포함된 제 2 터널장벽층;을 포함하며,
    상기 제 1 저장 자화는 제 1 기결정된 고온 임계치에서 자유롭게 배향가능하고, 상기 제 2 저장 자화는 제 2 기결정된 고온 임계치에서 자유롭게 배향가능하며, 상기 제 1 기결정된 고온 임계치는 상기 제 2 기결정된 고온 임계치보다 더 높은, 터너리 컨텐트 주소화 메모리로서 사용되는 자기 랜덤 액세스 메모리(MRAM) 셀.
  2. 제 1 항에 있어서,
    상기 자기 소자는 제 1 기결정된 고온 임계치 이하로 제 1 저장 자화를 피닝하는 제 1 반강자성층 및 제 2 기결정된 고온 임계치 이하로 제 2 저장 자화를 피닝하는 제 2 반강자성층을 더 포함하는 자기 랜덤 액세스 메모리 셀.
  3. 제 1 항에 있어서,
    상기 제 1 강한 강자성층은 제 1 접합 RA값(resistance-area product)을 가지며, 상기 제 2 강한 강자성층은 제 1 접합 RA값과 실질적으로 같은 제 2 접합 RA값을 가지는 자기 랜덤 액세스 메모리 셀.
  4. 제 1 항에 있어서,
    상기 제 1 강한 강자성층은 NiFe/CoFeB-기반 합금으로 만들어지며, 상기 제 2 강한 강자성층은 CoFeB/NiFe-기반 합금으로 만들어지는 자기 랜덤 액세스 메모리 셀.
  5. 제 1 항에 있어서,
    상기 제 1 반강자성층은 IrMn-기반 합금으로 만들어지며, 상기 제 2 반강자성층은 FeMn-기반 합금으로 만들어지는 자기 랜덤 액세스 메모리 셀.
  6. 제 1 항에 있어서,
    상기 연한 강자성층은 바람직하게는 CoFeB-기반 합금으로 만들어지는 자기 랜덤 액세스 메모리 셀.
  7. 자유롭게 정렬될 수 있는 자화를 갖는 연한 강자성층을 포함하는 자기 소자;
    제 1 저장 자화를 갖는 제 1 강한 강자성층;
    연한 강자성층과 제 1 강한 강자성층 사이에 포함된 제 1 터널장벽층;
    제 2 저장 자화를 갖는 제 2 강한 강자성층; 및
    연한 강자성층과 제 2 강한 강자성층 사이에 포함된 제 2 터널장벽층;을 포함하며, 상기 제 1 저장 자화는 제 1 기결정된 고온 임계치에서 자유롭게 배향가능하고, 상기 제 2 저장 자화는 제 2 기결정된 고온 임계치에서 자유롭게 배향가능하며, 상기 제 1 기결정된 고온 임계치는 상기 제 2 기결정된 고온 임계치보다 더 높은 자기 랜덤 액세스 메모리 셀에 3개의 다른 기록 데이터까지를 기록하는 방법으로서,
    상기 제 1 기결정된 고온 임계치 이상의 온도로 상기 자기 소자를 가열하는 단계; 및
    기록 자기장에 따라서 제 1 저장 자화 및 제 2 저장 자화를 정렬하도록 상기 기록 자기장을 인가하는 단계를 포함하는 자기 랜덤 액세스 메모리 셀에 3개의 다른 기록 데이터까지의 기록 방법.
  8. 제 7 항에 있어서,
    상기 기록 자기장은 제 1 데이터를 저장하기 위해 제 1 방향으로 또는 제 2 데이터를 저장하기 위해 제 2 방향으로 인가되는 자기 랜덤 액세스 메모리 셀에 3개의 다른 기록 데이터까지의 기록 방법.
  9. 제 8 항에 있어서,
    상기 제 2 기결정된 고온 임계치 이하로 상기 자기 소자를 냉각하는 단계를 더 포함하는 자기 랜덤 액세스 메모리 셀에 3개의 다른 기록 데이터까지의 기록 방법.
  10. 제 7 항에 있어서,
    상기 기록 자기장은 제 1 방향으로 인가되며,
    상기 제 1 기결정된 고온 임계치 이하 그리고 상기 제 2 기결정 고온 임계치 이상에 포함되는 중간 온도로 상기 자기 소자를 냉각하는 단계;
    제 3 데이터를 저장하기 위한 기록 자기장에 따라서 제 2 방향으로 제 2 저장 자화를 정렬하도록 제 1 방향과 반대인 제 2 방향으로 상기 기록 자기장을 인가하는 단계; 및
    상기 제 2 기결정 고온 임계치 이하로 상기 자기 소자를 냉각하는 단계를 포함하는 자기 랜덤 액세스 메모리 셀에 3개의 다른 기록 데이터까지의 기록 방법.
  11. 자유롭게 정렬될 수 있는 자화를 갖는 연한 강자성층을 포함하는 자기 소자;
    제 1 저장 자화를 갖는 제 1 강한 강자성층;
    연한 강자성층과 제 1 강한 강자성층 사이에 포함된 제 1 터널장벽층;
    제 2 저장 자화를 갖는 제 2 강한 강자성층; 및
    연한 강자성층과 제 2 강한 강자성층 사이에 포함된 제 2 터널장벽층;을 포함하며, 상기 제 1 저장 자화는 제 1 기결정된 고온 임계치에서 자유롭게 배향가능하고, 상기 제 2 저장 자화는 제 2 기결정된 고온 임계치에서 자유롭게 배향가능하며, 상기 제 1 기결정된 고온 임계치는 상기 제 2 기결정된 고온 임계치보다 더 높은 자기 랜덤 액세스 메모리 셀을 판독하는 방법으로서,
    저장된 데이터와 함께 상기 자기 소자의 초기 저항값을 측정하는 단계;
    제 1 검색 데이터를 감지층(sense layer)에 제공하고, 상기 제 1 검색 데이터와 상기 저장된 데이터 사이의 매칭을 결정하는 단계; 및
    제 2 검색 데이터를 감지층에 제공하고, 상기 제 2 검색 데이터와 상기 저장된 데이터 사이의 매칭을 결정하는 단계를 포함하는 자기 랜덤 액세스 메모리 셀의 판독 방법.
  12. 제 11 항에 있어서,
    초기 저항을 측정하는 단계는 외부 자기장이 없을 때에 상기 자기 소자에 판독 전류를 통과시키는 단계를 포함하는 자기 랜덤 액세스 메모리 셀의 판독 방법.
  13. 제 11 항에 있어서,
    제 1 및 제 2 방향으로 각각 감지(sense) 자화를 배향하도록, 상기 제 1 검색 데이터를 제공하는 단계는 제 1 방향으로 판독 자기장을 인가하는 단계를 포함하며, 상기 제 2 검색 데이터를 제공하는 단계는 제 2 방향으로 판독 자기장을 인가하는 단계를 포함하는 자기 랜덤 액세스 메모리 셀의 판독 방법.
  14. 제 11 항에 있어서,
    제 1 및 제 2 검색 데이터와 상기 저장된 데이터 사이의 매칭을 결정하는 단계는 각각 제 1 및 제 2 방향으로 인가되는 자기장과 함께 상기 자기 소자에 판독 전류를 통과시켜 제 1 판독 저항 및 제 2 판독 저항을 측정하는 단계를 포함하는 자기 랜덤 액세스 메모리 셀의 판독 방법.
  15. 제 11 항에 있어서,
    상기 매칭을 결정하는 단계는 측정된 제 1 및 제 2 판독 저항과 초기 저항값을 비교하는 단계를 더 포함하는 자기 랜덤 액세스 메모리 셀의 판독 방법.
KR1020120031539A 2011-03-28 2012-03-28 터너리 컨텐트 주소화 메모리 어플리케이션에 대한 이중 접합을 갖는 자기 랜덤 액세스 메모리 셀 KR20120110062A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11290150.9 2011-03-28
EP11290150 2011-03-28

Publications (1)

Publication Number Publication Date
KR20120110062A true KR20120110062A (ko) 2012-10-09

Family

ID=45811390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120031539A KR20120110062A (ko) 2011-03-28 2012-03-28 터너리 컨텐트 주소화 메모리 어플리케이션에 대한 이중 접합을 갖는 자기 랜덤 액세스 메모리 셀

Country Status (6)

Country Link
US (3) US9007807B2 (ko)
EP (1) EP2506265B1 (ko)
JP (1) JP5820319B2 (ko)
KR (1) KR20120110062A (ko)
RU (1) RU2572464C2 (ko)
TW (1) TWI536378B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3065826B1 (fr) 2017-04-28 2024-03-15 Patrick Pirim Procede et dispositif associe automatises aptes a memoriser, rappeler et, de maniere non volatile des associations de messages versus labels et vice versa, avec un maximum de vraisemblance
WO2020194366A1 (ja) 2019-03-22 2020-10-01 Tdk株式会社 不揮発性連想メモリセル、不揮発性連想メモリ装置、及びモニター方法
CN112767979B (zh) * 2020-12-28 2023-10-27 西安交通大学 一种磁多层膜结构及自旋转移矩磁随机存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6801451B2 (en) * 2002-09-03 2004-10-05 Hewlett-Packard Development Company, L.P. Magnetic memory devices having multiple bits per memory cell
DE10301092B4 (de) * 2003-01-14 2006-06-29 Infineon Technologies Ag MRAM-Speicherzelle
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
JP4767861B2 (ja) * 2003-10-31 2011-09-07 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ ナノコンタクト磁気メモリデバイス
JP4766835B2 (ja) * 2003-12-05 2011-09-07 公秀 松山 静磁気結合を利用した磁性ランダムアクセスメモリセル
JP2006286038A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの書き込み方法
US8497538B2 (en) * 2006-05-31 2013-07-30 Everspin Technologies, Inc. MRAM synthetic antiferromagnet structure
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
RU2367057C2 (ru) * 2007-10-31 2009-09-10 Государственное образовательное учреждение высшего профессионального образования "Московский Инженерно-Физический Институт (государственный университет)" Способ формирования структур магнитных туннельных переходов для магниторезистивной магнитной памяти произвольного доступа и структура магнитного туннельного перехода для магниторезистивной магнитной памяти произвольного доступа (варианты)
RU2394304C2 (ru) * 2007-12-26 2010-07-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Способ формирования структуры магнитного туннельного перехода на основе наноразмерных структур металл-изолятор-металл и структура магнитного туннельного перехода на основе наноразмерных структур металл-изолятор-металл (варианты)
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
US8023299B1 (en) * 2009-04-09 2011-09-20 Netlogic Microsystems, Inc. Content addressable memory device having spin torque transfer memory cells
EP2270812B1 (en) * 2009-07-02 2017-01-18 CROCUS Technology Ultimate magnetic random access memory-based ternay CAM
EP2276034B1 (en) 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
EP2447949B1 (en) * 2010-10-26 2016-11-30 Crocus Technology Multi level magnetic element

Also Published As

Publication number Publication date
US9007807B2 (en) 2015-04-14
JP5820319B2 (ja) 2015-11-24
JP2012209556A (ja) 2012-10-25
EP2506265A1 (en) 2012-10-03
US9401208B2 (en) 2016-07-26
US9548094B2 (en) 2017-01-17
US20120250391A1 (en) 2012-10-04
EP2506265B1 (en) 2019-06-05
TWI536378B (zh) 2016-06-01
US20160322092A1 (en) 2016-11-03
US20150270001A1 (en) 2015-09-24
TW201246207A (en) 2012-11-16
RU2012111795A (ru) 2013-10-10
RU2572464C2 (ru) 2016-01-10

Similar Documents

Publication Publication Date Title
US8228703B2 (en) Ternary Content Addressable Magnetoresistive random access memory cell
Chen et al. A nondestructive self-reference scheme for spin-transfer torque random access memory (STT-RAM)
US7742329B2 (en) Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
CN105917411B (zh) 用于高密度低功率gshe-stt mram的多电平单元设计
KR102023626B1 (ko) 스핀 홀 효과를 이용한 메모리 소자와 그 제조 및 동작방법
US8159864B2 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
US20100195376A1 (en) Bit line voltage control in spin transfer torque magnetoresistive random access memory
US8411493B2 (en) Selection device for a spin-torque transfer magnetic random access memory
KR20130093042A (ko) 고속 자기 랜덤 액세스 메모리-기반 3중 ｃａｍ
JP2006140468A (ja) マグネチックｒａｍ
US9524767B2 (en) Bitcell wth magnetic switching elements
Gupta et al. Robust high speed ternary magnetic content addressable memory
US7646635B2 (en) Data reading circuit of toggle magnetic memory
US9548094B2 (en) Magnetic random access memory cell with a dual junction for ternary content addressable memory applications
US10586578B2 (en) Storage device, information processing apparatus, and storage device control method
Xu et al. Spin-transfer torque magnetoresistive content addressable memory (CAM) cell structure design with enhanced search noise margin
JP2009135412A (ja) 抵抗特性調整を有するｍｒａｍ
KR101311128B1 (ko) 스핀 전달 토크 자기 랜덤 억세스 메모리

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid