KR20120099336A - 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및 전자 기기 - Google Patents
고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및 전자 기기 Download PDFInfo
- Publication number
- KR20120099336A KR20120099336A KR1020120002267A KR20120002267A KR20120099336A KR 20120099336 A KR20120099336 A KR 20120099336A KR 1020120002267 A KR1020120002267 A KR 1020120002267A KR 20120002267 A KR20120002267 A KR 20120002267A KR 20120099336 A KR20120099336 A KR 20120099336A
- Authority
- KR
- South Korea
- Prior art keywords
- photoelectric conversion
- layer
- solid
- semiconductor layer
- conversion film
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 236
- 238000006243 chemical reaction Methods 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 126
- 238000009825 accumulation Methods 0.000 claims abstract description 43
- 238000012546 transfer Methods 0.000 claims abstract description 24
- 230000003287 optical effect Effects 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 48
- 238000003860 storage Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 31
- 238000009792 diffusion process Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 9
- 238000010521 absorption reaction Methods 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 31
- 239000011229 interlayer Substances 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 10
- 230000035945 sensitivity Effects 0.000 abstract description 10
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000007787 solid Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 175
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 14
- 239000010949 copper Substances 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 11
- 230000004913 activation Effects 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 9
- 230000031700 light absorption Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000006872 improvement Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910016066 BaSi Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- ZYGHJZDHTFUPRJ-UHFFFAOYSA-N coumarin Chemical compound C1=CC=C2OC(=O)C=CC2=C1 ZYGHJZDHTFUPRJ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910005329 FeSi 2 Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910021140 PdSi Inorganic materials 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 229960000956 coumarin Drugs 0.000 description 1
- 235000001671 coumarin Nutrition 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- 229910006585 β-FeSi Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
Abstract
고체 촬상 소자는: 배선층과; 상기 배선층상에 마련된 반도체층을 포함하는 전하 축적부; 및 상기 반도체층상에 마련된 광전변환막을 구비하고, 상기 전하 축적부에서의 상기 광전변환막과의 계면에는, 당해 전하 축적부와는 역도전형이며 개구를 갖는 피닝층이 마련된 것을 특징으로 한다.
Description
본 발명은, 광전변환부와 배선층을 적층시킨 고체 촬상 소자와 이 고체 촬상 소자의 제조 방법, 및 이 고체 촬상 소자를 갖는 전자 기기에 관한 것이다.
복수의 광전변환부를 배열하여 이루어지는 고체 촬상 소자에서는, 수광 감도의 향상 및 화소의 고밀도화를 달성하기 위한 구조의 하나로서, 예를 들면 이면 조사형의 구조가 제안되어 있다. 이면 조사형의 고체 촬상 소자에서는, 반도체 기판에서 회로나 배선 등이 마련된 표면과는 반대측의 이면에 광전변환부를 마련함에 의해, 이면측으로부터 입사하는 광을 광전변환부에서 수광한다. 이와 같은 이면 조사형의 고체 촬상 소자에서는, 입사하는 광을 차광 또는 반사하는 회로나 배선 등이, 광의 입사측에 마련되어 있지 않기 때문에, 감도를 향상시킬 수 있다(예를 들면, 일본 특개2008-182142호 공보 참조).
또한, 상술한 이면 조사형의 고체 촬상 소자에서는, 광전변환부에서의 수광면과는 반대측의 면에 컨트롤 게이트 전극을 마련하고, 전압을 광전변환부에 인가하여 포텐셜을 제어하고, 신호 전하를 효율 좋게 전송시키는 것이 제안되어 있다(예를 들면, 일본 특개2007-258684호 공보 참조).
그러나 이면 조사형의 고체 촬상 소자에서는, 반도체 기판에서의 광전변환부와는 반대측의 면에 마련된 전하 축적부나 판독 회로에 대해, 당해 광전변환부로부터 신호 전하를 판독할 필요가 있다. 이 때문에 반도체 기판이 박막화되고, 반도체 기판에서의 광전변환부측의 면부터 입사하는 광이, 당해 광전변환부를 통과하여 전하 축적부나 판독 회로에 입사하기 쉽다. 이와 같은 광의 입사에 의해, 노이즈가 발생하여 촬상한 화상의 품질이 저하되는 부적합함이 발생하는 경우가 있다.
그래서 본 발명은, 광전변환부와 배선층을 적층시킨 구성에서 노이즈의 발생을 방지하여 화상 품질의 향상을 도모하는 것이 가능한 고체 촬상 소자, 및 이 제조 방법, 나아가서는 이 고체 촬상 소자를 이용한 전자 기기를 제공하는 것을 목적으로 한다.
본 발명의 실시 형태에 따른 고체 촬상 소자는: 배선층과; 상기 배선층상에 마련된 반도체층을 포함하는 전하 축적부; 및 상기 반도체층상에 마련된 광전변환막을 구비하고, 상기 전하 축적부에서의 상기 광전변환막과의 계면에는, 당해 전하 축적부와는 역도전형이며 개구를 갖는 피닝층이 마련된 것을 특징으로 한다.
이와 같은 구성의 고체 촬상 소자에서는, 전하 축적부를 구성하는 반도체층상에 광전변환막을 마련한 구성이기 때문에, 광전변환막으로서 광흡수성의 양호한 막을 사용함에 의해, 광전변환막측으로부터 입사한 광의 반도체층측으로의 투과가 억제된다. 이에 의해, 반도체층으로 이루어지는 전하 축적부에의 광조사에 의한 노이즈의 발생이 방지된다. 게다가, 전하 축적부에서의 광전변환막과의 계면에, 당해 전하 축적부와는 역도전형의 피닝층을 마련함에 의해, 반도체층으로 이루어지는 전하 축적부에서의 광전변환막측의 계면에서의 결함 준위가 보상된다. 이에 의해, 결함 준위에 기인하는 노이즈의 발생이 방지된다. 광전변환막에서 생성된 신호 전하는, 피닝층에 마련한 개구를 통하여 접합된 전하 축적부로 이동하여 축적된다.
본 발명의 실시 형태에 따르면, 이러한 구성을 갖는 고체 촬상 소자를 생성하기 위한 방법이 제공된다. 상기 방법은: 반도체 기판의 표면측에 전하 축적부를 형성하는 공정과; 상기 반도체 기판에서 상기 전하 축적부가 형성된 표면상에 배선층을 형성하는 공정과; 상기 전하 축적부가 노출할 때까지 상기 반도체 기판을 이면측부터 박막화하여 반도체층으로 하는 공정과; 상기 반도체층의 노출면상에 광전변환막을 성막하는 공정; 및 상기 광전변환막을 성막하는 공정 이전에, 상기 전하 축적부에서의 상기 광전변환막과의 계면이 되는 부분에, 당해 전하 축적부와는 역도전형이며 개구를 포함하는 피닝층을 형성하는 공정을 포함하는 것을 특징으로 한다.
이와 같은 제조 방법에 의해, 상술한 구성의 고체 촬상 소자를 얻을 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 광전변환부와 배선층을 전하 축적부를 통하여 적층시킨 구성에 있어서, 반도체층으로 이루어지는 전하 축적부에의 광조사에 의한 노이즈의 발생 및 반도체층으로 이루어지는 전하 축적부 계면의 결함 준위에 기인하는 노이즈의 발생을 방지할 수 있다. 이에 의해, 수광 감도의 향상 및 화소의 고밀도화가 달성되는 구성의 고체 촬상 소자 및 이것을 이용한 전자 기기에 있어서, 화상 품질의 향상을 도모하는 것이 가능해진다.
도 1은 본 발명이 적용되는 고체 촬상 소자의 개략 구성도.
도 2는 제 1 실시 형태의 고체 촬상 소자의 구성을 도시하는 주요부 단면도.
도 3의 A 내지 C는 제 1 실시 형태의 구성에 적용한 제조 방법의 제 1예의 단계를 도시하는 단면도.
도 4의 A 내지 C는 제 1 실시 형태의 구성에 적용한 제조 방법의 제 1예의 (도 3의 C의 단계에 계속된) 단계를 도시하는 단면도.
도 5의 A 내지 C는 제 1 실시 형태의 구성에 적용한 제조 방법의 제 2예의 단계를 도시하는 단면도.
도 6의 A 내지 C는 제 1 실시 형태의 구성에 적용한 제조 방법의 제 2예의 (도 5의 C의 단계에 계속된) 단계를 도시하는 단면도.
도 7은 제 2 실시 형태의 고체 촬상 소자의 구성을 도시하는 개략 단면도.
도 8의 A 및 B는 제 2 실시 형태의 고체 촬상 소자에서의 피닝 개구와 전송 게이트와의 겹침을 도시하는 주요부 평면도.
도 9는 제 3 실시 형태의 고체 촬상 소자의 구성을 도시하는 개략 단면도.
도 10의 A 및 B는 제 3 실시 형태의 고체 촬상 소자에서의 피닝 개구의 위치를 도시하는 주요부 평면도.
도 11은 전자 기기의 구성도.
도 2는 제 1 실시 형태의 고체 촬상 소자의 구성을 도시하는 주요부 단면도.
도 3의 A 내지 C는 제 1 실시 형태의 구성에 적용한 제조 방법의 제 1예의 단계를 도시하는 단면도.
도 4의 A 내지 C는 제 1 실시 형태의 구성에 적용한 제조 방법의 제 1예의 (도 3의 C의 단계에 계속된) 단계를 도시하는 단면도.
도 5의 A 내지 C는 제 1 실시 형태의 구성에 적용한 제조 방법의 제 2예의 단계를 도시하는 단면도.
도 6의 A 내지 C는 제 1 실시 형태의 구성에 적용한 제조 방법의 제 2예의 (도 5의 C의 단계에 계속된) 단계를 도시하는 단면도.
도 7은 제 2 실시 형태의 고체 촬상 소자의 구성을 도시하는 개략 단면도.
도 8의 A 및 B는 제 2 실시 형태의 고체 촬상 소자에서의 피닝 개구와 전송 게이트와의 겹침을 도시하는 주요부 평면도.
도 9는 제 3 실시 형태의 고체 촬상 소자의 구성을 도시하는 개략 단면도.
도 10의 A 및 B는 제 3 실시 형태의 고체 촬상 소자에서의 피닝 개구의 위치를 도시하는 주요부 평면도.
도 11은 전자 기기의 구성도.
이하 본 발명의 실시의 형태를 도면에 의거하여, 다음에 나타내는 순서로 실시의 형태를 설명한다.
1. 실시 형태의 고체 촬상 소자의 개략 구성예
2. 제 1 실시 형태의 고체 촬상 소자의 구성
3. 제 1 실시 형태에 대응시킨 고체 촬상 소자의 제조 방법의 제 1예
4. 제 1 실시 형태에 대응시킨 고체 촬상 소자의 제조 방법의 제 2예
5. 제 2 실시 형태의 고체 촬상 소자의 구성(피닝 개구와 전송 게이트가 겹쳐지는 예)
6. 제 3 실시 형태의 고체 촬상 소자의 구성(피닝 개구를 화소 중앙에 마련한 예)
7. 전자 기기의 실시 형태
또한, 또한 각 실시 형태 및 변형예에서의 공통의 구성 요소에는 동일한 부호를 붙이고, 중복되는 설명은 생략한다.
?1.실시 형태의 고체 촬상 소자의 개략 구성예?
도 1에, 본 발명의 각 실시 형태의 제조 방법을 적용하여 제작되는 고체 촬상 소자의 한 예로서, MOS형의 고체 촬상 소자의 개략 구성을 도시한다.
이 도면에 도시하는 고체 촬상 소자(1)는, 지지 기판(3)의 일면상에 광전변환부를 포함하는 복수의 화소가 규칙적으로 2차원적으로 배열된 화소 영역(5)을 갖고 있다. 화소 영역(5)에 배열된 각 화소에는, 광전변환부와, 전하 축적부와, 복수의 트랜지스터(이른바 MOS 트랜지스터) 및 용량 소자 등으로 구성된 화소 회로가 마련되어 있다. 또한, 복수의 화소에서 화소 회로의 일부를 공유하고 있는 경우도 있다.
이상과 같은 화소 영역(5)의 주변 부분에는, 수직 구동 회로(6), 칼럼 신호 처리 회로(7), 수평 구동 회로(8), 및 시스템 제어 회로(9) 등의 주변 회로가 마련되어 있다.
수직 구동 회로(6)는, 예를 들면 시프트 레지스터에 의해 구성되고, 화소 구동선(11)을 선택하고, 선택된 화소 구동선(11)에 화소를 구동하기 위한 펄스를 공급하고, 화소 영역(5)에 배열된 화소를 행 단위로 구동한다. 즉, 수직 구동 회로(6)는, 화소 영역(5)에 배열된 각 화소를 행 단위로 순차적으로 수직 방향으로 선택 주사한다. 그리고, 화소 구동선(11)에 대해 수직하게 배선된 수직 신호선(13)을 통하여, 각 화소에서의 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를 칼럼 신호 처리 회로(7)에 공급한다.
칼럼 신호 처리 회로(7)는, 화소의 예를 들면 열마다 배치되어 있고, 1행분의 화소로부터 출력되는 신호를 화소열마다 노이즈 제거 등의 신호 처리를 행한다. 즉 칼럼 신호 처리 회로(7)는, 화소 고유의 고정 패턴 노이즈를 제거하기 위한 상관 이중 샘플링(CDS : Correlated Double sampling)이나, 신호 증폭, 아날로그/디지털 변환(AD : Analog/Digital Conversion) 등의 신호 처리를 행한다.
수평 구동 회로(8)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(7)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(7)의 각각으로부터 화소 신호를 출력시킨다.
시스템 제어 회로(9)는, 입력 클록과, 동작 모드 등을 지령하는 데이터를 수취하고, 또한 고체 촬상 소자(1)의 내부 정보 등의 데이터를 출력한다. 즉, 시스템 제어 회로(9)에서는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(6), 칼럼 신호 처리 회로(7), 및 수평 구동 회로(8) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 이들의 신호를 수직 구동 회로(6), 칼럼 신호 처리 회로, 및 수평 구동 회로(8) 등에 입력한다.
이상과 같은 각 주변 회로(6 내지 9)와, 화소 영역(5)에 마련된 화소 회로로, 각 화소를 구동하는 구동 회로가 구성되어 있다. 또한, 주변 회로(6 내지 9)는, 화소 영역(5)에 적층되는 위치에 배치되어 있어도 좋다.
?2. 제 1 실시 형태의 고체 촬상 소자의 구성?
도 2는, 제 1 실시 형태의 고체 촬상 소자의 구성을 도시하는 주요부 단면도이고, 도 1에서의 화소 영역(5)의 3화소분의 단면도이다. 이 도 1에 도시하는 고체 촬상 소자(1a)는, 지지 기판(3)상에, 배선층(21), 반도체층(31), 광전변환막(41), 보호막(51), 컬러 필터층(53), 및 온 칩 렌즈(55)를 이 순서로 적층하여 이루어진다. 이하, 하층측부터 차례로 구성을 설명한다.
[지지 기판(3)]
지지 기판(3)은, 고체 촬상 소자의 지지 기판이고, 유리 기판, 반도체 기판, 플라스틱 기판 등, 알맞은 재질의 것이 사용된다.
[배선층(21)]
배선층(21)은, 예를 들면 다층 배선 구조로 구성되어 있다. 이 배선층(21)은, 반도체층(31)측의 계면에 게이트 절연막(23)을 통하여 마련된 전송 게이트(TG)를 갖고 있다. 전송 게이트(TG)는, 화소마다 마련되어 있고, 층간 절연막(25)으로 덮여 있다. 배선층(21)은, 이 층간 절연막(25)에 의해 절연성이 확보된 배선(27)을 다층에 걸쳐서 갖고 있다. 또한, 층간 절연막(25) 및 게이트 절연막(23)의 일부에는, 반도체층(31)에 달하는 접속구멍(25a)이 마련되고, 이 접속구멍(25a)을 통하여 배선(27)과 반도체층(31)이 접속되어 있다.
[반도체층(31)]
반도체층(31)은, 단결정 구조를 갖는 박막형상의 층이고, 예를 들면 단결정 실리콘으로 이루어지는 반도체 기판을 박막화한 것이다. 이 반도체층(31)은, 깊이 방향에 걸쳐서 마련된 소자 분리(33)에 의해, 복수의 전하 축적부(35)로 분리되어 있다. 각 전하 축적부(35)는, 예를 들면 n+형 불순물층 또는 p+형 불순물층으로 이루어지고, 화소마다 대응하여 배치되어 있다. 한 예로서, 전하 축적부(35)는 n+형 불순물층으로 이루어지는 것으로서 이하의 설명을 행한다. 이 경우, 소자 분리(33)는, p+형 불순물층으로 이루어지든지, 또는 홈형 소자 분리(shallow trench isolation : STI)라도 좋다.
또한 반도체층(31)에는, 배선층(21)과의 계면측의 일부에, p형 불순물층으로 이루어지는 채널 영역(Ch)에 의해 전하 축적부(35)에 대해 구획된 n형 불순물층으로 이루어지는 플로팅 디퓨전(FD)이 마련되어 있다. 플로팅 디퓨전(FD)은, 복수의 전하 축적부(35)에서 하나의 플로팅 디퓨전(FD)을 공유하는 상태로 마련되어 있고, 여기서는 인접하는 2화소의 전하 축적부(35)에서 하나의 플로팅 디퓨전(FD)을 공유한 상태를 도시하고 있다. 이에 의해, 상술한 소자 분리(33)의 일부는, 채널 영역(Ch)에 맞닿아서 마련되어 있게 된다.
또한 플로팅 디퓨전(FD)에 대해, 배선층(21)에 마련된 배선(27)의 일부가 접속된 상태로 되어 있다. 또한, 배선층(21)에 마련된 전송 게이트(TG)는, 플로팅 디퓨전(FD)과 전하 축적부(35) 사이의 채널 영역(Ch)상에 대응하여 배치되어 있다.
또한 반도체층(31)에서의 배선층(21)과의 계면측에는, 전하 축적부(35)를 덮는 상태로 제 1 피닝층(P1)이 마련되어 있다. 이 제 1 피닝층(P1)은, 전하 축적부(35)와는 역도전형(여기서는 p형)의 불순물층으로 이루어지고, 얇은 막두께로 구성된다.
한편, 반도체층(31)에서의 광전변환막(41)과의 계면측에는, 본 제 1 실시 형태에 특징적인 제 2 피닝층(P2)이 마련되어 있다. 이 제 2 피닝층(P2)은, 전하 축적부(35)와는 역도전형의 불순물층으로 이루어지고, 여기서는 예를 들면 붕소 농도 1019원자/㎤ 정도의 p+불순물층으로 이루어지고, 이와 같은 제 2 피닝층(P2)은, 아주 얇은 막두께로 구성되어 있는 것으로 한다.
특히 제 2 피닝층(P2)은, 일부를 개구하여 전하 축적부(35)를 덮는 형상으로 마련되어 있는 점이 특징적이고, 이 개구(H)에서 반도체층(31)에서 구성된 전하 축적부(35)가 광전변환막(41)과 직접 접하여 있다. 제 2 피닝층(P2)의 개구(H)는, 예를 들면 소자를 지지 기판(3)측에서 평면시(平面視)적으로 본 경우에, 플로팅 디퓨전(FD)과 겹쳐지지 않는 위치에 배치되는 것으로 한다.
이상에 의해, 반도체층(31)에서의 배선층(21)과의 계면 및 광전변환막(41)과의 계면은, 광전변환막(41)측의 개구(H), 플로팅 디퓨전(FD), 및 채널 영역(Ch)을 제외하고, p+불순물층으로 이루어지는 제 1 피닝층(P1), 제 2 피닝층(P2), 또는 소자 분리(33)로 덮여진 상태로 되어 있다.
또한 여기서의 도시는 생략하였지만, 이상의 반도체층(31)과 배선층(21)과의 계면에는, 불순물층, 게이트 절연막, 및 전송 게이트와 동일층으로 이루어지는 전극을 이용한 트랜지스터(Tr)나 용량 소자가 마련되어 있다. 또한, 배선층(21)에는 이들의 소자를 접속하는 배선이 마련되어 있어서, 상술한 화소 회로나 주변 회로를 구성하고 있다. 특히 본 실시 형태의 고체 촬상 소자(1a)에는, 글로벌 셔터 회로가 알맞게 사용된다. 여기서 사용되는 글로벌 셔터 회로의 구성이 한정되는 일은 없고, 다양한 구성의 글로벌 셔터 회로를 적용하는 것이 가능하다.
[광전변환막(41)]
광전변환막(41)은, 반도체층(31)상에 성막된 층이다. 이 광전변환막(41)은, 깊이 방향에 걸쳐서 마련된 소자 분리(43)에 의해, 복수의 광전변환부(45)로 분리되어 있다. 각 광전변환부(45)는, 화소마다 대응하고 배치되어 있고, 하나의 광전변환부(45)가, 하나의 전하 축적부(35)에서의 제 2 피닝층(P2)의 개구(H)와 1 : 1로 접합하고 있는 것이 중요하다. 또한, 소자 분리(43)는, 광전변환부(45)와 역도전형의 불순물층으로 이루어지든지, 또는 홈형 소자 분리(shallow trench isolation : STI)라도 좋다.
또한 광전변환막(41)은, 반도체층(31)보다도 가시 광선의 광흡수 계수가 높은 재료로 구성되어 있는 것이 중요하고, 흡수 계수가 높을수록 바람직하다. 또한 광전변환막(41)은, 반도체층(31)에 대해 격자 정합시킨 상태로 마련되어 있는 것이 바람직하다. 이에 의해, 광전변환 효율에 우수한 결정성이 높은 광전변환막(41)으로 할 수 있고, 또한 광전변환막(41)과 반도체층(31)에서의 전하 축적부(35)와의 사이의 계면준위가 낮게 억제된다. 이와 같이, 반도체층(31)에 대해 격자 정합시킨 광전변환막(41)으로서는, 반도체층(31)상에 에피택셜 성장시킨 층이 바람직하게 사용된다.
이상과 같은 광전변환막(41)은, 예를 들면 (1) 화합물 반도체 재료, (2) 실리사이드계 재료, 및 (3) 유기 재료중에서 적절히 선택하여 사용된다. 한 예로서, 반도체층(31)이 단결정 실리콘으로 이루어지는 경우, 광전변환막(41)을 구성하는 (1) 내지 (3)의 재료로서, 다음의 각 재료가 예시된다.
(1) 화합물 반도체 재료로서는, 특히 칼코파이라이트 구조의 화합물 반도체 재료가 사용된다. 칼코파이라이트 구조의 화합물 반도체 재료는, 높은 광흡수 계수와, 넓은 파장역에 걸치는 높은 감도를 얻을 수 있는 재료이고, 광전변환막(41)으로서 바람직하게 사용된다. 이와 같은 칼코파이라이트 구조의 반도체 재료는, Cu, Al, Ga, In, Zn, S, Se 등, Ⅳ족 원소의 주위의 원소를 사용하여 구성되고, CuInSe계 혼정(混晶), CuGaInS계 혼정, CuAlGaInS계 혼정, CuAlGaInSSe계 혼정, 및 CuAlGaInZnSSe계 혼정 등이 예시된다. 이들의 화합물 반도체 재료로 이루어지는 광전변환막(41)은, 단결정 외에, 다결정, 비정질의 어느 결정 구조라도 좋다.
이상의 화합물 반도체 재료 중, 광흡수 계수의 관점에서는, CuInSe2가 알맞게 사용된다. CuInSe2는, 광흡수 계수가 다른 재료보다도 높고, 특히, 단결정 실리콘과 비교하여 약 2자릿수 높은 광흡수 계수를 갖는다. 이 때문에, CuInSe2로 이루어지는 광전변환막(41)이라면, 가시 광선을 차광하는 기능을 갖는 광전변환막(41)으로서 알맞게 기능한다.
또한 이상의 화합물 반도체 재료 중, 반도체층(31)에 대한 격자 정합의 관점에서는, 반도체층(31)이 단결정 실리콘으로 이루어지는 경우에 이하의 조성이 바람직하게 사용된다.
Cu(Ga0 .52In0 .48)S2
Cu(Al0 .24Ga0 .23In0 .53)S2
Cu(Al0 .36Ga0 .64)(S1 .28Se0 .72)
(2) 실리사이드계 재료로서는, CoSi, CrSi, HfSi, IrSi, MoSi, NiSi, PdSi, ReSi, TaSi, TiSi, WSi, ZrSi, β-철실리사이드 재료(β-FeSi2), 바륨실리사이드계 재료(BaSi2, BaSrSi)가 예시된다.
이상의 실리사이드계 재료 중, 광흡수 계수의 관점에서는, β-철실리사이드 재료(β-FeSi2), 바륨실리사이드계 재료(BaSi2, BaSrSi)가 알맞게 사용된다. 이들의 재료는, 단결정 실리콘과 비교하여 약 2자릿수 높은 광흡수 계수를 갖기 때문에, 가시 광선을 차광하는 기능을 갖는 광전변환막(41)을 구성하는 재료로서 알맞다.
(3) 유기 재료로서는, 퀴나크리돈계, 쿠마린계의 유기 재료가 알맞게 사용된다. 이들의 유기 재료는, 단결정 실리콘과 비교하여 약 2자릿수 높은 광흡수 계수를 갖기 때문에, 가시 광선을 차광하는 기능을 갖는 광전변환막(41)을 구성하는 재료로서 알맞다.
또한 광전변환막(41)은, 각 광전변환부(45)에서 발생한 전하가, 제 2 피닝층(P2)의 개구(H)를 통하여 반도체층(31)으로 구성된 전하 축적부(35)에 용이하게 이동하도록, 반도체층(31)측을 향하여 깊이 방향으로 밴드가 경사하도록 형성하는 것이 바람직하다. 예를 들면 전하 축적부(35)가 n형 불순물층으로 이루어지는 경우라면, 광전변환부(45)에서 발생시킨 전자가 전하 축적부(35)로 이동하기 쉽도록, 전하 축적부(35)에서의 깊이 방향의 불순물 농도나 조성이 조정되어 있다. 이와 같은 광전변환막(41)은, 상기한 조건을 구비하고 있으면, p형, i형, n형의 어느 것이라도 좋다.
구체적인 한 예로서, 광전변환막(41)이 칼코파이라이트 구조의 Cu(Ga0.52In0.48)S2를 사용하여 구성되어 있는 경우를 예시한다. 이 경우, 반도체층(31)으로 구성되는 n형의 전하 축적부(35)에 대해, Cu(Ga0 .52In0 .48)S2를 사용한 광전변환막(41)으로 구성되는 광전변환부(45)는 p형이 된다. 그래서, 광전변환막(41)(광전변환부(45))은, Cu(Ga0 .52In0 .48)S2에 대해, 반도체층(31)에 가까운 부분일수록 n형 불순물인 Zn의 농도가 높아지도록, 깊이 방향으로 농도 구배를 갖고서 Zn를 함유한다. 광전변환막(41)의 막두께가 300㎚ 정도하면, n형 불순물인 Zn의 농도는, 1014 내지 1016원자/㎤ 정도이다. 이에 의해, p형의 광전변환부(45)로부터 n형의 전하 축적부(35)를 향하여 전자가 이동하기 쉽도록 밴드가 경사한 구성이 된다.
이상과 같이, 칼코파이라이트 구조의 재료를 사용하여 광전변환막(41)을 구성하는 경우라면, 광전변환막(41)에서의 Ⅳ족 원소의 주위의 원소를, 깊이 방향으로 농도 구배를 붙여서 함유시킴에 의해, 깊이 방향으로 밴드를 경사시킬 수 있다.
[보호막(51)]
보호막(51)은, 패시베이션성을 갖는 재료막 외에, 광전변환막(41)이 결정 구조인 경우에, 그 결함 준위를 보상하기 위한 고정 전하를 갖는 재료막이 사용된다.
패시베이션성을 갖는 재료막으로서는, 통상의 산화 실리콘막, 질화 실리콘막, 또는 산 질화 실리콘막 등이 사용된다.
한편, 고정 전하를 갖는 재료막으로서는, 예를 들면 광전변환막(41)이 n형이라면, 부의 고정 전하를 갖는 재료막이 성막되고, 광전변환막(41)이 p형이라면, 정의 고정 전하를 갖는 재료막이 사용된다.
한 예로서, 부의 고정 전하를 갖는 재료막으로서는, 금속 산화막이나 실리콘계재막이 사용된다. 금속 산화막이라면, 그 재료 자체가 부의 고정 전하를 갖는 재료인 것이 바람직하고, 예를 들면 천이 금속 산화막이 사용된다. 구체적으로는, 산화 하프늄(HfO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 티탄(TiO2), 또는 산화 탄탈(Ta2O5)이 바람직하게 사용된다. 실리콘계 재료막이라면, 그 재료 자체가 부의 고정 전하를 갖는 재료인 것이 바람직하고, 붕소나 인(燐) 등의 불순물을 함유하는 산화 실리콘막이 바람직하게 사용된다. 구체적으로는, 붕소를 함유하는 산화 실리콘(BSG), 인을 함유하는 산화 실리콘(PSG), 붕소와 인을 함유하는 산화 실리콘 BPSG이다.
이상과 같은 부의 고정 전하를 갖는 재료막은, 유기 금속이나 유기 실란 가스를 사용한 성막을 행함에 의해, 탄소를 함유하는 막으로서 형성하는 것이 바람직하고, 이에 의해 더욱 막중에서의 부의 고정 전하를 증가시킬 수 있다(일본 특개2010-67736 참조).
이상의 외에, 부의 고정 전하를 갖는 재료막으로서는, 예를 들면 투명 전극 재료막이 사용된다. 광전변환막(41)이 n형이라면, 투명 전극 재료막으로 이루어지는 보호막(51)에 부의 전압을 인가함에 의해, 당해 보호막(51)을 부의 고정 전하를 갖는 막으로서 사용하는 것이 가능해진다.
또한 정의 고정 전하를 갖는 재료막으로서는, 예를 들면 투명 전극 재료막이 사용된다. 광전변환막(41)이 p형이라면, 투명 전극 재료막으로 이루어지는 보호막(51)에 정의 전압을 인가함에 의해, 당해 보호막(51)을 정의 고정 전하를 갖는 막으로서 통하는 것이 가능해진다.
또한, 상술한 보호막(51)은, 단층 구조라도 적층 구조라도 좋다. 적층 구조인 경우에는, 고정 전하를 갖는 재료막의 상부에 패시베이션성을 갖는 재료막을 적층시킨 적층 구조로서 형성하여도 좋다.
[컬러 필터층(53)]
컬러 필터층(53)은, 각 광전변환부(45)에 대응하여 1 : 1로 마련된 각 색의 컬러 필터로 구성되어 있다. 각 색의 컬러 필터의 배열이 한정되는 일은 없다.
[온 칩 렌즈(55)]
온 칩 렌즈(55)는, 각 광전변환부(45) 및 컬러 필터층(53)을 구성하는 각 색의 컬러 필터에 대응하여 1 : 1로 마련되고, 각 광전변환부(45)에 입사광이 집광되도록 구성되어 있다.
이상과 같이 구성된 고체 촬상 소자(1a)에서는, 전하 축적부(35)를 구성하는 반도체층(31)상에 광전변환막(41)을 마련하고 있다. 이 때문에, 광전변환막(41)으로서 광흡수성의 양호한 막을 사용함에 의해, 광전변환막(41)측으로부터 입사한 광의 반도체층(31)측으로의 투과가 억제된다. 이에 의해, 반도체층(31)으로 이루어지는 전하 축적부(35)에의 광조사에 의한 노이즈의 발생을 방지할 수 있다.
게다가, 전하 축적부(35)에서의 광전변환막(41)과의 계면에, 전하 축적부(35)와는 역도전형의 제 2 피닝층(P2)을 마련함으로써, 계면을 고정 전위, 예를 들면 0V나 부전위로 할 수 있고, 이른바 보추얼 게이트로서의 피닝 효과를 얻을 수 있다. 이에 의해, 반도체층(31)으로 이루어지는 전하 축적부(35)에서, 광전변환막(41)측의 계면의 결함 준위가 보상된다. 또한 도 2중에 화살표로 도시한 바와 같이, 광전변환막(41)에서 생성된 신호 전하는, 제 2 피닝층(P2)에 마련한 개구(H)를 통하여 접합된 전하 축적부(35)로 이동하여 축적된다. 따라서 광전변환막(41)에서의 광전변환부(45)로부터 전하 축적부(35)에의 전하의 이동을 방해하는 일 없이, 계면의 결함 준위에 기인한 암전류의 발생이나, 이에 의한 백상(白傷)의 발생을 방지할 수 있다.
이상의 결과, 광전변환부(45)와 배선층(21)을 적층시킴으로써 수광 감도의 향상 및 화소의 고밀도화가 달성되는 구성의 고체 촬상 소자(1a)에서, 노이즈의 발생을 방지하여 화상 품질의 향상을 도모하는 것이 가능해진다.
특히, 글로벌 셔터 회로를 구비하여 글로벌 셔터 방식으로의 촬상을 행한 고체 촬상 소자(1a)에서는, 각 광전변환부(45)가 마련된 전(全) 화소에서의 동시에 노광이 실시되어, 각 전하 축적부(35)에 일단 신호 전하가 축적된다. 이 때문에, 전하 축적부(35)에 광이 입사하는 경우의 노이즈의 발생이 현저해지지만, 본 제 1 실시 형태의 적용에 의해 이와 같은 노이즈의 발생을 확실하게 방지 가능하다. 따라서 본 제 1 실시 형태의 구성은, 글로벌 셔터 방식으로의 촬상을 행하는 고체 촬상 소자(1a)에서 현저한 화상 품질 향상의 효과를 얻는 것이 가능하다.
?3. 제 1 실시 형태에 대응시킨 고체 촬상 소자의 제조 방법의 제 1예?
도 3 및 도 4는, 제 1 실시 형태에 대응시킨 고체 촬상 소자의 제조 방법의 제 1예를 설명하기 위한 단면 공정도이다. 이하, 이들의 도면에 의거하여 제 1 실시 형태의 고체 촬상 소자의 제조 방법의 제 1예를 설명한다.
[도 3의 A]
우선, 도 3의 A에 도시하는 바와 같이, 반도체 기판(31a)으로서, 예를 들면 n형의 단결정 실리콘 기판을 준비한다.
이 반도체 기판(31a)의 표면층에, 앞서서 설명한 p+형 불순물층으로 이루어지는 소자 분리(33), 제 1 피닝층(P1), 및 제 2 피닝층(P2)을 형성하고, 또한 p형 불순물층으로 이루어지는 채널 영역(Ch)을 형성한다. 또한 n+형 불순물층으로 이루어지는 플로팅 디퓨전(FD) 및 전하 축적부(35)를 형성한다.
이들의 각 p+형 불순물층, p형 불순물층, 및 n+형 불순물층의 형성은, 반도체 기판(31a)의 표면측부터의 불순물 도입에 의해 행하여지고, 예를 들면 마스크상으로부터의 이온 주입과, 그 후의 활성화 열처리에 의해 행한다. p+형 불순물층 및 p형 불순물층이라면, 붕소(B)와 같은 p형 불순물의 이온 주입을 행한다. 한편, n+형 불순물층이라면, 비소(As)와 같은 n형의 불순물의 이온 주입을 행한다. 이온 주입은, 각각의 불순물층의 깊이에 맞추어서 주입 에너지를 적절하게 설정하여 행한다.
예를 들면, 일부에 개구(H)를 갖는 제 2 피닝층(P2)의 형성에서는, 개구(H)에 대응하는 부분을 덮는 마스크를 반도체 기판(31a)의 표면상에 형성하고, 이 마스크상으로부터의 이온 주입을 행한다. 또한 제 1 피닝층(P1)보다도 깊은 위치에 형성되는 제 2 피닝층(P2)은, 제 1 피닝층(P1)의 형성보다도 주입 에너지를 높게 설정한 이온 주입을 적용한다. 이에 의해, 예를 들면 붕소 농도 1019원자/㎤ 정도의 p+불순물층으로 이루어지는 제 2 피닝층(P2)을 형성한다.
다음에, 반도체 기판(31a)에서 전하 축적부(35)가 형성된 표면상에, 산화 실리콘막이나 질화 실리콘막을 이용한 게이트 절연막(23)을 성막하고, 또한 이 상부에 폴리실리콘으로 이루어지는 전송 게이트(TG)를 형성한다.
이상까지의 공정은, 특히 공정 순서가 한정되는 일은 없고, 적절한 순서로 행할 수 있다. 예를 들면, 게이트 절연막(23)상에 전송 게이트(TG)를 형성한 후, 전송 게이트(TG)를 마스크로 이용하여 플로팅 디퓨전(FD)이나 제 1 피닝층(P1)을 형성하기 위한 이온 주입을 행하여도 좋다. 또한, 소자 분리(33)는, 불순물층으로 이루어지는 것으로 한정되지 않고, 홈형 소자 분리로서 형성하여도 좋다.
[도 3의 B]
다음에 도 3의 B에 도시하는 바와 같이, 반도체 기판(31a)상에, 전송 게이트(TG)를 덮는 상태로 층간 절연막(25)을 형성하고, 또한 플로팅 디퓨전(FD)에 달하는 접속구멍(25a)을 층간 절연막(25) 및 게이트 절연막(23)에 형성한다.
다음에 접속구멍(25a)을 통하여 플로팅 디퓨전(FD)에 접속된 배선(27)의 형성, 층간 절연막(25)의 형성, 배선(27)의 형성, 및 층간 절연막(25)의 형성을 반복하여 행한다. 배선(27)은, 알루미늄, 텅스텐, 또는 몰리브덴 등, 도전성의 양호한 금속재료를 사용하여 형성되는 것으로 한다. 또한 최상층의 층간 절연막(25)은, 매입 특성의 양호한 막으로 구성하고, 표면 평탄하게 형성되는 것으로 한다.
이에 의해, 게이트 절연막(23), 전송 게이트(TG), 및 층간 절연막(25)으로 절연된 다층 구조의 배선(27)을 갖는 배선층(21)을 형성한다.
또한 이상의 공정에 의해, 반도체 기판(31a) 및 배선층(21)에는, 화소 회로나 주변 회로를 구성하는 트랜지스터(Tr), 용량 소자, 및 배선을 형성한다.
또한, 배선층(21)의 형성 공정은, 통상의 반도체 프로세스에 따라서 행하면 좋고, 공정 순서가 한정되는 일은 없다. 예를 들면, 배선(27)의 형성에는 이른바 다마신 공정을 적용하여도 좋고, 이 경우, 구리(Cu) 등의 에칭 가공에 부적합한 금속재료를 사용하여 배선(27)을 형성할 수가 있다.
[도 3의 C]
그 후, 도 3의 C에 도시하는 바와 같이, 배선층(21)에서의 층간 절연막(25)의 상부에 지지 기판(3)을 접합한다. 지지 기판(3)이 접합은. 여기서의 도시를 생략한 접착제를 통하여 행하는데, 또한 접착제를 사용하지 않는 직접 접합으로 행하여도 좋다.
[도 4의 A]
다음에, 도 4의 A에 도시하는 바와 같이, 반도체 기판(31a)을 이면측부터 박막화하여 반도체층(31)으로 한다. 여기서는, 제 2 피닝층(P2)과 함께 전하 축적부(35)가 노출할 때까지, 지지 기판(3)과 반대측의 면부터 반도체 기판(31a)을 박막화하여 반도체층(31)으로 한다. 이 때, 제 2 피닝층(P2)을 에칭 스토퍼로 하는 연마나 에칭을 행함에 의해, 반도체 기판(31a)을 박막화한다.
[도 4의 B]
그 후, 도 4의 B에 도시하는 바와 같이, 반도체층(31)의 노출면상에, 광전변환막(41)을 성막한다. 광전변환막(41)의 성막은, 광전변환부(41)를 구성하는 상술한각 재료에 의해 적절한 성막 방법을 적용하여 행하여진다.
예를 들면, 칼코파이라이트 구조의 화합물 반도체로 이루어지는 광전변환막(41)을, 반도체층(31)에 대해 격자 정합시켜서 형성하는 경우라면, 반도체층(31)에 대해 광전변환막(41)을 에피택셜 성장시킨다. 이에 의해, 단결정 실리콘으로 이루어지는 반도체층(31)에 대해 격자 정합한 상태로, 미리 결정 구조를 갖는 광전변환막(41)이 성막된다. 이와 같은 광전변환막(41)의 에피택셜 성장에 의한 성막은, 광전변환막(41)을 구성하는 각 원소를 함유하는 성막 가스를 사용한 화학적 기상 성장(Chemical Vapor deposition : CVD)법이나, 분자선 에피택셜 성장(Molecular Beam Epitaxy : MBE)법에 의해 행하여진다.
예를 들면, 칼코파이라이트 구조의 Cu(Ga0 .52In0 .48)S2를 사용한 광전 변화막(41)을 성막하는 경우라면, p형의 Cu(Ga0 .52In0 .48)S2에 대해 n형 불순물인 Zn를 첨가한 성막을 행한다. 이 때, Zn의 농도가 결정 성장과 함께 저하되도록, Zn를 함유하는 성막 가스의 공급량을 조정한 성막을 행한다. 이에 의해, p형의 광전변환막(41)으로부터 n형의 전하 축적부(35)을 향하여 전자가 이동하기 쉽도록 밴드가 경사한 구성으로 한다.
[도 4의 C]
다음에, 도 4의 C에 도시하는 바와 같이, 광전변환막(41)에 소자 분리(43)를 형성하고, 광전변환막(41)을 각 화소마다 분리하여 이루어지는 광전변환부(45)를 형성한다. 여기서는, 예를 들면 리소그래피법에 의해 광전변환막(41)상에 마스크 패턴을 형성하고, 이 마스크 패턴상으로부터의 이온 주입과 그 후의 활성화 열처리에 의해, 광전변환막(41)의 깊이 방향에 걸치는 불순물층을 형성하여 이것을 소자 분리(43)로 한다. 이 때, 광전변환막(41)이 p형이면 n형의 불순물을 이온 주입에 의해 도입하고, 광전변환막(41)이 n형이면 p형의 불순물을 이온 주입에 의해 도입한다.
또한, 소자 분리(43)의 형성은, 홈 내를 절연막으로 매입하여도 좋다. 이 경우, 광전변환막(41)의 도전형에 의하지 않고 홈형 소자 분리(shallow trench isolation : STI)가 형성된다. 소자 분리(43)를 홈형 소자 분리로서 형성함에 의해, 소자 분리(43)의 형성에 불순물의 활성화 열처리를 행할 필요가 없기 때문에 바람직하다.
[도 2]
이상의 후, 앞서의 도 2에 도시한 바와 같이, 광전변환부(45)를 구성하는 광전변환막(41)상에, 보호막(51)을 성막한다. 이 보호막(51)은, 상술한 바와 같이, 패시베이션성을 갖는 재료막의 외에, 광전변환막(41) 표면의 결함 준위를 보상하기 위한 고정 전하를 갖는 재료막이 사용된다.
다음에, 보호막(51)상에, 각 광전변환부(45)에 대응시켜서, 각 색 필터를 패턴 형성하여 이루어지는 컬러 필터층(53)을 형성하고, 또한 온 칩 렌즈(55)를 형성한다. 이상에 의해, 고체 촬상 소자(1a)를 얻을 수 있다.
이상 설명한 제 1예의 제조 방법에 의해, 도 2를 이용하여 설명한 바와 같이, 반도체층(31)으로 이루어지는 전하 축적부(35)에서, 광전변환막(41)으로 이루어지는 광전변환부(45)와의 계면측의 부분에, 제 2 피닝층(P2)을 마련한 제 1 실시 형태의 고체 촬상 소자를 얻을 수 있다. 특히 본 제 1예의 순서에 의하면, 도 3의 A를 이용하여 설명한 바와 같이, 반도체층(31)을 구성하는 반도체 기판(31a)에 전하 축적부(35) 등의 불순물층을 형성한 후에, 도 3의 B를 이용하여 설명한 바와 같이 반도체 기판(31a)상에 배선(27)을 형성하는 공정을 행한다. 이 때문에, 불순물층을 형성하기 위한 고온에서의 활성화 열처리의 영향이 배선(27)에 미치는 일이 없고, 배선(27)의 품질을 유지하는 것이 가능하다. 또한, 광전변환막(41)에 형성하는 소자 분리(43)를 홈형 소자 분리로서 형성함에 의해, 소자 분리(43)의 형성에 불순물의 활성화 열처리를 행할 필요가 없기 때문에, 배선(27)에의 열처리의 영향을 억제할 수 있고, 배선(27)의 품질을 유지하는 것이 가능하다.
?4. 제 1 실시 형태에 대응시킨 고체 촬상 소자의 제조 방법의 제 2예?
도 5 및 도 6은, 제 1 실시 형태에 대응시킨 고체 촬상 소자의 제조 방법의 제 2예를 설명하기 위한 단면 공정도이다. 본 제 2예가, 앞서서 설명한 제 1예와 다른 점은, 전체의 공정중에서의 제 2 피닝층(P2)을 형성하는 타이밍이고, 다른 순서는 마찬가지이다. 이하, 도 5, 6에 의거하여 제 1 실시 형태의 고체 촬상 소자의 제조 방법의 제 2예를 설명한다. 또한, 제 1예와 중복되는 공정의 상세한 설명은 생략한다.
[도 5의 A]
우선, 도 5의 A에 도시하는 바와 같이, 반도체 기판(31a)으로서, 예를 들면 n형의 단결정 실리콘 기판을 준비한다.
이 반도체 기판(31a)의 표면층에, 제 2 피닝층(P2) 이외의 불순물층을 형성한다. 즉, p+형 불순물층으로 이루어지는 소자 분리(33) 및 제 1 피닝층(P1)을 형성하고, 또한 p형 불순물층으로 이루어지는 채널 영역(Ch)을 형성한다. 또한 n+형 불순물층으로 이루어지는 플로팅 디퓨전(FD) 및 전하 축적부(35)를 형성한다. 또한 여기서는, 채널 영역(Ch)으로 둘러싸여진 반도체 기판(31a)의 표면층이 전하 축적부(35)가 된다.
이들의 각 p+형 불순물층, p형 불순물층, 및 n+형 불순물층의 형성은, 마스크상으로부터의 이온 주입과, 그 후의 활성화 열처리에 의해 행하고, 특히 이온 주입은, 각각의 불순물층의 깊이에 맞추어서 주입 에너지를 적절하게 설정하여 행한다.
다음에, 반도체 기판(31a)에서 전하 축적부(35)가 형성된 표면상에, 산화 실리콘막이나 질화 실리콘막을 이용한 게이트 절연막(23)을 성막하고, 또한 이 상부에 폴리실리콘으로 이루어지는 전송 게이트(TG)를 형성한다.
[도 5의 B]
다음에 도 5의 B에 도시하는 바와 같이, 반도체 기판(31a)상에, 층간 절연막(25), 플로팅 디퓨전(FD)에 달하는 접속구멍(25a), 및 접속구멍(25a)을 통하여 플로팅 디퓨전(FD)에 접속된 배선(27)을 갖는 배선층(21)을 형성한다. 이에 의해, 반도체 기판(31a) 및 배선층(21)에는, 화소 회로나 주변 회로를 구성하는 트랜지스터(Tr), 용량 소자, 및 배선을 형성한다.
[도 5의 C]
그 후, 도 5의 C에 도시하는 바와 같이, 배선층(21)에서의 층간 절연막(25)의 상부에 지지 기판(3)을 접합한다. 지지 기판(3)이 접합은. 여기서의 도시를 생략한 접착제를 통하여 행한다.
[도 6의 A]
다음에, 도 6의 A에 도시하는 바와 같이, 전하 축적부(35)를 남겨 두고 반도체 기판(31a)을 이면측부터 박막화하여 반도체층(31)으로 한다. 여기서는, 전하 축적부(35)로서 필요한 막두께가 되도록 반도체 기판(31a)을 박막화한다.
[도 6의 B]
그 후, 도 6의 B에 도시하는 바와 같이, 단결정 실리콘으로 이루어지는 반도체층(31)의 노출 표면층, 즉 n+형 불순물층으로 이루어지는 전하 축적부(35)의 노출 표면층에, p+형 불순물층으로 이루어지는 제 2 피닝층(P2)을 형성한다. 제 2 피닝층(P2)의 형성은, 반도체층(31)의 노출 표면측부터의 불순물 도입에 의해 행하여지고, 예를 들면 개구(H)에 대응하는 부분을 덮는 마스크상으로부터의 이온 주입과, 그 후의 활성화 열처리에 의해 행한다. 이 이온 주입은, 주입 에너지를 낮게 유지함에 의해, 반도체층(31)의 극 표면층만에 제 2 피닝층(P2)이 형성되도록 행한다.
또한, 제 2 피닝층(P2)을 형성하기 위한 불순물의 활성 가열 처리는, 레이저 어닐에 의해 행할 수 있다.
[도 6의 C]
이상의 후, 도 6의 C에 도시하는 바와 같이, 반도체층(31)의 노출면상에 광전변환막(41)을 성막한다. 예를 들면, 칼코파이라이트 구조의 화합물 반도체로 이루어지는 광전변환막(41)을, 반도체층(31)에 대해 격자 정합시켜서 형성하는 경우라면, 반도체층(31)에 대해 광전변환막(41)을 에피택셜 성장시킨다.
여기서는 상술한 제 1예와 마찬가지로, 예를 들면, 칼코파이라이트 구조의 Cu(Ga0.52In0.48)S2를 사용한 광전 변화막(41)을 성막하는 경우라면, p형의 Cu(Ga0.52In0.48)S2에 대해 n형 불순물인 Zn를 첨가한 성막을 행한다. 이 때, Zn의 농도가 결정 성장과 함께 저하되도록, Zn를 함유하는 성막 가스의 공급량을 조정한 성막을 행한다. 이에 의해, p형의 광전변환막(41)로부터 n형의 전하 축적부(35)를 향하여 전자가 이동하기 쉽도록 밴드가 경사한 구성으로 한다.
그 후, 광전변환막(41)에 소자 분리(43)를 형성하고, 광전변환막(41)을 각 화소마다 분리하여 이루어지는 광전변환부(45)를 형성한다. 또한, 소자 분리(43)의 형성은, 홈 내를 절연막으로 매입하여도 좋다. 이 경우, 광전변환막(41)의 도전형에 의하지 않고 홈형 소자 분리(shallow trench isolation : STI)가 형성된다. 소자 분리(43)를 홈형 소자 분리로서 형성함에 의해, 소자 분리(43)의 형성에 불순물의 활성화 열처리를 행할 필요가 없기 때문에 바람직하다.
[도 2]
이상의 후, 앞서의 도 2에 도시한 바와 같이, 광전변환부(45)를 구성하는 광전변환막(41)상에, 보호막(51)을 성막한다. 이 보호막(51)은, 상술한 바와 같이, 패시베이션성을 갖는 재료막 외에, 광전변환막(41) 표면의 결함 준위를 보상하기 위한 고정 전하를 갖는 재료막이 사용된다.
다음에, 보호막(51)상에, 각 광전변환부(45)에 대응시켜서, 각 색 필터를 패턴 형성하여 이루어지는 컬러 필터층(53)을 형성하고, 또한 온 칩 렌즈(55)를 형성한다. 이상에 의해, 고체 촬상 소자(1a)를 얻을 수 있다.
이상 설명한 제 2예의 제조 방법에 의해, 도 2를 이용하여 설명한 바와 같이, 반도체층(31)으로 이루어지는 전하 축적부(35)에서, 광전변환막(41)으로 이루어지는 광전변환부(45)와의 계면측의 부분에, 제 2 피닝층(P2)을 마련한 제 1 실시 형태의 고체 촬상 소자를 얻을 수 있다. 특히 본 제 2예의 순서에 의하면, 도 6의 B를 이용하여 설명한 바와 같이, 반도체 기판(31a)을 박막화한 반도체층(31)의 노출 표면층에의 불순물 도입에 의해 제 2 피닝층(P2)을 형성한다. 이 때문에, 제 2 피닝층(P2)을 형성하기 위한 불순물의 깊이 프로파일의 퍼짐을 억제할 수 있고, 반도체층(31)의 노출 표면층에 극박의 제 2 피닝층(P2)을 형성할 수 있다. 따라서 청색 감도의 향상과 포화 전하량의 향상이 예상된다.
또한, 제 2 피닝층(P2)을 형성하기 위한 불순물의 활성 가열 처리를 레이저 어닐에 의해 행할 수 있기 때문에, 배선층(21)보다도 후에 행하여지는 제 2 피닝층(P2)의 고온에서의 활성화를 최표면만으로 행할 수 있다. 이에 의해, 불순물층을 형성하기 위한 고온에서의 활성화 열처리의 영향이 배선(27)에 미치는 일이 억제되고, 배선(27)의 품질을 유지하는 것이 가능하다. 또한, 광전변환막(41)에 형성하는 소자 분리(43)를 홈형 소자 분리로서 형성함에 의해, 소자 분리(43)의 형성에 불순물의 활성화 열처리를 행할 필요가 없기 때문에, 배선(27)에의 열처리의 영향을 억제할 수 있고, 배선(27)의 품질을 유지하는 것이 가능하다.
?5. 제 2 실시 형태의 고체 촬상 소자의 구성?(피닝 개구와 전송 게이트가 겹쳐지는 예)
도 7은, 제 2 실시 형태의 고체 촬상 소자의 구성을 도시하는 주요부 단면도이고, 도 1에서의 화소 영역(5)의 3화소분의 단면도이다. 도 7에 도시하는 제 2 실시 형태의 고체 촬상 소자(1b)가, 도 2를 이용하여 설명한 제 1 실시 형태의 고체 촬상 소자와 다른 점은, 제 2 피닝층(P2)에 마련한 개구(H)의 평면시적인 위치에 있고, 다른 구성은 제 1 실시 형태와 마찬가지인 것으로 한다.
즉, 제 2 피닝층(P2)의 개구(H)는, 배선층(27)에 마련된 전송 게이트(TG)와 평면시적으로 겹쳐지는 위치에 배치되어 있다. 도 8의 A 및 B에는, 제 2 피닝층(P2)측부터의 평면도를 도시한다. 이들의 도면에 도시하는 바와 같이, 제 2 피닝층(P2)의 개구(H)와 전송 게이트(TG)와의 겹치는 방식은 한정되는 일은 없고, 일부가 겹쳐져 있으면 좋다.
이상과 같은 제 2 실시 형태의 고체 촬상 소자(1b)에서는, 제 2 피닝층(P2)의 개구(H)와 전송 게이트(TG)가 겹쳐서 배치됨에 의해, 개구(H)로부터 전송 게이트(TG)까지의 거리가 최단화(最短化)된다. 이에 의해, 도 7중에 화살표로 도시한 바와 같이, 광전변환막(41)에서 생성된 신호 전하는, 전송 게이트(TG)의 구동에 의해 곧바로 제 2 피닝층(P2)에 마련한 개구(H)로부터 플로팅 디퓨전(FD)에 판독된다. 따라서 제 1 실시 형태에서 설명한 바와 같이, 수광 감도의 향상 및 화소의 고밀도화가 달성된 구성에서 노이즈의 발생을 방지하여 화상 품질의 향상을 도모하는 효과에 더하여, 광전변환부(45)로부터의 전하의 판독이 용이하여 응답 특성의 향상을 도모하는 효과를 얻을 수 있다.
?6. 제 3 실시 형태의 고체 촬상 소자의 구성?(피닝 개구를 화소 중앙에 마련한 예)
도 9는, 제 3 실시 형태의 고체 촬상 소자의 구성을 도시하는 주요부 단면도이고, 도 1에서의 화소 영역(5)의 3화소분의 단면도이다. 도 9에 도시하는 제 3 실시 형태의 고체 촬상 소자(1c)가, 앞서서 설명한 제 1 실시 형태 및 제 2 실시 형태의 고체 촬상 소자와 다른 점은, 제 2 피닝층(P2)에 마련한 개구(H)의 평면시적인 위치에 있고, 다른 구성은 제 1 실시 형태 및 제 2 실시 형태와 마찬가지인 것으로 한다.
즉, 제 2 피닝층(P2)의 개구(H)는, 평면시적으로 광전변환부(45)의 중앙에 배치되어 있다. 여기서는, 광전변환부(45)는, 전하 축적부(35)와 거의 일치한 상태로 적층되어 있는 것으로 한다. 이 경우, 제 2 피닝층(P2)의 개구(H)는, 광전변환부(45) 및 전하 축적부(35)의 중앙이고, 화소의 중앙에 배치된 상태가 된다. 도 10의 A 및 B에는, 제 2 피닝층(P2)측부터의 평면도를 도시한다. 이들의 도면에 도시하는 바와 같이, 제 2 피닝층(P2)의 개구(H)의 형상은, 사각형이라도 원형이라도 다른 형상이라도 좋고, 가공이 용이한 형상이면 바람직하다. 또한 제 2 실시 형태에서 설명한 바와 같이, 제 2 피닝층(P2)의 개구(H)는, 전송 게이트(TG)와 겹쳐져 있어도 좋다.
이상과 같은 제 3 실시 형태의 고체 촬상 소자(1c)에서는, 평면시적으로 보아 광전변환부(45)의 중앙에 제 2 피닝층(P2)의 개구(H)를 배치한 구성이다. 이에 의해, 전송 게이트(TG)의 구동에 의한 전계의 영향이, 제 2 피닝층(P2)을 통하여 광전변환부(45)의 전역에 대해 균일하게 미치게 되어, 포텐셜 설계가 용이해진다. 이 때문에, 광전변환부(45)의 전역(全域)으로부터 전하 축적부(35)에 대해 효율적으로 신호 전하를 판독하는 것이 가능해진다. 따라서 제 1 실시 형태에서 설명한 바와 같이, 수광 감도의 향상 및 화소의 고밀도화가 달성되는 구성에서 노이즈의 발생을 방지하여 화상 품질의 향상을 도모하는 효과에 더하여, 광전변환부(45)로부터의 전하의 판독을 효율적으로 행하는 효과를 얻을 수 있다.
?7. 전자 기기의 실시 형태?
상술한 각 실시 형태에서 설명한 본 발명에 관한 고체 촬상 소자는, 예를 들면 디지털 카메라나 비디오 카메라 등의 카메라 시스템이나, 촬상 기능을 갖는 휴대 전화, 또는 촬상 기능을 구비한 다른 기기, 등의 전자 기기에 적용할 수 있다.
도 11은, 본 발명에 관한 전자 기기의 한 예로서, 고체 촬상 소자를 이용한 카메라의 구성도를 도시한다. 본 실시 형태예에 관한 카메라는, 정지화상 또는 동화 촬영 가능한 비디오 카메라를 예로 한 것이다. 본 실시 형태예의 카메라(91)은, 고체 촬상 소자(1)와, 고체 촬상 소자(1)의 수광 센서부에 입사광을 유도하는 광학계(93)와, 셔터 장치(94)와, 고체 촬상 소자(1)를 구동하는 구동 회로(95)와, 고체 촬상 소자(1)의 출력 신호를 처리하는 신호 처리 회로(96)를 갖는다.
고체 촬상 소자(1)는, 상술한 각 실시 형태 및각 변형예에서 설명한 구성의 고체 촬상 소자(1a, 1b, 1c)가 적용된다. 광학계(광학 렌즈)(93)는, 피사체로부터의 상광(입사광)을 고체 촬상 소자(1)의 촬상면상에 결상시킨다. 이에 의해, 고체 촬상 소자(1) 내에, 일정 기간 신호 전하가 축적된다. 광학계(93)는, 복수의 광학 렌즈로 구성된 광학 렌즈계로 하여도 좋다. 셔터 장치(94)는, 고체 촬상 소자(1)에의 광조사 기간 및 차광 기간을 제어한다. 구동 회로(95)는, 고체 촬상 소자(1)의 전송 동작 및 셔터 장치(94)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(95)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 소자(1)의 신호 전송을 행한다. 신호 처리 회로(96)는, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되고, 또는, 모니터에 출력된다.
이상 설명한 본 실시 형태에 관한 전자 기기에 의하면, 고밀도이면서도 수광 감도 및 화상 품질의 향상을 도모하는 것이 가능한 각 실시 형태의 고체 촬상 소자(1)를 이용함에 의해, 소형화 및 촬상 화상의 고품질화를 달성하는 것이 가능해진다.
본 발명은 2011년 1월 26일자로 일본특허청에 특허출원된 일본특허원 제2010-014110호를 우선권으로 주장한다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 상기 실시의 형태에 대한 여러 가지 변형예, 조합예, 부분 조합예, 및 수정예를 실시할 수 있을 것이다.
1, 1a, 1b, 1c : 고체 촬상 소자 21 : 배선층
23 : 게이트 절연막 31 : 반도체층
31a : 반도체 기판 35 : 전하 축적부
41 : 광전변환막 45 : 광전변환부
91 : 전자 기기 93 : 광학계
96 : 신호 처리 회로 FD : 플로팅 디퓨전
H : 개구 P1 : 제 1 피닝층
P2 : 제 2 피닝층 TG : 전송 게이트
23 : 게이트 절연막 31 : 반도체층
31a : 반도체 기판 35 : 전하 축적부
41 : 광전변환막 45 : 광전변환부
91 : 전자 기기 93 : 광학계
96 : 신호 처리 회로 FD : 플로팅 디퓨전
H : 개구 P1 : 제 1 피닝층
P2 : 제 2 피닝층 TG : 전송 게이트
Claims (13)
- 배선층과;
상기 배선층상에 마련된 반도체층을 포함하는 전하 축적부; 및
상기 반도체층상에 마련된 광전변환막을 구비하고,
상기 전하 축적부에서의 상기 광전변환막과의 계면에는, 당해 전하 축적부와는 역도전형이며 개구를 갖는 피닝층이 마련된 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 반도체층에서의 상기 배선층과의 계면측에는, 플로팅 디퓨전이 마련되고,
상기 배선층에서의 상기 반도체층과의 계면측에는, 게이트 절연막을 통하여 상기 전하 축적부와 상기 플로팅 디퓨전과의 사이에 위치하는 전송 게이트가 마련되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 2항에 있어서,
상기 개구와 상기 전송 게이트는, 평면시적으로 겹쳐져서 배치되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 2항에 있어서,
상기 개구와 상기 전송 게이트는, 평면시적으로 겹쳐지지 않고 배치되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 광전변환막은, 서로 분리되며 상기 전하 축적부에 대응하는 광전변환부로 분리되고,
상기 피닝층에 마련된 개구는, 평면시적으로 상기 각 광전변환부의 중앙에 배치되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 광전변환막은, 상기 반도체층보다도 가시 광선의 흡수 계수가 높은 재료로 이루어지는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 반도체층은 단결정 실리콘으로 이루어지고,
상기 광전변환막은, 상기 반도체층에 대해 격자 정합시켜서 마련되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 전하 축적부에서의 상기 배선층과의 계면측에는, 당해 전하 축적부와는 역도전형의 피닝층이 마련된 것을 특징으로 하는 고체 촬상 소자. - 반도체 기판의 표면측에 전하 축적부를 형성하는 공정과;
상기 반도체 기판에서 상기 전하 축적부가 형성된 표면상에 배선층을 형성하는 공정과;
상기 전하 축적부가 노출할 때까지 상기 반도체 기판을 이면측부터 박막화하여 반도체층으로 하는 공정과;
상기 반도체층의 노출면상에 광전변환막을 성막하는 공정; 및
상기 광전변환막을 성막하는 공정 이전에, 상기 전하 축적부에서의 상기 광전변환막과의 계면이 되는 부분에, 당해 전하 축적부와는 역도전형이며 개구를 포함하는 피닝층을 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법. - 제 9항에 있어서,
상기 피닝층은, 상기 배선층을 형성하는 공정 이전에, 상기 반도체 기판의 표면측부터 불순물을 도입함에 의해 형성되며,
상기 반도체 기판은, 상기 피닝층이 노출되고 상기 피닝층의 개구를 통해 상기 전하 축적부도 노출될 때까지 상기 반도체 기판의 이면측으로부터 박막화되어 반도체층을 마련하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법. - 제 9항에 있어서,
상기 피닝층은, 상기 반도체 기판이 박막화되어 상기 반도체층을 마련한 이후 상기 반도체층의 노출된 표면층으로 불순물을 도입하는 것에 의해 형성되는 것을 특징으로 하는 고체 촬상 소자의 제조 방법. - 제 9항에 있어서,
상기 반도체층은 단결정 실리콘으로 이루어지고,
상기 광전변환막은, 상기 반도체층상에서의 상기 광전변환막의 에피택셜 성장에 의해 형성되는 것을 특징으로 하는 고체 촬상 소자의 제조 방법. - 고체 촬상 소자와;
상기 고체 촬상 소자의 화소 영역에 입사광을 유도하는 광학계; 및
상기 고체 촬상 소자의 출력 신호를 처리하는 신호 처리 회로를 구비하고,
상기 고체 촬상 소자는:
배선층과;
상기 배선층상에 마련된 반도체층을 포함하는 전하 축적부; 및
상기 반도체층상에 마련된 광전변환막을 구비하고,
상기 전하 축적부에서의 상기 광전변환막과의 계면에는, 당해 전하 축적부와는 역도전형이며 개구를 갖는 피닝층이 마련된 것을 특징으로 하는 전자 기기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2011-014110 | 2011-01-26 | ||
| JP2011014110A JP2012156310A (ja) | 2011-01-26 | 2011-01-26 | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120099336A true KR20120099336A (ko) | 2012-09-10 |
Family
ID=46543913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120002267A KR20120099336A (ko) | 2011-01-26 | 2012-01-09 | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및 전자 기기 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8917342B2 (ko) |
| JP (1) | JP2012156310A (ko) |
| KR (1) | KR20120099336A (ko) |
| CN (1) | CN102623463A (ko) |
| TW (1) | TW201234571A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101409240B1 (ko) * | 2012-09-18 | 2014-06-18 | 셀로코주식회사 | 센서 네트워크용 시스템 온 칩 프로세서 구조 |
| US10536659B2 (en) | 2013-11-29 | 2020-01-14 | Sony Semiconductor Solutions Corporation | Solid-state image capturing element, manufacturing method therefor, and electronic device |
| US10580821B2 (en) | 2016-01-13 | 2020-03-03 | Sony Corporation | Light-receiving element, manufacturing method of the same, imaging device, and electronic apparatus |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104137263A (zh) * | 2012-01-23 | 2014-11-05 | 索尼公司 | 固态图像拾取单元、制造固态图像拾取单元的方法以及电子设备 |
| KR101931658B1 (ko) * | 2012-02-27 | 2018-12-21 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서 |
| JP2014112580A (ja) * | 2012-12-05 | 2014-06-19 | Sony Corp | 固体撮像素子および駆動方法 |
| JP6231741B2 (ja) * | 2012-12-10 | 2017-11-15 | キヤノン株式会社 | 固体撮像装置およびその製造方法 |
| JP2015053296A (ja) * | 2013-01-28 | 2015-03-19 | ソニー株式会社 | 半導体素子およびこれを備えた半導体装置 |
| JP6186205B2 (ja) * | 2013-08-15 | 2017-08-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
| US9674470B2 (en) * | 2014-04-11 | 2017-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for driving semiconductor device, and method for driving electronic device |
| US9967501B2 (en) | 2014-10-08 | 2018-05-08 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device |
| JP6417197B2 (ja) * | 2014-11-27 | 2018-10-31 | キヤノン株式会社 | 固体撮像装置 |
| KR102384890B1 (ko) | 2015-01-13 | 2022-04-11 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| JPWO2017057278A1 (ja) * | 2015-09-30 | 2018-07-26 | 株式会社ニコン | 撮像素子および撮像装置 |
| KR20200056490A (ko) * | 2015-09-30 | 2020-05-22 | 가부시키가이샤 니콘 | 촬상 소자 및 촬상 장치 |
| CN108174619B (zh) * | 2015-09-30 | 2022-09-20 | 株式会社尼康 | 摄像元件及摄像装置 |
| CN106601758B (zh) * | 2015-10-16 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| EP3404715B1 (en) * | 2016-01-13 | 2022-03-02 | Sony Group Corporation | Light receiving element, method for manufacturing light receiving element, image capturing element and electronic device |
| JP6782431B2 (ja) | 2016-01-22 | 2020-11-11 | パナソニックＩｐマネジメント株式会社 | 撮像装置 |
| CN112788224B (zh) * | 2016-01-29 | 2023-04-04 | 松下知识产权经营株式会社 | 摄像装置 |
| JP6947160B2 (ja) * | 2016-02-29 | 2021-10-13 | ソニーグループ株式会社 | 固体撮像素子 |
| KR102563588B1 (ko) | 2016-08-16 | 2023-08-03 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| JP6506814B2 (ja) * | 2017-10-18 | 2019-04-24 | キヤノン株式会社 | 固体撮像装置およびカメラ |
| KR102652492B1 (ko) * | 2018-01-11 | 2024-03-29 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 장치, 전자 기기 |
| US10770489B2 (en) | 2018-03-30 | 2020-09-08 | Vishay Intertechnology, Inc. | Optoelectronic device arranged as a multi-spectral light sensor having a photodiode array with aligned light blocking layers and N-well regions |
| US20230187469A1 (en) * | 2020-05-26 | 2023-06-15 | Sony Semiconductor Solutions Corporation | Solid-state imaging element |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3148384B2 (ja) * | 1992-08-10 | 2001-03-19 | 日本放送協会 | 積層形固体撮像素子 |
| JP2001102557A (ja) * | 1999-09-27 | 2001-04-13 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| AU2001295618A1 (en) * | 2000-10-19 | 2002-04-29 | Carlos J. R. P. Augusto | Method of fabricating heterojunction photodiodes integrated with cmos |
| KR20020096336A (ko) * | 2001-06-19 | 2002-12-31 | 삼성전자 주식회사 | 씨모스형 촬상 장치 |
| JP2005268738A (ja) * | 2004-02-17 | 2005-09-29 | Sony Corp | 固体撮像素子とその製造方法、及び半導体集積回路装置とその製造方法 |
| JP5069559B2 (ja) * | 2004-07-28 | 2012-11-07 | クォンタム セミコンダクター リミテッド ライアビリティ カンパニー | Ｃｍｏｓをモノリシックに集積した光素子 |
| JP2006066456A (ja) * | 2004-08-24 | 2006-03-09 | Fuji Photo Film Co Ltd | 固体撮像素子 |
| JP2006135252A (ja) * | 2004-11-09 | 2006-05-25 | Renesas Technology Corp | 固体撮像素子 |
| CN100565890C (zh) * | 2005-03-28 | 2009-12-02 | 富士通微电子株式会社 | 摄像装置 |
| JP4992446B2 (ja) | 2006-02-24 | 2012-08-08 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びにカメラ |
| JP4525671B2 (ja) * | 2006-12-08 | 2010-08-18 | ソニー株式会社 | 固体撮像装置 |
| JP2008182142A (ja) | 2007-01-26 | 2008-08-07 | Sony Corp | 固体撮像装置およびその製造方法、および撮像装置 |
| JP2008258474A (ja) * | 2007-04-06 | 2008-10-23 | Sony Corp | 固体撮像装置および撮像装置 |
| JP5400280B2 (ja) * | 2007-06-07 | 2014-01-29 | パナソニック株式会社 | 固体撮像装置 |
| KR100870821B1 (ko) * | 2007-06-29 | 2008-11-27 | 매그나칩 반도체 유한회사 | 후면 조사 이미지 센서 |
| US7989859B2 (en) * | 2008-02-08 | 2011-08-02 | Omnivision Technologies, Inc. | Backside illuminated imaging sensor with silicide light reflecting layer |
| US8618458B2 (en) * | 2008-11-07 | 2013-12-31 | Omnivision Technologies, Inc. | Back-illuminated CMOS image sensors |
| JP5609119B2 (ja) * | 2009-01-21 | 2014-10-22 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| TWI557887B (zh) * | 2010-03-19 | 2016-11-11 | 量宏科技股份有限公司 | 影像感測器及用來讀取影像感測器之方法 |
-
2011
- 2011-01-26 JP JP2011014110A patent/JP2012156310A/ja active Pending
- 2011-12-21 TW TW100147810A patent/TW201234571A/zh unknown
-
2012
- 2012-01-05 US US13/344,059 patent/US8917342B2/en not_active Expired - Fee Related
- 2012-01-09 KR KR1020120002267A patent/KR20120099336A/ko not_active Application Discontinuation
- 2012-01-17 CN CN201210015219XA patent/CN102623463A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101409240B1 (ko) * | 2012-09-18 | 2014-06-18 | 셀로코주식회사 | 센서 네트워크용 시스템 온 칩 프로세서 구조 |
| US10536659B2 (en) | 2013-11-29 | 2020-01-14 | Sony Semiconductor Solutions Corporation | Solid-state image capturing element, manufacturing method therefor, and electronic device |
| US10580821B2 (en) | 2016-01-13 | 2020-03-03 | Sony Corporation | Light-receiving element, manufacturing method of the same, imaging device, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201234571A (en) | 2012-08-16 |
| US20120188397A1 (en) | 2012-07-26 |
| US8917342B2 (en) | 2014-12-23 |
| JP2012156310A (ja) | 2012-08-16 |
| CN102623463A (zh) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120099336A (ko) | 고체 촬상 소자, 고체 촬상 소자의 제조 방법, 및 전자 기기 | |
| US9269735B2 (en) | Method of manufacturing solid-state imaging device, solid-state imaging device, and electronic apparatus | |
| US11581356B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
| US10903257B2 (en) | Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance | |
| KR102145642B1 (ko) | 고체 촬상 장치, 전자기기 | |
| US10257454B2 (en) | Solid-state imaging device, method of driving solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| US9419045B2 (en) | Solid-state imaging device and electronic instrument | |
| US8614112B2 (en) | Method of damage-free impurity doping for CMOS image sensors | |
| US8946841B2 (en) | Solid-state imaging element and electronic device including a pixel separating section | |
| KR20190129831A (ko) | 촬상 소자, 전자 기기 | |
| KR20190086660A (ko) | 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 촬상 장치 | |
| JP5579931B2 (ja) | 固体撮像装置 | |
| KR20140099811A (ko) | 카메라 모듈, 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 | |
| US9257464B2 (en) | Solid-state image device, method of fabricating the same, and electronic apparatus | |
| JP2007115787A (ja) | 固体撮像素子 | |
| US20220005851A1 (en) | Solid-state imaging apparatus, method of manufacturing the same, and electronic device | |
| US20140175521A1 (en) | Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |