KR20120096329A - 신호 분석 회로를 포함하는 집적 시스템 - Google Patents

신호 분석 회로를 포함하는 집적 시스템 Download PDF

Info

Publication number
KR20120096329A
KR20120096329A KR1020110015683A KR20110015683A KR20120096329A KR 20120096329 A KR20120096329 A KR 20120096329A KR 1020110015683 A KR1020110015683 A KR 1020110015683A KR 20110015683 A KR20110015683 A KR 20110015683A KR 20120096329 A KR20120096329 A KR 20120096329A
Authority
KR
South Korea
Prior art keywords
signal
control system
test signal
transfer function
pass filter
Prior art date
Application number
KR1020110015683A
Other languages
English (en)
Inventor
김수용
마오쉐쩐
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110015683A priority Critical patent/KR20120096329A/ko
Priority to US13/401,947 priority patent/US8854051B2/en
Publication of KR20120096329A publication Critical patent/KR20120096329A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Feedback Control In General (AREA)

Abstract

집적 시스템이 개시된다. 상기 집적 시스템은 제어 시스템 및 특정 주파수를 갖는 테스트 신호를 상기 제어 시스템으로 제공하고, 상기 제어 시스템으로부터 피드백된 신호를 수신하고, 상기 테스트 신호와 상기 피드백된 신호를 분석하여 상기 제어 시스템의 전달 함수(transfer function)를 분석하기 위한 신호 분석 회로를 포함한다.

Description

신호 분석 회로를 포함하는 집적 시스템{INTEGRATED SYSTEM COMPRISING SIGNAL ANALYSYS CIRCUIT}
본 발명의 개념에 따른 실시 예는 집적 시스템에 관한 것으로, 특히 제어 시스템의 전달 함수를 분석할 수 있는 신호 분석 회로를 포함하는 집적 시스템에 관한 것이다.
시스템의 안정성을 향상시키기 위해서는 상기 시스템의 동특성(dynamic characteristics)에 관한 정보가 필요하다. 동적 신호 분석기(dynamic signal analyzer; DSA)는 주파수 영역에서 상기 시스템의 상기 동특성(dynamic characteristics), 예컨대 주파수 응답 특성을 측정하는 장비이다.
그러나, 상기 DSA를 이용하여 모든 시스템의 동특성을 측정하는 것은 비효율적이다. 또한, 상기 DSA는 고가의 장비로써, 측정 방법 또한 번거롭다.
본 발명이 이루고자 하는 기술적인 과제는 제어 시스템의 전달 함수를 분석하기 위한 신호 분석 회로를 포함시킴으로써, 상기 제어 시스템의 상기 전달 함수를 분석할 수 있는 집적 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 집적 시스템은 제어 시스템 및 특정 주파수를 갖는 테스트 신호를 상기 제어 시스템으로 제공하고, 상기 제어 시스템으로부터 피드백된 신호를 수신하고, 상기 테스트 신호와 상기 피드백된 신호를 분석하여 상기 제어 시스템의 전달 함수(transfer function)를 분석하기 위한 신호 분석 회로를 포함한다.
상기 신호 분석 회로는 상기 테스트 신호를 생성하고, 상기 테스트 신호를 상기 제어 시스템으로 제공하기 위한 디지털 공진기(digital resonator) 및 상기 테스트 신호와 상기 피드백된 신호를 분석하여 상기 전달 함수를 분석하기 위한 신호 분석 모듈을 포함할 수 있다.
상기 제어 시스템은 플랜트로부터 출력되는 피드백 에러 신호를 수신하고, 상기 피드백 에러 신호를 증폭하기 위한 프리 앰프 블럭, 상기 프리 앰프 블럭의 출력 신호에 응답하여, 제어 신호를 발생하기 위한 제어기, 상기 제어 신호와 상기 테스트 신호를 가산하기 위한 가산기, 및 상기 가산기의 출력 신호에 응답하여 플랜트(plant)를 구동하기 위한 구동 신호를 출력하기 위한 드라이버를 포함할 수 있다.
상기 특정 주파수는 기설정된 주파수 범위 내에서 가변한다.
또한, 상기 디지털 공진기는 제로 오더 홀드(zero order hold;ZOH) 방식에 의해 상기 테스트 신호를 생성할 수 있다.
또한, 상기 디지털 공진기의 전달함수(H(z))는 수학식에 의해 정해지고, 상기 수학식은
Figure pat00001
이고, 상기 G는 상기 테스트 신호의 이득(gain)이고, 상기 w0는 상기 특정 주파수이고, 상기 T는 상기 테스트 신호의 샘플 간격이다.
또한, 상기 신호 분석 모듈은 상기 특정 주파수를 포함하는 통과 대역을 이용하여 상기 피드백된 신호를 필터링하기 위한 대역 통과 필터 및 상기 테스트 신호와 상기 대역 통과 필터의 출력 신호 각각을 샘플링하고, 샘플링 결과를 분석하여 상기 전달함수를 계산하고, 상기 계산 결과를 출력하는 신호 분석기를 포함할 수 있다.
상기 신호 분석기는 이산 푸리에 변환(fourier transform)을 이용하여 상기 제어 시스템의 상기 전달 함수를 계산할 수 있다.
상기 제어 시스템은 폐루프(colsed loop) 시스템일 수 있고, 또한, 상기 제어 시스템은 ODD(optical disk drive) 또는 HDD(hard disk drive)일 수 있다.
본 발명의 다른 실시예에 따른 집적 시스템은 제어 시스템 및 특정 주파수를 갖는 테스트 신호를 상기 제어 시스템으로 제공하고, 상기 제어 시스템으로부터 피드백된 신호 및 상기 피드백된 신호와 상기 테스트 신호가 가산된 신호를 수신하고, 상기 테스트 신호와 상기 가산된 신호를 분석하여 상기 제어 시스템의 전달 함수(transfer function)를 분석하기 위한 신호 분석 회로를 포함한다.
상기 신호 분석 회로는 상기 테스트 신호를 생성하고, 상기 테스트 신호를 상기 제어 시스템으로 제공하기 위한 디지털 공진기(digital resonator), 및 상기 테스트 신호와 상기 가산된 신호를 분석하여 상기 전달 함수를 분석하기 위한 신호 분석 모듈을 포함한다.
또한, 상기 제어 시스템은 플랜트로부터 출력되는 피드백 에러 신호를 수신하고, 상기 피드백 에러 신호를 증폭하기 위한 프리 앰프 블럭, 상기 프리 앰프 블럭의 출력 신호에 응답하여, 제어 신호를 발생하기 위한 제어기, 상기 제어 신호와 상기 테스트 신호를 가산하기 위한 가산기, 및 상기 가산기의 출력 신호에 응답하여 플랜트(plant)를 구동하기 위한 구동 신호를 출력하기 위한 드라이버를 포함한다.
상기 특정 주파수는 기설정된 주파수 범위 내에서 가변될 수 있다.
상기 디지털 공진기는 제로 오더 홀드(zero order hold;ZOH) 방식에 의해 상기 테스트 신호를 생성할 수 있다.
또한, 상기 디지털 공진기의 전달함수(H(z))는 수학식에 의해 정해지고, 상기 수학식은
Figure pat00002
이고, 상기 G는 상기 테스트 신호의 이득(gain)이고, 상기 w0는 상기 특정 주파수이고, 상기 T는 상기 테스트 신호의 샘플 간격이다.
상기 신호 분석 모듈은 상기 특정 주파수를 포함하는 통과 대역을 이용하여 상기 피드백된 신호를 필터링하기 위한 제1 대역 통과 필터, 상기 통과 대역을 이용하여 상기 가산된 신호를 필터링하기 위한 제2 대역 통과 필터, 및 상기 제1 대역 통과 필터의 출력 신호와 상기 제2 대역 통과 필터의 출력 신호 각각을 샘플링하고, 샘플링 결과를 분석하여 상기 전달함수를 계산하고, 상기 계산 결과를 출력하는 신호 분석기를 포함한다.
또한, 상기 신호 분석기는 이산 푸리에 변환(fourier transform)을 이용하여 상기 제어 시스템의 상기 전달 함수를 계산할 수 있다.
상기 제어 시스템은 개루프(open loop) 시스템일 수 있고, 상기 제어 시스템은 ODD(optical disk drive) 또는 HDD(hard disk drive)일 수 있다.
본 발명의 실시 예에 따른 집적 시스템은 제어 시스템의 전달 함수를 분석할 수 있어, 분석 결과를 이용하여 상기 제어 시스템의 안정성을 향상시킬 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 집적 시스템의 개략적인 블럭도이다.
도 2는 도 1에 도시된 집적 시스템의 블럭도이다.
도 3은 도 2에 도시된 신호 분석 모듈의 블럭도이다.
도 4a 및 도 4b는 도 3에 도시된 대역 통과 필터의 주파수 특성을 도시하는 그래프이다.
도 5는 도 1에 도시된 집적 시스템의 다른 실시예를 도시하는 블럭도이다.
도 6은 도 5에 도시된 신호 분석 모듈을 도시하는 블럭도이다.
도 7은 도 5에 도시된 신호 분석 모듈의 다른 실시예를 도시하는 블럭도이다.
도 8은 본 발명의 일 실시예에 따른 제어 시스템의 전달 함수 계산 방법을 설명하기 위한 흐름도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 집적 시스템의 개략적인 블럭도이다.
도 1을 참조하면, 집적 시스템(10)은 제어 시스템(100)과 신호 분석 회로 (300)를 포함한다.
제어 시스템(100)은 ODD(optical disk drive) 또는 HDD(hard disk drive) 등을 포함하는 일반적인 제어 시스템일 수 있다.
신호 분석 회로(300)는 특정 주파수를 갖는 테스트 신호를 제어 시스템(100)으로 제공하고, 제어 시스템(100)으로부터 피드백된 신호를 수신하고, 상기 피드백된 신호를 분석하여 제어 시스템(100)의 전달 함수(transfer function)를 분석 또는 계산할 수 있다. 신호 분석 회로(300)는 제어 시스템(100)에 포함된 구성 요소들 중에서 적어도 하나와 결합하여 하나의 칩(chip)으로 구현될 수 있다.
도 2는 도 1에 도시된 집적 시스템의 블럭도이다. 도 2를 참조하면, 집적 시스템(10)은 제어 시스템(100) 및 신호 분석 회로(300)를 포함한다.
신호 분석 회로(300)는 특정 주파수를 갖는 테스트 신호를 제어 시스템(100)으로 제공한다. 신호 분석 회로(300)는 제어 시스템(100)으로부터 피드백된 신호를 수신하고, 상기 테스트 신호와 상기 피드백된 신호를 분석하여 제어 시스템(100)의 전달 함수를 분석 또는 계산할 수 있다. 신호 분석 회로(300)는 디지털 공진기 (digital resonator; 320) 및 신호 분석 모듈(340)을 포함한다.
디지털 공진기(320)는 상기 테스트 신호를 생성하고, 상기 테스트 신호를 제어 시스템(100)으로 제공한다. 상기 테스트 신호의 주파수는 기설정된 주파수 범위 내에서 가변될 수 있다. 즉, 디지털 공진기(320)는 상기 기설정된 주파수 범위 내에서 상기 테스트 신호의 주파수를 스윕(sweep)할 수 있다.
또한, 디지털 공진기(320)는 제로 오더 홀드(zero order hold; ZOH) 방식, 일차 오더 홀드(first order hold; FOH) 방식, 또는 매치드 폴-제로(matched ppole-zero) 방식 등을 이용하여 연속적인 신호를 이산 신호로 변환함으로써, 상기 테스트 신호를 생성할 수 있다. 즉, 디지털 공진기(320)로부터 출력되는 상기 테스트 신호는 특정 주파수를 갖는 이산 신호(discrete signal)일 수 있다.
디지털 공진기(320)가 ZOH 방식을 사용할 경우, 디지털 공진기(320)의 전달함수(H(z))는 수학식 1과 같다.
Figure pat00003
수학식 1에서, 상기 G는 상기 테스트 신호의 이득(gain)이고, 상기 w는 상기 특정 주파수이고, 상기 T는 상기 테스트 신호의 샘플 간격이다.
신호 분석 모듈(340)은 상기 테스트 신호와 상기 피드백된 신호를 분석하여 제어 시스템(100)의 상기 전달 함수를 계산한다.
제어 시스템(100)은 폐루프 시스템(closed loop system)일 수 있다. 제어 시스템(100)은 프리(pre) 앰프 블럭(120), 제어기(140), 가산기(adder; 160), 드라이버(driver; 180), 및 플랜트(plant; 190)를 포함한다.
프리 앰프 블럭(120)은 플랜트(190)로부터 출력되는 피드백 에러 신호를 증폭한다. 프리 앰프 블럭(120)은 소정의 이득을 갖는 대역 통과 필터(band pass filter)를 포함할 수 있다. 제어 시스템(100)이 상기 ODD로 구현된 경우, 프리 앰프 블럭(120)은 플랜트(190)로부터 출력되는 트래킹 에러(tracking error) 신호 또는 포커스 에러(focus error) 신호를 증폭할 수 있다.
제어기(140)는 프리 앰프 블럭(120)의 출력 신호에 응답하여 제어 신호, 예컨대 피드백 신호를 발생한다. 즉, 제어기(140)는 상기 피드백 에러 신호와 기준 신호를 비교하고, 플랜트(190)의 구동을 제어하기 위한 상기 제어 신호를 발생할 수 있다. 제어 시스템 (100)이 상기 ODD로 구현된 경우, 제어기(140)는 포커스 이퀄라이져(focus equalizer) 또는 트래킹 이퀄라이져(tracking equalizer)가 될 수 있다.
가산기(160)는 상기 제어 신호와 상기 테스트 신호를 수신하고, 상기 제어 신호와 상기 테스트 신호를 가산(또는 감산)하여, 가산된(또는 감산된) 신호를 출력한다. 도 3에 도시된 가산기(160)는 제어기(140)의 출력단(162)과 드라이버(180)의 입력단 사이에 접속된다.
그러나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 가산기(160)의 위치는 변할 수 있다. 즉, 가산기(160)는 프리 앰프 블럭(120)과 제어기(140) 사이, 드라이버(180)와 플랜트(190) 사이, 또는 플랜트(190)와 프리 앰프 블럭 (120) 사이에 위치할 수 있다.
드라이버(180)는 가산기(160)의 출력 신호에 응답하여 플랜트(190)를 구동하기 위한 구동 신호를 출력한다. 즉, 드라이버(180)는 상기 가산기(160)의 상기 출력 신호에 상응하는 전류(또는 전압)를 출력할 수 있다. 상기 전류(또는 전압)는 플랜트(190)을 구동하기 위한 구동 전력을 공급한다.
플랜트(190)는 제어 시스템(100)의 제어 대상으로서, 드라이버(180)로부터 출력되는 상기 구동 신호에 상응하는 작동을 수행한다. 또한 플랜트(190)는 수행된 작동에 따른 에러, 즉 피드백 에러 신호를 출력한다. 이를 위해, 플랜트(190)는 상기 피드백 에러를 검출하기 위한 검출부(미도시)를 포함할 수 있다.
제어 시스템(100)이 상기 ODD로 구현된 경우, 플랜트(190)는 상기 ODD의 광 헤드(optical head) 장치에 해당할 수 있다. 이 경우, 플랜트(190)는 드라이버 (180)로부터 출력되는 상기 구동 신호에 대응하는 작동을 수행할 수 있고, 수행된 작동에 따른 에러, 즉, 트래킹 에러 신호 또는 포커스 에러 신호를 출력할 수 있다.
도 3은 도 2에 도시된 신호 분석 모듈의 블럭도이다.
도 3을 참조하면, 회로(circuit) 또는 로직(logic)으로 구현될 수 있는 신호 분석 모듈(340)은 대역 통과 필터(342) 및 신호 분석기(344)를 포함한다.
대역 통과 필터(342)는 제어 시스템(100)의 출력 신호, 즉 피드백된 신호을 수신하고, 상기 특정 주파수를 포함하는 통과 대역(pass band)을 이용하여 상기 피드백된 신호를 필터링한다.
신호 분석기(344)는 대역 통과 필터(342)의 출력 신호 및 디지털 공진기 (320)의 출력 신호를 수신한다. 즉, 신호 분석기(344)는 상기 테스트 신호와 상기 대역 통과 필터(342)에 의해 필터링된 신호를 수신한다.
신호 분석기(344)는 상기 테스트 신호와 상기 필터링된 신호 각각을 샘플링하고, 샘플링 결과를 이용하여 제어 시스템(100)의 전달 함수를 계산할 수 있다. 이때, 신호 분석기(344)는 이산 푸리에 변환(fourier transform)을 이용하여 상기 전달 함수를 계산할 수 있다.
도 4a 및 도 4b는 도 3에 도시된 대역 통과 필터의 주파수 특성을 도시하는 그래프이다. 도 4a를 참조하면, 대역 통과 필터(342)의 통과 대역에는 주파수(w0)가 포함되어 있다. 즉, 이 경우 디지털 공진기(320)로부터 출력되는 상기 테스트 신호의 주파수는 w0이다. 이때, 상기 통과 대역의 대역폭은 실시예에 따라 가변될 수 있다.
도 4b를 참조하면, 대역 통과 필터(342)의 통과 대역에는 주파수(w1)이 포함되어 있다. 즉, 이 경우 디지털 공진기(320)로부터 출력되는 상기 테스트 신호의 주파수는 w1이다.
상기와 같이, 대역 통과 필터(342)의 통과 대역은 상기 테스트 신호의 주파수에 따라 가변된다. 따라서, 디지털 공진기(320)가 w0에서 wm까지의 주파수 범위에서 특정 주파수를 갖는 상기 테스트 신호를 출력할 때, 대역 통과 필터(342)는 상기 특정 주파수를 포함하는 통과 대역을 이용하여 상기 피드백된 신호를 필터링할 수 있다.
이하에서는 집적 시스템(10)의 동작 방법이 자세히 설명된다.
도 1 내지 도 4b를 참조하면, 디지털 공진기(300)는 주파수가 w0인 테스트 신호를 생성하여, 상기 테스트 신호를 제어 시스템(100)으로 제공한다. 이때, 상기 테스트 신호는 가산기(160)를 통해 제어 시스템(100)으로 제공된다.
또한, 상기 테스트 신호는 신호 분석기(344)로 제공된다.
제어 시스템(100)은 상기 테스트 신호를 수신하고, 상기 테스트 신호에 상응하는 피드백 신호를 출력한다. 상기 피드백 신호는 제어기(140)의 출력 신호이다. 대역 통과 필터(342)는 상기 피드백 신호를 수신하고, 상기 테스트 신호의 주파수 (w0)를 포함하는 통과 대역을 이용하여 상기 피드백 신호를 필터링한다.
신호 분석기(344)는 상기 테스트 신호를 샘플링하고, 샘플링 결과를 이용하여 상기 테스트 신호의 크기(amplitude)와 위상(phase)을 계산할 수 있다.
상기 테스트 신호의 한 주기(period) 동안 N(N은 자연수)번의 샘플링이 수행된다면, 상기 테스트 신호의 샘플링 결과는 y1(k*T)(k=0, 1, 2, … , N-1)로 표현될 수 있다. 여기서, 상기 T는 샘플링 간격이다.
상기 테스트 신호는 sin 성분(B1s)과 cos 성분(B1c)을 포함하고 있다. 신호 분석기(344)는 수학식 2를 통해 상기 B1s와 상기 B1c를 계산한다.
Figure pat00004
Figure pat00005
신호 분석기(344)는 상기 B1s와 상기 B1c를 이용하여, 상기 테스트 신호의 크기(│B1│)와 위상(φ1)을 구할 수 있다. 상기 │B1│와 상기 φ1는 수학식 3을 통해 구해진다.
Figure pat00006
Figure pat00007
신호 분석기(344)는 상기 대역 통과 필터(342)의 출력 신호를 샘플링하고, 샘플링 결과를 이용하여 상기 대역 통과 필터(342)의 상기 출력 신호의 크기 (amplitude)와 위상(phase)을 계산할 수 있다.
대역 통과 필터(342)의 출력 신호 한 주기(period) 동안 N번의 샘플링이 수행된다면, 샘플링 결과는 y2(k*T)(k=0, 1, 2, … , N-1)로 표현될 수 있다. 여기서, 상기 T는 샘플링 간격이다.
대역 통과 필터(342)의 출력 신호는 sin 성분(B2s)과 cos 성분(B2c)을 포함하고 있다. 신호 분석기(344)는 수학식 4를 통해 상기 B2s와 상기 B2c를 계산한다.
Figure pat00008
Figure pat00009
신호 분석기(344)는 상기 B2s와 상기 B2c를 이용하여, 대역 통과 필터(342)의 출력 신호의 크기(│B2│)와 위상(φ2)을 구할 수 있다. 상기 │B2│와 상기 φ2는 수학식 5를 통해 구해진다.
Figure pat00010
Figure pat00011
신호 분석기(344)는 상기 계산 결과를 이용하여, 제어 시스템(100)의 전달 함수(G(s))를 구할 수 있다. 즉, 신호 분석기(344)는 상기 전달 함수(G(S))의 크기(│G(j*w0)│)와 위상(∠G(j*w0))을 계산할 수 있다. 상기 │G(j*w0)│와 상기 ∠G(j*w0)는 수학식 6을 이용하여 계산된다.
Figure pat00012
Figure pat00013
신호 분석기(344)는 상기 │G(j*w0)│)와 상기 ∠G(j*w0)를 계산한 후, 계산 결과를 출력할 수 있다.
상기와 같은 방식으로 신호 분석 회로(300)는 주파수가 w1인 테스트 신호를 제어 시스템(100)으로 제공하고, 피드백 신호를 수신하여 제어 시스템(100)의 주파수 응답 특성을 계산할 수 있다.
결국, 신호 분석 회로(300)는 기설정된 주파수 범위 내에서 가변하는 테스트 신호를 제어 시스템(100)으로 제공하고, 상기 기설정된 주파수 범위 내에서의 제어 시스템(100)의 주파수 응답 특성, 즉 전달 함수를 계산할 수 있다. 상기 전달 함수를 이용하면 제어 시스템(100)의 정확한 제어가 가능하다.
도 5는 도 1에 도시된 집적 시스템의 다른 실시예를 도시하는 블럭도이다.
도 2에 도시된 집적 시스템(10)과 중복되는 설명은 생략한다.
도 5를 참조하면, 집적 시스템(30)은 제어 시스템(500) 및 신호 분석 회로 (700)를 포함한다. 도 5에 도시된 집적 시스템(30)은 개루프 시스템(open loop system)일 수 있다.
신호 분석 회로(700)는 특정 주파수를 갖는 테스트 신호를 제어 시스템(500)으로 제공한다. 신호 분석 회로(700)는 제어 시스템(500)으로부터 피드백된 신호 및 상기 테스트 신호와 상기 피드백 신호가 가산된(또는 감산된) 신호를 수신하고, 상기 테스트 신호와 상기 가산된(또는 감산된) 신호를 분석하여 제어 시스템(500)의 전달 함수를 분석할 수 있다.
신호 분석 회로(700)는 디지털 공진기(720) 및 신호 분석 모듈(740)을 포함한다.
디지털 공진기(720)는 상기 테스트 신호를 생성하고, 상기 테스트 신호를 제어 시스템(500)으로 제공한다. 상기 테스트 신호의 주파수는 기설정된 주파수 범위 내에서 가변될 수 있다. 즉, 디지털 공진기(720)는 상기 기설정된 주파수 범위 내에서 상기 테스트 신호의 주파수를 스윕(sweep)할 수 있다.
신호 분석 모듈(740)은 상기 테스트 신호와 상기 가산된 신호를 분석하여 제어 시스템(500)의 상기 전달 함수를 계산한다.
제어 시스템(500)은 개루프 시스템(open loop system)일 수 있다. 제어 시스템(500)은 프리 앰프 블럭(520), 제어기(540), 가산기(560), 드라이버(580), 및 플랜트(590)를 포함한다.
프리 앰프 블럭(520)은 플랜트(590)로부터 출력되는 피드팩 에러를 수신하고, 수신된 상기 피드백 에러를 증폭한다. 프리 앰프 블럭(520)은 소정의 이득을 갖는 대역 통과 필터를 포함할 수 있다.
제어기(540)는 프리 앰프 블럭(520)의 출력 신호에 응답하여, 제어 신호를 발생한다.
가산기(560)는 상기 제어 신호와 상기 테스트 신호를 수신하고, 상기 제어 신호와 상기 테스트 신호를 가산(또는 감산)하여, 가산된(또는 감산된) 신호를 출력한다. 도 5에 도시된 가산기(560)는 제어기(540)의 출력단(562)과 드라이버(580)의 입력단(564) 사이에 접속된다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라 가산기(560)의 위치는 변할 수 있다.
드라이버(580)는 가산기(560)의 출력 신호에 응답하여 플랜트(590)를 구동하기 위한 구동 신호를 출력한다. 즉, 드라이버(580)는 가산기(560)의 출력 신호에 대응하는 전류(또는 전압)를 출력할 수 있다. 상기 전류(또는 전압)는 플랜트(590)을 구동하기 위한 구동 전력을 공급한다.
플랜트(590)는 제어 시스템(500)의 제어 대상으로서, 드라이버(580)로부터 출력되는 상기 구동 신호에 상응하는 작동을 수행한다. 또한 플랜트(590)는 수행된 작동에 따른 에러, 즉 피드백 에러 신호를 출력한다. 이를 위해, 플랜트(590)는 상기 피드백 에러를 검출하는 검출부(미도시)를 포함할 수 있다.
도 6은 도 5에 도시된 신호 분석 모듈을 도시하는 블럭도이다.
도 6을 참조하면, 신호 분석 모듈(740)은 제1 대역 통과 필터(742), 제2 대역 통과 필터(744), 및 신호 분석기(746)를 포함한다.
제1 대역 통과 필터(742)는 상기 피드백된 신호를 수신하고, 상기 특정 주파수를 포함하는 통과 대역을 이용하여 상기 피드백된 신호를 필터링한다.
제2 대역 통과 필터(744)는 상기 가산된 신호를 수신하고, 상기 통과 대역을 이용하여 상기 가산된 신호를 필터링한다.
신호 분석기(746)는 제1 대역 통과 필터(742)의 출력 신호 및 제2 대역 통과 필터(744)의 출력 신호를 수신한다. 즉, 신호 분석기(746)는 제1 대역 통과 필터(742)에 의해 필터링된 신호 및 제2 대역 통과 필터에 의해 필터링된 신호를 수신한다.
신호 분석기(746)는 제1 대역 통과 필터(742)의 출력 신호와 제2 대역 통과 필터(744)의 출력 신호 각각을 샘플링하고, 샘플링 결과를 이용하여 제어 시스템 (500)의 전달 함수를 계산할 수 있다.
도 7은 도 5에 도시된 신호 분석 모듈의 다른 실시예를 도시하는 블럭도이다. 도 7을 참조하면, 신호 분석 모듈(760)은 선택기(762), 대역 통과 필터(764), 및 신호 분석기(766)를 포함한다.
선택기(762)는 선택 신호(SEL)에 응답하여, 상기 피드백된 신호 또는 상기 가산된 신호 중 하나를 출력한다. 상기 선택 신호(SEL)는 신호 분석기(766)로부터 출력되는 신호일 수 있다.
대역 통과 필터(764)는 선택기(762)의 출력 신호를 수신하고, 상기 특정 주파수를 포함하는 통과 대역을 이용하여 상기 선택기의 상기 출력 신호를 필터링한다.
신호 분석기(766)는 대역 통과 필터(764)의 출력 신호를 수신한다. 신호 분석기(766)는 대역 통과 필터(764)의 상기 출력 신호를 샘플링하고, 샘플링 결과를 이용하여 제어 시스템(500)의 전달 함수를 계산할 수 있다.
도 5에 도시된 집적 시스템(30)의 동작 방법은 도 2에 도시된 집적 시스템의 동작 방법과 유사한바, 이에 관한 설명은 생략한다.
도 8은 본 발명의 일 실시예에 따른 제어 시스템의 전달 함수 계산 방법을 설명하기 위한 흐름도이다.
도 8을 참조하면, 상기 전달 함수 계산 방법은 디지털 공진기(320)를 이용하여 특정 주파수를 갖는 테스트 신호를 제어 시스템(100)에 제공하는 단계(S100), 및 제어 시스템(100)으로부터 피드백된 신호와 상기 테스트 신호를 분석하여 상기 전달 함수를 계산하는 단계(S200)를 포함한다.
상기 테스트 신호는 제로 오더 홀드 방식에 의해 생성된 이산 신호일 수 있다.
상기 전달 함수를 계산하는 단계(S200)는 대역 통과 필터를 이용하여, 상기 특정 주파수를 포함하는 통과 대역을 이용하여 상기 피드백된 신호를 필터링 하는 단계 및 상기 테스트 신호 및 상기 대역 통과 필터의 출력 신호 각각을 샘플링하여 상기 전달함수를 계산하는 단계를 포함할 수 있다. 이때, 상기 전달 함수는 이산 푸리에 변환을 이용하여 계산될 수 있다.
결국, 상기 전달 함수는 상기 전달 함수 계산 방법을 기설정된 주파수 범위 내에서 상기 특정 주파수를 변화시키면서 반복함으로써 계산된다.
이상에서는 도 2에 도시된 집적 시스템(10)을 이용한 상기 전달 함수 계산 방법이 설명되었다. 도 5에 도시된 집적 시스템(30)을 이용한 상기 전달 함수 계산 방법은 상기로부터 유추되는바, 이에 관한 설명은 생략한다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 30 : 집적 시스템 100 : 제어 시스템
120 : 프리 앰프 블럭 140 : 제어기
160 : 가산기 180 : 드라이버
190 : 플랜트 300 : 신호 분석 회로
320 : 디지털 공진기 340 : 신호 분석 모듈
342 : 대역 통과 필터 344 : 신호 분석기
500 : 제어 시스템 520 : 프리 앰프 블럭
540 : 제어기 560 : 가산기
580 : 드라이버 590 : 플랜트
700 : 신호 분석 회로 720 : 디지털 공진기
740 : 신호 분석 모듈 742 : 제1 대역 통과 필터
744 : 제2 대역 통과 필터 746 : 신호 분석기
760 : 신호 분석 모듈 762 : 선택기
764 : 제3 대역 통과 필터 766 : 신호 분석기

Claims (10)

  1. 제어 시스템; 및
    특정 주파수를 갖는 테스트 신호를 상기 제어 시스템으로 제공하고, 상기 제어 시스템으로부터 피드백된 신호를 수신하고, 상기 테스트 신호와 상기 피드백된 신호를 분석하여 상기 제어 시스템의 전달 함수(transfer function)를 분석하기 위한 신호 분석 회로를 포함하는 집적 시스템.
  2. 제1항에 있어서, 상기 신호 분석 회로는,
    상기 테스트 신호를 생성하고, 상기 테스트 신호를 상기 제어 시스템으로 제공하기 위한 디지털 공진기(digital resonator); 및
    상기 테스트 신호와 상기 피드백된 신호를 분석하여 상기 전달 함수를 분석하기 위한 신호 분석 모듈을 포함하는 집적 시스템.
  3. 제1항에 있어서,
    상기 특정 주파수는 기설정된 주파수 범위 내에서 가변하는 집적 시스템.
  4. 제2항에 있어서,
    상기 디지털 공진기는 제로 오더 홀드(zero order hold;ZOH) 방식에 의해 상기 테스트 신호를 생성하는 집적 시스템.
  5. 제2항에 있어서, 상기 신호 분석 모듈은,
    상기 특정 주파수를 포함하는 통과 대역을 이용하여 상기 피드백된 신호를 필터링하기 위한 대역 통과 필터; 및
    상기 테스트 신호와 상기 대역 통과 필터의 출력 신호 각각을 샘플링하고, 샘플링 결과를 분석하여 상기 전달함수를 계산하고, 상기 계산 결과를 출력하는 신호 분석기를 포함하는 집적 시스템.
  6. 제어 시스템; 및
    특정 주파수를 갖는 테스트 신호를 상기 제어 시스템으로 제공하고, 상기 제어 시스템으로부터 피드백된 신호 및 상기 피드백된 신호와 상기 테스트 신호가 가산된 신호를 수신하고, 상기 테스트 신호와 상기 가산된 신호를 분석하여 상기 제어 시스템의 전달 함수(transfer function)를 분석하기 위한 신호 분석 회로를 포함하는 집적 시스템.
  7. 제6항에 있어서, 상기 신호 분석 회로는,
    상기 테스트 신호를 생성하고, 상기 테스트 신호를 상기 제어 시스템으로 제공하기 위한 디지털 공진기(digital resonator); 및
    상기 테스트 신호와 상기 가산된 신호를 분석하여 상기 전달 함수를 분석하기 위한 신호 분석 모듈을 포함하는 집적 시스템.
  8. 제6항에 있어서,
    상기 특정 주파수는 기설정된 주파수 범위 내에서 가변하는 집적 시스템.
  9. 제7항에 있어서,
    상기 디지털 공진기는 제로 오더 홀드(zero order hold;ZOH) 방식에 의해 상기 테스트 신호를 생성하는 집적 시스템.
  10. 제7항에 있어서, 상기 신호 분석 모듈은,
    상기 특정 주파수를 포함하는 통과 대역을 이용하여 상기 피드백된 신호를 필터링하기 위한 제1 대역 통과 필터;
    상기 통과 대역을 이용하여 상기 가산된 신호를 필터링하기 위한 제2 대역 통과 필터; 및
    상기 제1 대역 통과 필터의 출력 신호와 상기 제2 대역 통과 필터의 출력 신호 각각을 샘플링하고, 샘플링 결과를 분석하여 상기 전달함수를 계산하고, 상기 계산 결과를 출력하는 신호 분석기를 포함하는 집적 시스템.
KR1020110015683A 2011-02-22 2011-02-22 신호 분석 회로를 포함하는 집적 시스템 KR20120096329A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110015683A KR20120096329A (ko) 2011-02-22 2011-02-22 신호 분석 회로를 포함하는 집적 시스템
US13/401,947 US8854051B2 (en) 2011-02-22 2012-02-22 Integrated system including signal analysis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110015683A KR20120096329A (ko) 2011-02-22 2011-02-22 신호 분석 회로를 포함하는 집적 시스템

Publications (1)

Publication Number Publication Date
KR20120096329A true KR20120096329A (ko) 2012-08-30

Family

ID=46652224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110015683A KR20120096329A (ko) 2011-02-22 2011-02-22 신호 분석 회로를 포함하는 집적 시스템

Country Status (2)

Country Link
US (1) US8854051B2 (ko)
KR (1) KR20120096329A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160081851A (ko) * 2014-12-31 2016-07-08 삼성전자주식회사 분산 계산 가능한 스토리지 그룹을 구비하는 컴퓨팅 시스템 및 그것의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774651A (en) * 1985-06-03 1988-09-27 Vickers, Incorporated Power transmission
US5623402A (en) * 1994-02-10 1997-04-22 Schenck Pegasus Corporation Multi-channel inverse control using adaptive finite impulse response filters
US5796922A (en) * 1996-03-29 1998-08-18 Weber State University Trainable, state-sampled, network controller
MXPA02008946A (es) 2000-03-24 2003-02-10 Thomson Licensing Sa Aparato oscilador que se puede probar y controlar para un circuito integrado.
US6643807B1 (en) 2000-08-01 2003-11-04 International Business Machines Corporation Array-built-in-self-test (ABIST) for efficient, fast, bitmapping of large embedded arrays in manufacturing test
DE10362031B4 (de) 2003-05-08 2008-05-29 Litef Gmbh Betriebsverfahren für einen Corioliskreisel und dafür geeignete Auswerte-/Regelelektronik
US6987391B2 (en) * 2003-06-16 2006-01-17 Andeen-Hagerling, Inc. Apparatus for and method of synchronous rejection
KR100594243B1 (ko) * 2004-01-31 2006-06-30 삼성전자주식회사 하드디스크 ｒｒｏ 외란 고속 보상 제어 방법 및 장치
US7463745B2 (en) * 2004-04-09 2008-12-09 Otologic, Llc Phase based feedback oscillation prevention in hearing aids
FR2875973B1 (fr) * 2004-09-30 2006-12-15 Eads Telecom Soc Par Actions S Procede et dispositif de conversion analogique numerique d'un signal complexe
US7495519B2 (en) 2007-04-30 2009-02-24 International Business Machines Corporation System and method for monitoring reliability of a digital system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160081851A (ko) * 2014-12-31 2016-07-08 삼성전자주식회사 분산 계산 가능한 스토리지 그룹을 구비하는 컴퓨팅 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
US20120212237A1 (en) 2012-08-23
US8854051B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
US8290032B2 (en) Distortion identification apparatus, test system, recording medium and distortion identification method
US7999706B2 (en) Characteristic acquisition device, method and program
JP5225994B2 (ja) 測定装置、試験装置および測定方法
JP6257188B2 (ja) 測定装置
KR101056003B1 (ko) 확장 범위 ｒｍｓ-ｄｃ 변환기
JP2018014718A (ja) デジタル化装置及び方法
WO2018059232A1 (zh) 锁相放大器测试结构和方法
Carminati et al. Note: Differential configurations for the mitigation of slow fluctuations limiting the resolution of digital lock-in amplifiers
CN112272036A (zh) 用于射频接收机的温度补偿装置和方法、射频接收机
CN109196344B (zh) 电导率检测器
US7919968B2 (en) System and method for distortion analysis
KR20120096329A (ko) 신호 분석 회로를 포함하는 집적 시스템
JP5138237B2 (ja) 光サンプリング装置及び光サンプリング方法
US7973599B2 (en) Amplification control device, test signal generation module, test device, amplification control method, program, and recording medium
CN110208588B (zh) 数字示波器和测量波特图的方法、可读存储介质
US7038605B2 (en) Apparatus and method for measuring noise, and recording medium
KR101810067B1 (ko) 표본화를 이용한 임피던스 크기 및 위상 측정 회로
JP6352117B2 (ja) 濾波装置および濾波方法
JP2008170412A (ja) 信号処理方法および信号処理装置
US11828638B2 (en) Method for operating a Coriolis mass flowmeter and corresponding Coriolis mass flowmeter
WO2023135854A1 (ja) 音声再生装置
US20070069766A1 (en) Phase measurement device, method, program, and recording medium
KR101916820B1 (ko) 주파수 측정장치 및 그 방법
KR20170063194A (ko) 증폭 회로에서 입력 신호를 복원하는 방법 및 이를 이용하는 증폭 회로
JP2008051593A (ja) 標本化装置及び標本化方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid