KR20120086487A - Light emitting diode and method for fabricating the light emitting device - Google Patents
Light emitting diode and method for fabricating the light emitting device Download PDFInfo
- Publication number
- KR20120086487A KR20120086487A KR1020110007744A KR20110007744A KR20120086487A KR 20120086487 A KR20120086487 A KR 20120086487A KR 1020110007744 A KR1020110007744 A KR 1020110007744A KR 20110007744 A KR20110007744 A KR 20110007744A KR 20120086487 A KR20120086487 A KR 20120086487A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- emitting device
- conductive
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Abstract
Description
실시예는 발광 소자의 접착력을 강화시켜 안정성과 신뢰성을 개선하는 발광소자 에 관한 것이다.Embodiments relate to a light emitting device that enhances the adhesion of the light emitting device to improve stability and reliability.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.Light emitting devices such as light emitting diodes or laser diodes using semiconductors of Group 3-5 or 2-6 compound semiconductor materials of semiconductors have various colors such as red, green, blue and ultraviolet rays due to the development of thin film growth technology and device materials. It is possible to realize efficient white light by using fluorescent materials or combining colors, and it has low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent and incandescent lamps. Has an advantage.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a white light emitting device that can replace a fluorescent light bulb or an incandescent bulb that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of a transmission module of an optical communication means and a liquid crystal display (LCD) display device. Applications are expanding to diode lighting devices, automotive headlights and traffic lights.
이러한 발광 소자의 안정성과 신뢰성은 매우 중요한 요소로, 발광 소자의 안정성과 신뢰성을 개선할 필요성이 있다. The stability and reliability of such a light emitting device is a very important factor, it is necessary to improve the stability and reliability of the light emitting device.
실시예는 발광 소자의 접합력을 개선하여 안정성과 신뢰성을 개선하는 발광소자에 관한 것이다.Embodiments relate to a light emitting device that improves the bonding strength of the light emitting device to improve the stability and reliability.
실시예는 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 발광 구조물 하부에 형성되는 베리어층; 상기 베리어층 하부에 형성되는 접착층; 상기 베리어층 하부에 형성되는 전도층을 포함하는 발광 소자를 제공한다.Embodiments include a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A barrier layer formed under the light emitting structure; An adhesive layer formed under the barrier layer; Provided is a light emitting device including a conductive layer formed under the barrier layer.
이 때, 접착층은 구리(Cu) 또는 금(Au)을 포함하여 형성될 수 있다.In this case, the adhesive layer may be formed including copper (Cu) or gold (Au).
또한, 상기 접착층의 두께는 0.1~4μm로 설정될 수 있다. In addition, the thickness of the adhesive layer may be set to 0.1 ~ 4μm.
또한, 상기 베리어층은 채널층 또는 전류 제한층을 포함할 수 있다.In addition, the barrier layer may include a channel layer or a current limiting layer.
또한, 상기 발광 소자는 상기 발광 구조물과 상기 접착층 사이에 형성되는 반사층을 더 포함할 수 있다. The light emitting device may further include a reflective layer formed between the light emitting structure and the adhesive layer.
또한, 상기 발광 소자는 상기 발광 구조물과 상기 접착층 사이에 형성되는 오믹층을 더 포함할 수 있다. In addition, the light emitting device may further include an ohmic layer formed between the light emitting structure and the adhesive layer.
실시예에 따른 발광소자는 접합력을 개선하여 안정성과 신뢰성을 개선하는 효과가 있다.The light emitting device according to the embodiment has the effect of improving the bonding strength to improve the stability and reliability.
도 1은 발광 소자의 일실시예를 도시한 도면이고,
도 2a 내지도 2k는 발광소자의 일실시예를 제조방법을 나타낸 도면이고,
도 3은 발광 소자의 다른 실시예를 도시한 도면,
도 4는 발광소자 패키지의 일실시예를 나타낸 도면이다.1 is a view showing an embodiment of a light emitting device,
2A to 2K are views illustrating a method of manufacturing an embodiment of a light emitting device;
3 is a view showing another embodiment of a light emitting device;
4 is a view showing an embodiment of a light emitting device package.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the above embodiments, each layer (region), region, pattern or structures may be "on" or "under" the substrate, each layer (layer), region, pad or pattern. In the case of what is described as being formed, "on" and "under" include both being formed "directly" or "indirectly" through another layer. In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.
도 1은 발광 소자의 일실시예의 단면을 나타낸 도면이다. 1 is a cross-sectional view of an embodiment of a light emitting device.
도 1에 도시된 바와 같이. 제1 실시예의 발광 소자는 지지기판(160) 상으로 형성된 결합층(150), 결합층(150) 상으로 형성된 확산 방지층(155), 확산 방지층 상으로 형성되는 전도층(170), 전도층(170) 상으로 형성된 접착층(200), 접착층(200) 상으로 형성된 반사층(140), 전류 제한층(135), 채널층(180), 제1 도전형 반도체층(122) 및 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(122) 상에 형성되는 제1 전극(190), 제1 도전형 반도체층(122) 상에 형성되는 패시베이션층(195)을 포함할 수 있다. 여기서, 접착층(200)상으로 형성되는 전류 제한층(135)과 채널층(180)은 베리어층으로 정의될 수 있다. As shown in FIG. 1. The light emitting device of the first embodiment includes a
도시된 바와 같이 발광 소자에는 지지기판(160) 상에 결합층(150), 확산 방지층(155) 및 전도층(170)이 구비될 수 있다. As illustrated, the light emitting device may include a
지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The
그리고, 지지기판(160) 상으로는 확산 방지층(155) 또는 전도층(170)과의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.In addition, the
결합층(150) 상으로는 지지기판(160) 또는 결합층(150)을 구성하는 금속 물질이 발광 구조물(120) 또는 반사층(140)으로 확산하는 것을 지하는 확산 방지층(155)이 형성될 수 있다. 확산 방지층(155)는 예를 들어, 구리(Cu), 금(Au), 주석(Sn), 니켈(Ni)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다. A
실시예에 따라 결합층(150) 및 확산 방지층(155)은 하나의 레이어로 형성될 수 있으며, 또한 실시예에 따라 확산 방지층(155) 및 전도층(170)이 하나의 레이어로 형성될 수도 있다. In some embodiments, the
전도층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. The
전도층(170)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. The
전도층(170)상으로는 접착층(200)이 형성될 수 있는데, 접착층(200)은 베리어층(전류 제한층(135) 또는 채널층(180))과 전도층(170) 사이의 접착력을 강화시켜, 베리어층과 전도층(170)의 접착력 약화로 인한 발광 소자의 기계적 손상(깨짐 또는 박리)를 방지하고, 발광 소자의 제조 공정(예를 들어, 기판 분리 등) 시 발광 소자에 인가되는 충격을 완화하여 발광 소자의 기계적 손상(깨짐 또는 박리)을 최소화함으로써, 발광 소자의 안정성과 신뢰성을 높일 수 있는 효과가 있다. 이 때, 전류 제한층(135) 또는 채널층(180)은 베리어층으로 정의될 수 있음은 상술한 바와 같다. 특히, 베리어층이 깨지는 특성을 가지는 물질(예를 들어, 절연 물질 등)을 포함하는 경우, 접착층(200)이 베리어층과 전도층의 접착력을 높이는 효과가 클 수 있다. An
또한, 접착층(200)은 지지기판(160) 또는 결합층(150) 또는 전도층(170)을 구성하는 금속 물질이 발광 구조물(120)으로 확산되는 것을 방지하는 효과가 있다. In addition, the
전류 차단층(135)는 발광 구조물(120)로 흐르는 전류의 흐름을 수평방향으로 분산하여, 과전류에 의한 발광 소자의 오작동을 방지하여 발광 소자의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.The
전류 차단층(135)은 접착층(200)과 발광 구조물(120) 사이에 형성될 수 있다. 전류 차단층(135)은 반사층(140) 보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(126)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(135)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The
전류 차단층(135)은 접착층(200) 및 제2 도전형의 반도체층(126) 사이에 형성될 수 있다.The
채널층(180)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 금속물질인 경우에는 도 3에서 후술할 오믹층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(130)에 인가되는 전류가 채널층(180)으로 인가되지 않도록 할 수 있다.The
예를 들어, 채널층(180)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 바람직하게는 티탄(Ti), 니켈(Ni), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 바나듐(V), 철(Fe) 중 적어도 하나를 포함할 수 있다.For example, the
채널층(180)은 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. When the
반사층(150)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The
그리고, 상기 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity-
그리고, 상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.In addition, the
그리고, 상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity-
제1 도전형 반도체층(122) 상으로는 요철 구조를 형성하여 광 적출 효율을 향상시킨다. 이 때, 상기 요철 구조는 드라이 에칭 공정을 사용하거나, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성될 수도 있다. 상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있다. An uneven structure is formed on the first
이러한 발광구조물의 요철 구조는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 및의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시켜 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다. The uneven structure of the light emitting structure changes the incident angle of and emitted from the
요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. The uneven structure may be formed periodically or aperiodically, and the uneven shape is not limited. For example, the concave-convex shape includes all shapes of single or complex shapes such as square, hemisphere, triangle, and trapezoid.
상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다. The uneven structure may be formed using a wet etching process or a dry etching process, or may be formed using a wet etching process and a dry etching process.
상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching, etc., and the wet etching process may be a PEC (Photo Chemical Wet-etching) process.
이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다. At this time, in the case of the PEC process, by adjusting the amount of the etching liquid (eg, KOH) and the etching rate difference by the GaN crystallinity, it is possible to control the shape of the irregularities of the fine size. After the mask is formed, the uneven shape may be periodically adjusted through etching.
그리고, 제1 도전형 반도체층(122) 상으로 제1 전극(190)이 형성되는데, 상기 제1 전극(190)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.In addition, a
각 구성에 대한 상세 설명은 도 2a 내지 도 2g를 참조하여 상세히 설명한다.Detailed description of each configuration will be described in detail with reference to FIGS. 2A to 2G.
도 2a 내지도 2g는 발광소자의 제1 실시예를 제조방법을 나타낸 도면이다.2A to 2G show a method of manufacturing the first embodiment of the light emitting device.
도 2a에 도시된 바와 같이 기판(100)을 준비하다. 상기 기판(100)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(100) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The
그리고, 상기 기판(100) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 형성할 수 있다.In addition, the
이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체로 이루어 질 수 있으며, 예를 들어,, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.In this case, a buffer layer (not shown) may be grown between the
또한, 상기 발광 구조물(120)은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the
상기 제1 도전형 반도체층(122)은 제1 도전형 도퍼트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, 예를 들어, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first
상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first
상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first
상기 활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(Carrier)가 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.The
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The
상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/ AlGaN/, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the
상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.A conductive cladding layer (not shown) may be formed on or under the
상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity-
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductivity
실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an embodiment, the first
그리고, 도 2b에 도시된 바와 같이 제2 도전성 반도체층(126) 상에 채널층(180)을 적층한다. As illustrated in FIG. 2B, the
채널층(180)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 금속물질인 경우에는 도 3에서 후술할 오믹층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(130)에 인가되는 전류가 채널층(180)으로 인가되지 않도록 할 수 있다.The
예를 들어, 채널층(180)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 바람직하게는 티탄(Ti), 니켈(Ni), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 바나듐(V), 철(Fe) 중 적어도 하나를 포함할 수 있다.For example, the
채널층(180)은 후술할 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. The
그리고, 채널층(180)을 식각하여 홈을 형성한다. 이러한 홈의 형성은 마스크를 이용한 건식 식각 등의 공정으로 이루어질 수 있다. The
그리고, 도 2c에 도시된 바와 같이 형성된 홈에 전류 차단층(135)을 형성한다.In addition, the
전류 차단층(135)는 발광 구조물(120)로 흐르는 전류의 흐름을 수평방향으로 분산하여, 과전류에 의한 발광 소자의 오작동을 방지하여 발광 소자의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.The
전류 차단층(135)은 접착층(200)과 발광 구조물(120) 사이에 형성될 수 있다. 전류 차단층(135)은 반사층(140) 보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(126)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(135)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.The
전류 차단층(135)은 접착층(200) 및 제2 도전형의 반도체층(126) 사이에 형성될 수 있다.The
그리고, 도 2c를 참조하면, 위치한 제2 도전형 반도체층(126) 상에 반사층(140)을 적층한다. 2C, the
반사층(140)은 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(140)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.The
그리고, 도 2d에 도시된 바와 같이 상기 반사층(140), 전류 제한층(135), 또는 채널층(180) 상에 접착층(200)을 형성한다. As shown in FIG. 2D, the
접착층(200)은 구리(Cu) 또는 금(Au)를 포함하여 형성될 수 있다. 접착층(200)은 전자빔 증착법이나. 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 실시예에 따라 접착층(200)은 복수의 레이어로 형성될 수도 있다. The
실시예에 따라 접착층(200)의 두께는 0.1~ 4 μm로 형성될 수 있다. According to the embodiment, the thickness of the
접착층(200)은 전류 제한층(135)과 전도층(170) 사이, 또는 채널층(180)과 전도층(170) 사이의 접착력을 강화시켜, 전류 제한층(135)과 전도층(170) 또는 채널층(180)과 전도층(170) 사이의 접착력 약화로 인한 발광 소자의 기계적 손상(깨짐 또는 박리)를 방지하고, 발광 소자의 제조 공정(예를 들어, 기판 분리 등) 시 발광 소자에 인가되는 충격을 완화하여 발광 소자의 기계적 손상(깨짐 또는 박리)을 최소화함으로써, 발광 소자의 안정성과 신뢰성을 높일 수 있는 효과가 있다. The
또한, 접착층(200)은 지지기판(160) 또는 결합층(150) 또는 전도층(170)을 구성하는 금속 물질이 발광 구조물(120)으로 확산되는 것을 방지하는 효과가 있다. In addition, the
그리고, 도 2e에 도시된 바와 같이 접착층(200) 상으로 전도층(170)를 형성한다. 상기 전도층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다. As illustrated in FIG. 2E, the
이 때, 전도층(170)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, layer 3(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 전도층(170)은 복수의 레이어로 형성될 수도 있다. In this case, the
전도층(170)은 발광 구조물(120을 전체적으로 지지하여, 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다. The
그리고, 도 2f에 도시된 바와 같이 전도층(170) 상으로 지지기판(160) 또는 결합층(150) 구성하는 금속 물질이 발광 구조물(120)으로 확산하는 것을 방지하는 확산 방지층(155)이 형성될 수 있다. 확산 방지층(155)는 예를 들어, 구리(Cu), 금(Au), 주석(Sn), 니켈(Ni)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다. As shown in FIG. 2F, a
그리고, 지지기판(160)과 확산 방지층(155) 또는 지지기판(160)과 전도층(170)의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.In addition, the
실시예에 따라 결합층(150) 및 확산 방지층(155)은 하나의 레이어로 형성될 수 있으며, 또한 실시예에 따라 확산 방지층(155) 및 전도층(170)이 하나의 레이어로 형성될 수도 있다. In some embodiments, the
그리고, 도 2g에 도시된 바와 같이. 결합층(150) 상으로 지지기판(160)을 형성할 수 있다.And as shown in FIG. 2G. The
상기 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.The
실시예에 따라, 전도층(170)을 통해 제2 도전형 반도체층(126)로 정공이 주입되는 경우, 지지기판(160)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 지지기판(160)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.In some embodiments, when holes are injected into the second
그리고, 도 2h에 도시된 바와 같이, 상기 기판(100)을 분리하다.And, as shown in Figure 2h, the
상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.The
레이저 리프트 오프법을 예로 들면, 상기 기판(100) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.For example, when the laser lift-off method focuses and irradiates excimer laser light having a predetermined wavelength toward the
그리고, 도 2i에 도시된 바와 같이 발광 구조물(120)의 측면을 식각한다. 이 때, 엔드 포인트 디텍팅 방법에 의해 채널층(180)을 이루는 물질이 디텍트되면 식각을 멈추는 방법으로 상기 발광 구조물(120)의 측면 일부를 식각할 수 있다. As shown in FIG. 2I, the side surface of the
이 때, 식각되는 발광 구조물(120)의 하부에는 채널층(180)이 위치하도록 식각 위치를 조절할 수 있다. At this time, the etching position may be adjusted so that the
채널층(180)은 발광 구조물(120)의 식각 시, 채널층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다. When the
그리고, 상기 제1 도전형 반도체층(122) 상에 요철 구조를 형성하여 광 적출 효율을 향상시킨다. In addition, an uneven structure is formed on the first
이러한 요철 구조는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 및의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시켜 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다. The uneven structure changes the angle of incidence of the light emitted from the
요철 구조는 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다. The uneven structure may be formed periodically or aperiodically, and the uneven shape is not limited. For example, the concave-convex shape includes all shapes of single or complex shapes such as square, hemisphere, triangle, and trapezoid.
상기 요철 구조는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성하거나, 습식 에칭 공정 및 드라이 에칭 공정을 사용하여 형성할 수 있다. The uneven structure may be formed using a wet etching process or a dry etching process, or may be formed using a wet etching process and a dry etching process.
상기 드라이 에칭 방법은 플래즈마 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다. The dry etching method may be plasma etching, sputter etching, ion etching, etc., and the wet etching process may be a PEC (Photo Chemical Wet-etching) process.
이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭을 통하여 요철 형상을 주기적으로 조정할 수도 있다. At this time, in the case of the PEC process, by adjusting the amount of the etching liquid (eg, KOH) and the etching rate difference by the GaN crystallinity, it is possible to control the shape of the irregularities of the fine size. After the mask is formed, the uneven shape may be periodically adjusted through etching.
그리고, 도 2j에 도시된 바와 같이 제1 도전형 반도체층((122) 상으로 제1 전극(190)을 형성할 수 있다. 상기 제1 전극(190)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다. 2J, a
그리고, 도 2k에 도시된 바와 같이 실시예에 따라 채널층(180), 발광구조물(120)의 측면, 제1 전극(190)의 적어도 일부 상으로 패시베이션층(Passivation layer, 195)을 증착할 수 있다. 여기서, 상기 패시베이션층은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.As shown in FIG. 2K, a
도 3은 발광 구조물의 다른 실시예를 도시한 도면이다. 3 is a view showing another embodiment of a light emitting structure.
도 3은 도 1의 발광 구조물에 오믹층(130)이 추가된 실시예이다. 이 때, 오믹층(130)은 접착층(2000 또는 반사층(140) 상단에 형성될 수 있으며, 발광 구조물(120) 또는 채널층(180) 또는 전류 제한층(135) 하단에 형성될 수 있다. 3 illustrates an embodiment in which an
이 때, 오믹층(130)은 약 200 옹스트롱의 두께로 적층될 수 있다. 상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(1300)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.In this case, the
도 4는 발광소자 패키지의 일실시예의 단면도이다.4 is a cross-sectional view of an embodiment of a light emitting device package.
도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(420)와, 상기 패키지 몸체(420)에 설치된 제1 전극층(411) 및 제2 전극층(412)과, 상기 패키지 몸체(420)에 설치되어 상기 제1 전극층(411) 및 제2 전극층(412)과 전기적으로 연결되는 실시예에 따른 발광 소자(400)와, 상기 발광 소자(400)를 포위하는 충진재(440)를 포함한다.As shown, the light emitting device package according to the above-described embodiments, the
상기 패키지 몸체(420)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(400)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.The
상기 제1 전극층(411) 및 제2 전극층(412)은 서로 전기적으로 분리되며, 상기 발광 소자(400)에 전원을 제공한다. 또한, 상기 제1 전극층(411) 및 제2 전극층(412)은 상기 발광 소자(400)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(400)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The
상기 발광 소자(400)는 상기 패키지 몸체(420) 상에 설치되거나 상기 제1 전극층(411) 또는 제2 전극층(412) 상에 설치될 수 있다.The
상기 발광 소자(400)는 상기 제1 전극층(411) 및 제2 전극층(412)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.The
상기 충진재(440)는 상기 발광 소자(400)를 포위하여 보호할 수 있다. 또한, 상기 충진재(440)에는 형광체가 포함되어 상기 발광 소자(400)에서 방출된 광의 파장을 변화시킬 수 있다.The
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package may mount at least one of the light emitting devices of the above-described embodiments as one or more, but is not limited thereto.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the semiconductor light emitting device or the light emitting device package described in the above embodiments, for example, the lighting system may include a lamp and a street lamp. .
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
100 : 기판
120 : 발광구조물 122 : 제1 도전형 반도체층
124 : 활성층 126 : 제2 도전형 반도체층
130 : 오믹층 135 : 전류 제한층
140 : 반사층 150 : 결합층
155 : 확산 방지층 160 : 지지기판
170 : 전도층 180 : 채널층
190 : 제1 전극 195 : 패시베이션층
200 : 접착층
400 : 발광소자 411 : 제1 전극층
412 : 제2 전극층 420 : 패키지 바디
440 : 충진재100: substrate
120: light emitting structure 122: first conductive semiconductor layer
124: active layer 126: second conductive semiconductor layer
130: ohmic layer 135: current limiting layer
140: reflective layer 150: bonding layer
155: diffusion barrier layer 160: support substrate
170: conductive layer 180: channel layer
190: first electrode 195: passivation layer
200: adhesive layer
400: light emitting element 411: first electrode layer
412: second electrode layer 420: package body
440: filling material
Claims (6)
상기 발광 구조물 하부에 형성되는 베리어층;
상기 베리어층 하부에 형성되는 접착층; 및
상기 베리어층 하부에 형성되는 전도층을 포함하는 발광 소자.A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A barrier layer formed under the light emitting structure;
An adhesive layer formed under the barrier layer; And
Light emitting device comprising a conductive layer formed under the barrier layer.
접착층은 구리(Cu) 또는 금(Au)을 포함하여 형성되는 발광소자.The method of claim 1,
The adhesive layer is formed of copper (Cu) or gold (Au).
상기 접착층의 두께는 0.1~4㎛로 설정되는 발광 소자. The method of claim 1,
The thickness of the adhesive layer is a light emitting device is set to 0.1 ~ 4㎛.
상기 베리어층은 채널층 또는 전류 제한층을 포함하는 발광소자.The method of claim 1,
The barrier layer includes a channel layer or a current limiting layer.
상기 발광 구조물과 상기 접착층 사이에 형성되는 반사층을 더 포함하는 발광 소자. The method of claim 1,
The light emitting device further comprises a reflective layer formed between the light emitting structure and the adhesive layer.
상기 발광 구조물과 상기 접착층 사이에 형성되는 오믹층을 더 포함하는 발광 소자. The method of claim 1,
Light emitting device further comprises an ohmic layer formed between the light emitting structure and the adhesive layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110007744A KR101729269B1 (en) | 2011-01-26 | 2011-01-26 | Light emitting diode and method for fabricating the light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110007744A KR101729269B1 (en) | 2011-01-26 | 2011-01-26 | Light emitting diode and method for fabricating the light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120086487A true KR20120086487A (en) | 2012-08-03 |
KR101729269B1 KR101729269B1 (en) | 2017-05-02 |
Family
ID=46872278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110007744A KR101729269B1 (en) | 2011-01-26 | 2011-01-26 | Light emitting diode and method for fabricating the light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101729269B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140026071A (en) * | 2012-08-24 | 2014-03-05 | 엘지이노텍 주식회사 | Light emitting device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5334158B2 (en) * | 2008-07-15 | 2013-11-06 | シャープ株式会社 | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device |
KR100999701B1 (en) | 2010-02-03 | 2010-12-08 | 엘지이노텍 주식회사 | Light emitting device, method for fabricating the light emitting device and light emitting device package |
KR100986318B1 (en) * | 2010-02-09 | 2010-10-08 | 엘지이노텍 주식회사 | Semiconductor light emitting device and fabrication method thereof |
-
2011
- 2011-01-26 KR KR1020110007744A patent/KR101729269B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140026071A (en) * | 2012-08-24 | 2014-03-05 | 엘지이노텍 주식회사 | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR101729269B1 (en) | 2017-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101707118B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101813935B1 (en) | Light emitting device | |
KR101719623B1 (en) | Light emitting diode | |
KR20120020436A (en) | Light emitting device | |
EP2482318B1 (en) | Light emitting device | |
KR101729268B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101742617B1 (en) | Light emitting device | |
KR101777263B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101769047B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101729269B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101827969B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101742616B1 (en) | Light emitting device and method for fabricating the light emitting device | |
KR20120078049A (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101103676B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101874573B1 (en) | Light emitting device and method for fabricating the light emitting device | |
KR20120065704A (en) | Light emitting diode and method for fabricating the light emitting device | |
KR20120029232A (en) | Light emitting diode | |
KR101742618B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101894348B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101742619B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101633814B1 (en) | light emitting device | |
KR101832305B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR101874574B1 (en) | Light emitting diode and method for fabricating the light emitting device | |
KR20120015623A (en) | Ligit emitting device | |
KR20120059859A (en) | Light emitting diode and method for fabricating the light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
GRNT | Written decision to grant |