KR20120077031A - 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크 - Google Patents

비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크 Download PDF

Info

Publication number
KR20120077031A
KR20120077031A KR1020100138847A KR20100138847A KR20120077031A KR 20120077031 A KR20120077031 A KR 20120077031A KR 1020100138847 A KR1020100138847 A KR 1020100138847A KR 20100138847 A KR20100138847 A KR 20100138847A KR 20120077031 A KR20120077031 A KR 20120077031A
Authority
KR
South Korea
Prior art keywords
mask pattern
region
layer
memory device
pattern
Prior art date
Application number
KR1020100138847A
Other languages
English (en)
Inventor
박유진
오상현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100138847A priority Critical patent/KR20120077031A/ko
Publication of KR20120077031A publication Critical patent/KR20120077031A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크가 제공된다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제조 방법은, 수직으로 적층되는 복수의 메모리 셀이 형성되고 상기 메모리 셀의 단부의 위치가 서로 상이한 단차부를 갖는 제1 영역과, 제1 영역 주변에 상기 단차부와 인접하여 배치된 제2 영역을 포함하는 비휘발성 메모리 장치의 제조 방법으로서, 상기 제1 및 제2 영역의 기판 상에 복수의 층간 절연층 및 도전층이 교대로 적층된 적층 구조물을 형성하는 단계; 상기 적층 구조물 상에 상기 제1 영역을 덮는 마스크 패턴과, 상기 마스크 패턴과 소정 간격 이격되어 상기 제2 영역을 덮으면서 상기 이격 방향에서 상기 마스크 패턴보다 작은 폭을 갖는 더미 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴 및 상기 더미 마스크 패턴을 이용하여 상기 적층 구조물을 식각함으로써, 상기 제1 영역에 상기 복수의 도전층의 단부의 위치가 서로 상이한 상기 단차부를 형성하는 단계를 포함한다.

Description

비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크{METHOD FOR FABRICATING NONVOLATILE MEMORY DEVICE AND PHOTOMASK USED FOR THIS}
본 발명은 비휘발성 메모리 장치의 제조 방법에 관한 것으로, 보다 상세하게는 기판 상에 수직 방향으로 복수의 메모리 셀이 적층되는 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크에 관한 것이다.
비휘발성 메모리 장치는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 장치이다. 현재 다양한 비휘발성 메모리 장치 예컨대, 플래쉬 메모리 등이 널리 이용되고 있다.
최근 실리콘 기판 상에 단층으로 메모리 장치를 제조하는 2차원 구조의 메모리 장치의 집적도 향상이 한계에 도달함에 따라, 실리콘 기판으로부터 수직으로 복수의 메모리 셀을 적층하는 3차원 구조의 비휘발성 메모리 장치가 제안되었다.
도 1a 내지 도 1e는 종래의 3차원 구조의 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
도 1a를 참조하면, 기판(100) 상에 복수의 층간 절연층(110) 및 게이트 전극용 도전층(120)을 교대로 적층한다.
이어서, 층간 절연층(110) 및 도전층(120)의 적층 구조물을 선택적으로 식각하여 기판(100)을 노출시키는 홀을 형성한 후, 홀 내벽에 메모리 게이트 절연막(130)을 형성하고, 메모리 게이트 절연막(130)이 형성된 홀을 매립하는 채널층(140)을 형성한다.
여기서, 각 층의 도전층(120)은 서로 다른 배선 예컨대, 서로 다른 워드라인에 연결될 수 있어야 하며, 이를 위하여 각 층의 도전층(120) 상에는 콘택(도 1e의 170 참조)이 형성되어야 한다. 이러한 콘택이 형성될 영역을 확보하기 위해서 이하의 도 1b 내지 도 1d의 공정이 수행된다.
도 1b를 참조하면, 도 1a의 공정 결과물 상에 층간 절연층(110) 및 도전층(120)의 적층 구조물의 양쪽 단부를 노출시키도록 소정 폭(W1)을 갖는 마스크 패턴(M1)을 형성한다.
이어서, 마스크 패턴(M1)을 식각 마스크로 최상부층의 층간 절연층(110) 및 도전층(120)을 식각한다.
도 1c를 참조하면, 마스크 패턴(M1)의 폭(W1)을 소정 정도 감소시키는 슬리밍을 수행하여, 감소된 폭(W2)을 갖는 마스크 패턴(M2)을 형성한다.
이어서, 마스크 패턴(M2)을 식각 마스크로 최상부층의 층간 절연층(110) 및 도전층(120)을 식각한다. 이때, 최상부층의 층간 절연층(110) 및 도전층(120)이 식각되는 과정에서, 단차가 유지되면서 최상부층 바로 하부의 층간 절연층(110) 및 도전층(120)이 함께 식각된다.
상기 도 1c의 단위 공정 즉, 마스크 패턴의 슬리밍과 층간 절연층(110) 및 도전층(120)의 식각 공정은 반복수행된다. 그에 따라, 도 1d에 도시된 것과 같은 공정 결과물이 획득된다.
즉, 도 1d를 참조하면, 층간 절연층(110) 및 도전층(120)의 적층 구조물의 양쪽 단부는 전체적으로 계단형 형상을 갖게 된다. 그에 따라, 각 층의 도전층(120)은 자신의 바로 상부에 배치된 도전층(120)보다 돌출된 부분을 갖는다.
도 1e를 참조하면, 도 1d의 결과물 상에 절연층(160)을 형성한 후, 절연층(160) 및/또는 층간 절연층(110)을 관통하여 각 층의 도전층(120)의 돌출된 부분에 연결되는 복수의 콘택(170)을 형성한다.
이어서, 본 도면에서는 도시되지 않았으나, 절연층(160) 상에 콘택(170)과 연결되는 배선 예컨대, 워드라인을 형성하는 후속 공정이 진행된다.
그러나, 전술한 종래 기술에 따르면, 마스크 패턴의 슬리밍과 층간 절연층(110) 및 도전층(120)의 식각 공정에 의한 계단형 구조물 형성시, 마스크 패턴의 슬리밍 폭을 제어하기 어렵다. 그에 따라 각 층의 도전층(120)의 폭이 큰 편차를 갖게 된다. 이러한 경우 각 층의 도전층(120)의 돌출된 부분의 폭이 일정하지 않게 때문에, 콘택(170)을 형성하는 것이 어렵고 도전층(120)과 콘택(170) 사이의 오정렬(misalign)이 발생할 수 있다.
본 발명이 해결하려는 과제는, 수직으로 적층되는 복수의 메모리 셀에 단차부를 형성하는 과정에서 마스크 패턴의 폭을 용이하게 제어하여 각 층의 돌출된 단부의 폭을 균일하게 함으로써 후속 공정을 용이하게 수행할 수 있는 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제조 방법은, 수직으로 적층되는 복수의 메모리 셀이 형성되고 상기 메모리 셀의 단부의 위치가 서로 상이한 단차부를 갖는 제1 영역과, 제1 영역 주변에 상기 단차부와 인접하여 배치된 제2 영역을 포함하는 비휘발성 메모리 장치의 제조 방법으로서, 상기 제1 및 제2 영역의 기판 상에 복수의 층간 절연층 및 도전층이 교대로 적층된 적층 구조물을 형성하는 단계; 상기 적층 구조물 상에 상기 제1 영역을 덮는 마스크 패턴과, 상기 마스크 패턴과 소정 간격 이격되어 상기 제2 영역을 덮으면서 상기 이격 방향에서 상기 마스크 패턴보다 작은 폭을 갖는 더미 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴 및 상기 더미 마스크 패턴을 이용하여 상기 적층 구조물을 식각함으로써, 상기 제1 영역에 상기 복수의 도전층의 단부의 위치가 서로 상이한 상기 단차부를 형성하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제조의 제조에 이용되는 포토마스크는, 수직으로 적층되는 복수의 메모리 셀이 형성되고 상기 메모리 셀의 단부의 위치가 서로 상이한 단차부를 갖는 제1 영역과, 제1 영역 주변에 상기 단차부와 인접하여 배치된 제2 영역을 포함하는 비휘발성 메모리 장치의 제조에 이용되고, 상기 단차부를 형성하기 위한 포토마스크로서, 상기 제1 영역과 대응하는 제1 패턴; 및 상기 제1 패턴과 소정 간격 이격되어 상기 제2 영역과 대응하면서 상기 이격 방향에서 제1 패턴보다 작은 폭을 갖는 제2 패턴을 포함한다.
본 발명의 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크에 의하면, 수직으로 적층되는 복수의 메모리 셀에 단차부를 형성하는 과정에서, 마스크 패턴의 폭을 용이하게 제어하여 각 층의 돌출된 단부의 폭을 균일하게 함으로써 후속 공정을 용이하게 수행할 수 있다.
도 1a 내지 도 1e는 종래의 3차원 구조의 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
도 3은 도 2b 및 도 2c 단계의 장치를 위에서 본 평면도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과정되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
이하, 도 2a 내지 도 2g 및 도 3을 참조하여 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 장치의 제조 방법에 관하여 설명하기로 한다. 도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 3차원 구조의 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 공정 단면도이고, 도 3은 도 2b 및 도 2c 단계의 장치를 위에서 본 평면도이다. 도 2a 내지 도 2g는 어느 일 방향에 따른 단면을 도시한 것으로서, 설명의 편의를 위하여 상기 일 방향을 제1 방향이라 하기로 한다.
도 2a를 참조하면, 제1 영역(A) 및 제2 영역(B)을 포함하는 기판(200)을 제공한다.
여기서, 제1 영역(A)은 수직으로 적층되는 복수의 메모리 셀이 배치될 영역으로서, 후술하는 공정에 의하여 형성될 단차부(도 2g의 S 참조)를 포함한다. 본 실시예에서 단차부는 상기 제1 방향에서 제1 영역(A)의 양쪽 단부에 배치될 수 있다. 제2 영역(B)은 주변회로 영역일 수 있으며, 제1 영역(A) 주변에 제1 영역(A)의 단차부와 인접하여 배치될 수 있다. 본 실시예에서 제2 영역(B)은 상기 제1 방향에서 제1 영역(A)의 양쪽 외곽에 배치될 수 있다.
이어서, 기판(200) 상에 층간 절연층(210) 및 도전층(220)이 교대로 적층된 적층 구조물을 형성한다. 도전층(220)은 복수의 메모리 셀의 게이트 전극으로 이용될 수 있고, 층간 절연층(210)은 복수의 도전층(220)을 상호 분리하기 위한 것이다.
이어서, 층간 절연층(210) 및 도전층(220)이 교대로 적층된 적층 구조물을 관통하여 기판(200)과 연결되는 채널층(240)과, 상기 적층 구조물과 채널층(240) 사이에 개재되는 메모리 게이트 절연막(230)을 형성한다. 여기서, 채널층(240) 및 메모리 게이트 절연막(230)은 제1 영역(A)에 배치되며, 특히, 단차부를 제외한 제1 영역(A)의 중앙에 배치될 수 있다.
채널층(240) 및 메모리 게이트 절연막(230) 형성 방법을 보다 구체적으로 설명하면, 층간 절연층(210) 및 도전층(220)의 적층 구조물을 선택적으로 식각하여 기판(200)을 노출시키는 홀을 형성한 후, 홀 내벽에 메모리 게이트 절연막(230)을 형성하고, 메모리 게이트 절연막(230)이 형성된 홀을 매립하는 채널층(240)을 형성한다. 여기서, 메모리 게이트 절연막(230)은 데이터를 저장하는 기능 및 게이트 절연막으로서의 기능을 동시에 수행하는 것으로서, 전하 차단막, 전하 트랩막 및 터널 절연막을 순차적으로 증착함으로써 형성될 수 있다. 예컨대, 메모리 게이트 절연막(230)은 ONO(Oxide-Nitride-Oxide)막을 순차적으로 증착함으로써 형성될 수 있다.
본 공정 결과, 기판(200) 상에는 복수층의 메모리 셀이 형성된다. 각 층의 메모리 셀은, 각 층의 도전층(220), 메모리 게이트 절연막(230) 및 채널막(240)을 포함할 수 있고, 층간 절연층(210)에 의하여 서로 분리될 수 있다.
도 2b 및 도 3을 참조하면, 메모리 게이트 절연막(230) 및 채널층(240)을 포함하는 층간 절연층(210) 및 도전층(220)의 적층 구조물 상에 제1 영역(A)을 덮는 마스크 패턴(M0)과, 제1 영역(A) 양쪽 외곽의 제2 영역(B)을 덮는 더미 마스크 패턴(DM0)을 형성한다.
여기서, 마스크 패턴(MO)은 제1 영역(A)의 단차부를 형성하기 위한 마스크로서, 제1 영역(A)을 덮도록 제1 방향에서 소정 폭(WO)을 가질 수 있다. 더미 마스크 패턴(DM0)은 제1 영역(A)의 단차부 형성 과정에서 마스크 패턴의 폭이 용이하게 제어될 수 있게 하는 역할을 하며, 제2 영역(B)을 덮도록 제1 방향에서 마스크 패턴(MO) 양쪽에 배치될 수 있다. 나아가, 더미 마스크 패턴(DMO)은 마스크 패턴(MO)과 소정 간격 이격되면서 제1 방향에서 마스크 패턴(MO)의 폭(WO)보다 작은 소정 폭(DW0)을 가질 수 있다.
마스크 패턴(MO) 및 더미 마스크 패턴(DMO)의 형성 방법에 대하여 보다 구체적으로 설명하면, 메모리 게이트 절연막(230) 및 채널층(240)을 포함하는 층간 절연층(210) 및 도전층(220)의 적층 구조물 상에 포토레지스트를 도포하여 포토레지스트층을 형성한다. 이어서, 마스크 패턴(MO) 및 더미 마스크 패턴(DMO)과 각각 대응하는 제1 및 제2 패턴을 갖는 포토마스크를 이용하여 상기 포토레지스트층을 노광한 후, 노광된 포토레지스트층을 현상한다.
여기서, 상기 포토마스크는 실질적으로 도 3에 도시된 것과 동일한 형상의 패턴을 갖는다. 즉, 포토마스크는 마스크 패턴(MO)과 대응하는 제1 패턴 및 더미 마스크 패턴(DMO)과 대응하는 제2 패턴을 갖는다. 구체적으로, 제1 패턴은 제1 영역과 대응하고. 제2 패턴은 제2 영역에 대응하되 제1 방향에서 제1 패턴과 소정 간격 이격되면서 제1 패턴보다 작은 폭을 갖는다. 이러한 포토마스크에 관하여는 도 3을 참조하면 이해할 수 있으므로, 별도로 도시하지 않았다.
도 2c 및 도 3을 참조하면, 마스크 패턴(MO) 및 더미 마스크 패턴(DMO)을 식각 마스크로 층간 절연층(210) 및 도전층(220)의 적층 구조물을 식각하여, 제1 영역(A) 및 제2 영역(B)에서 적층 구조물을 서로 분리시킨다.
도 2d를 참조하면, 제1 방향에서 마스크 패턴(MO)의 폭(W0) 및 더미 마스크 패턴(DMO)의 폭(DW0)을 소정 정도 감소시키는 슬리밍(slimming)이 수행된다. 폭이 감소된 마스크 패턴(MO) 및 더미 마스크 패턴(DMO)을 각각 도면부호 M1 및 DM1으로 표기하였으며, 그 폭을 각각 도면부호 W1 및 DW1으로 표기하였다. 이러한 슬리밍 공정시 더미 마스크 패턴(DM0)의 존재 때문에 마스크 패턴(DMO)의 폭 감소 정도가 용이하게 제어될 수 있다.
이어서, 마스크 패턴(M1) 및 더미 마스크 패턴(DM1)을 식각 마스크로 최상부층의 층간 절연층(210) 및 도전층(220)을 식각한다.
이와 같은 도 2d의 단위 공정 즉, 제1 방향으로의 마스크 패턴(M1) 및 더미 마스크 패턴(DM1)의 슬리밍과, 층간 절연층(210) 및 도전층(220)의 식각 공정은 아래의 도 2e 및 도 2f에서 설명하는 것과 같이 반복 수행된다.
도 2e를 참조하면, 제1 방향에서 마스크 패턴(M1)의 폭(W1) 및 더미 마스크 패턴(DM1)의 폭(DW1)을 소정 정도 감소시키는 슬리밍이 수행된다. 폭이 감소된 마스크 패턴(M1) 및 더미 마스크 패턴(DM1)을 각각 도면부호 M2 및 DM2으로 표기하였으며, 그 폭을 각각 도면부호 W2 및 DW2으로 표기하였다. 본 슬리밍 공정시 폭 감소 정도는 도 2d에서의 폭 감소 정도와 동일할 수 있으며, 마찬가지로 더미 마스크 패턴(DM1)의 존재 때문에 마스크 패턴(DM1)의 폭 감소 정도가 용이하게 제어될 수 있다.
이어서, 마스크 패턴(M2) 및 더미 마스크 패턴(DM2)을 식각 마스크로 최상부층의 층간 절연층(210) 및 도전층(220)을 식각한다. 이 과정에서 최상부층의 바로 하부에 위치하는 차상부층의 층간 절연층(210) 및 도전층(220)이 단차를 유지하면서 함께 식각된다.
도 2f를 참조하면, 제1 방향에서 마스크 패턴(M2)의 폭(W2) 및 더미 마스크 패턴(DM2)의 폭(DW2)을 소정 정도 감소시키는 슬리밍이 수행된다. 폭이 감소된 마스크 패턴(M2) 및 더미 마스크 패턴(DM2)을 각각 도면부호 M3 및 DM3으로 표기하였으며, 그 폭을 각각 도면부호 W3 및 DW3으로 표기하였다. 본 슬리밍 공정시 폭 감소 정도는 도 2d 및 도 2e에서의 폭 감소 정도와 동일할 수 있으며, 마찬가지로 더미 마스크 패턴(DM2)의 존재 때문에 마스크 패턴(DM2)의 폭 감소 정도가 용이하게 제어될 수 있다.
이어서, 마스크 패턴(M3) 및 더미 마스크 패턴(DM3)을 식각 마스크로 최상부층의 층간 절연층(210) 및 도전층(220)을 식각한다. 이 과정에서 최상부층 바로 하부층의 층간 절연층(210) 및 도전층(220)이 단차를 유지하면서 함께 식각되고, 상기 하부층의 바로 하부에 위치하는 층간 절연층(210) 및 도전층(220)이 단차를 유지하면서 함께 식각된다.
이와 같이 상기 도 2d 내지 도 2f에서 설명한 단위 공정들을 반복 수행함으로써, 도 2g의 공정 결과물을 얻을 수 있다.
그런데, 상기 도 2d 내지 도 2f에서 설명한 단위 공정들이 반복 수행되면서 제2 영역(B)에 존재하는 더미 마스크 패턴 및/또는 그 하부의 적층 구조물들은 제거될 수 있다. 예를 들어, 도 2f의 공정이 진행되는 과정에서 제2 영역(B)의 최상부층의 층간 절연층(210) 및 도전층(220)은 제거될 수 있다(점선 부분 참조). 이는 제1 방향에서 더미 마스크 패턴의 폭이 마스크 패턴의 폭에 비하여 작기 때문이다. 따라서, 아래의 도 2g의 공정 결과물에서와 같이 제2 영역(B) 상에는 더미 마스크 패턴 및/또는 적층 구조물이 존재하지 않을 수 있다.
도 2g를 참조하면, 제1 영역(A)에서 복수층의 메모리 셀의 제1 방향의 단부 특히, 복수층의 도전층(220)의 제1 방향의 단부는 그 위치가 서로 상이하게 되며, 이 영역을 단차부(S 참조)라 한다.
보다 구체적으로, 제1 방향에서 각 층의 도전층(220)은 자신의 바로 상부에 배치된 도전층(220)보다 돌출된 단부를 갖는다. 따라서, 제1 영역(A)의 단차부(S)에서 층간 절연층(210) 및 도전층(220)의 적층 구조물은 전체적으로 계단 형상을 갖게 된다.
한편, 제2 영역(A)에서 더미 마스크 패턴 및/또는 적층 구조물이 모두 제거될 수 있음은 전술하였다.
이때, 각 도전층(220)의 돌출된 단부의 제1 방향 폭은 실질적으로 일정하다. 이는 전술한 바와 같이 더미 마스크 패턴의 존재로 인하여 마스크 패턴의 폭이 용이하게 제어될 수 있기 때문이다. 결과적으로 각 층의 도전층(220)의 폭 및 각 층의 도전층(220)의 돌출된 단부의 폭이 균일하여질 수 있다. 이는 아래의 [표 1]의 실험 결과에 의하여 뒷받침된다.
종래기술 본실시예
폭1 366.4 350.2
폭2 370.8 352.2
폭3 285.6 353.5
평균 340.9 351.9
상기 [표 1]은 종래 기술 및 본 발명의 일 실시예에 따라 복수층에 단차부를 형성하고 각 층의 돌출된 단부의 폭을 측정한 결과를 나타낸다. 구체적으로, 종래기술에서와 같이 더미 마스크 패턴 없이 마스크 패턴만을 이용하여 단차부를 형성하고 3개 층의 돌출된 단부의 폭을 측정한 결과와, 본 실시예에서와 같이 마스크 패턴 및 그 양쪽에 배치된 더미 마스크 패턴을 이용하여 단차부를 형성하고 3개층의 돌출된 단부의 폭을 측정한 결과를 나타내고 있다. 상기 종래 기술 및 본 실시예 모두 각 층의 돌출된 단부의 폭이 350nm가 되는 것을 목표로 하여 수행되었다.
[표 1]을 살펴보면, 종래기술에 의하는 경우에 비하여 본 실시예에 의하는 경우, 각 층의 돌출된 단부의 폭이 각각 350nm에 근접함은 물론 폭간 편차가 거의 없는 것을 알 수 있다.
따라서, 후속 공정을 수행하기 용이하다. 예컨대, 본 실시예에서는 도시하지 않았으나 도 2g의 공정 후에 각 도전층(220)의 돌출된 단부 상에 콘택을 형성하는 것이 용이하고 도전층(220)과 콘택 사이의 오정렬 발생이 감소할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
200: 기판 210: 층간 절연층
220: 도전층 230: 메모리 게이트 절연막
240: 채널층 A: 제1 영역
B: 제2 영역 S: 단차부

Claims (10)

  1. 수직으로 적층되는 복수의 메모리 셀이 형성되고 상기 메모리 셀의 단부의 위치가 서로 상이한 단차부를 갖는 제1 영역과, 제1 영역 주변에 상기 단차부와 인접하여 배치된 제2 영역을 포함하는 비휘발성 메모리 장치의 제조 방법으로서,
    상기 제1 및 제2 영역의 기판 상에 복수의 층간 절연층 및 도전층이 교대로 적층된 적층 구조물을 형성하는 단계;
    상기 적층 구조물 상에 상기 제1 영역을 덮는 마스크 패턴과, 상기 마스크 패턴과 소정 간격 이격되어 상기 제2 영역을 덮으면서 상기 이격 방향에서 상기 마스크 패턴보다 작은 폭을 갖는 더미 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴 및 상기 더미 마스크 패턴을 이용하여 상기 적층 구조물을 식각함으로써, 상기 제1 영역에 상기 복수의 도전층의 단부의 위치가 서로 상이한 상기 단차부를 형성하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 마스크 패턴 및 상기 더미 마스크 패턴 형성 단계는,
    상기 적층 구조물 상에 포토레지스트층을 형성하는 단계;
    상기 마스크 패턴 및 상기 더미 마스크 패턴과 각각 대응하는 제1 및 제2 패턴을 갖는 포토마스크를 이용하여 상기 포토레지스트층을 노광 및 현상하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  3. 제1 항에 있어서,
    상기 단차부 형성 단계에서,
    상기 제2 영역의 상기 더미 마스크 패턴 또는 상기 적층 구조물은 제거되는
    비휘발성 메모리 장치의 제조 방법.
  4. 제1 항에 있어서,
    상기 단차부 형성 단계는,
    상기 마스크 패턴 및 상기 더미 마스크 패턴을 식각 마스크로 상기 적층 구조물을 식각하는 단계;
    상기 마스크 패턴 및 상기 더미 마스크 패턴의 폭을 감소시키는 단계; 및
    상기 폭이 감소된 마스크 패턴 및 상기 더미 마스크 패턴을 식각 마스크로 최상부층의 상기 층간 절연층 및 상기 도전층을 식각하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  5. 제4 항에 있어서,
    상기 마스크 패턴 및 상기 더미 마스크 패턴의 폭을 감소시키는 단계 및 상기 최상부층의 상기 층간 절연층 및 상기 도전층을 식각하는 단계는 반복 수행되는
    비휘발성 메모리 장치의 제조 방법.
  6. 제1 항에 있어서,
    상기 단차부에서, 각 층의 상기 도전층의 단부는 자신의 바로 상부에 배치되는 도전층의 단부보다 돌출된
    비휘발성 메모리 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 단차부는 일 방향에서 상기 제1 영역의 양쪽에 배치되고,
    상기 제2 영역은 상기 제1 영역의 양쪽 외곽에 배치되고,
    상기 더미 마스크 패턴은 상기 마스크 패턴의 양쪽 외곽에 배치되는
    비휘발성 메모리 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 제1 영역의 상기 단차부를 제외한 영역에 상기 적층 구조물을 관통하는 채널층과, 상기 채널층과 상기 적층 구조물 사이에 개재되는 메모리 게이트 절연막을 형성하는 단계를 더 포함하는
    비휘발성 메모리 장치의 제조 방법.
  9. 수직으로 적층되는 복수의 메모리 셀이 형성되고 상기 메모리 셀의 단부의 위치가 서로 상이한 단차부를 갖는 제1 영역과, 제1 영역 주변에 상기 단차부와 인접하여 배치된 제2 영역을 포함하는 비휘발성 메모리 장치의 제조에 이용되고, 상기 단차부를 형성하기 위한 포토마스크로서,
    상기 제1 영역과 대응하는 제1 패턴; 및
    상기 제1 패턴과 소정 간격 이격되어 상기 제2 영역과 대응하면서 상기 이격 방향에서 제1 패턴보다 작은 폭을 갖는 제2 패턴을 포함하는
    포토마스크.
  10. 제9 항에 있어서,
    상기 단차부는 일 방향에서 상기 제1 영역의 양쪽에 배치되고,
    상기 제2 영역은 상기 제1 영역의 양쪽 외곽에 배치되고,
    상기 제2 패턴은 상기 제1 패턴의 양쪽 외곽에 배치되는
    포토마스크.
KR1020100138847A 2010-12-30 2010-12-30 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크 KR20120077031A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100138847A KR20120077031A (ko) 2010-12-30 2010-12-30 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100138847A KR20120077031A (ko) 2010-12-30 2010-12-30 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크

Publications (1)

Publication Number Publication Date
KR20120077031A true KR20120077031A (ko) 2012-07-10

Family

ID=46710584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100138847A KR20120077031A (ko) 2010-12-30 2010-12-30 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크

Country Status (1)

Country Link
KR (1) KR20120077031A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230866B2 (en) 2013-01-14 2016-01-05 Samsung Electronics Co., Ltd. Fabricating method of customized mask and fabricating method of semiconductor device using customized mask
US10332788B2 (en) 2017-04-13 2019-06-25 SK Hynix Inc. Method of manufacturing a semiconductor device using reference pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230866B2 (en) 2013-01-14 2016-01-05 Samsung Electronics Co., Ltd. Fabricating method of customized mask and fabricating method of semiconductor device using customized mask
US10332788B2 (en) 2017-04-13 2019-06-25 SK Hynix Inc. Method of manufacturing a semiconductor device using reference pattern

Similar Documents

Publication Publication Date Title
KR101102548B1 (ko) 비휘발성 메모리장치 및 그 제조 방법
CN111354737B (zh) 提高三维存储器件之沟道孔均匀度的方法
US20130009274A1 (en) Memory having three-dimensional structure and manufacturing method thereof
US8643076B2 (en) Non-volatile memory device and method for fabricating the same
US8741735B1 (en) Method of forming a semiconductor memory device
KR20160143261A (ko) 비휘발성 메모리 소자 및 그의 제조 방법
TW201735269A (zh) 半導體記憶裝置及其製造方法
TWI320962B (en) Method of manufacturing flash memory device
KR20130040364A (ko) 수직형 반도체 소자의 제조 방법
US8592978B2 (en) Method of fabricating semiconductor device and the semiconductor device
US20150028410A1 (en) Non-volatile memory device and method for manufacturing same
US20150371895A1 (en) Method for manufacturing smeiconductor device
JP2013089958A (ja) 不揮発性メモリ装置の製造方法
JP4290548B2 (ja) アクセスゲートと制御ゲートと電荷蓄積領域とを有するメモリセルを含む不揮発性メモリを備えた半導体装置の製造方法
JP2009289813A (ja) 不揮発性半導体記憶装置の製造方法
KR20120077031A (ko) 비휘발성 메모리 장치의 제조 방법 및 이에 이용되는 포토마스크
TWI572016B (zh) 半導體結構及其製造方法
TW201822301A (zh) 半導體裝置及其製造方法
TWI451533B (zh) 嵌入式快閃記憶體的製造方法
TWI539520B (zh) 記憶體元件及其形成方法與半導體元件的形成方法
KR101966894B1 (ko) 계단형 패턴 형성 방법
US20150069485A1 (en) Semiconductor device and method of manufacturing the same
CN101241898B (zh) 半导体器件及其制造方法
US20160013129A1 (en) Semiconductor memory device
KR101099513B1 (ko) 플래쉬 메모리소자의 콘택플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application