KR20120074517A - 멀티스크린 디스플레이 패널의 영상 신호 보정 장치 - Google Patents

멀티스크린 디스플레이 패널의 영상 신호 보정 장치 Download PDF

Info

Publication number
KR20120074517A
KR20120074517A KR1020100136379A KR20100136379A KR20120074517A KR 20120074517 A KR20120074517 A KR 20120074517A KR 1020100136379 A KR1020100136379 A KR 1020100136379A KR 20100136379 A KR20100136379 A KR 20100136379A KR 20120074517 A KR20120074517 A KR 20120074517A
Authority
KR
South Korea
Prior art keywords
display panel
image
processing unit
image signal
frame buffer
Prior art date
Application number
KR1020100136379A
Other languages
English (en)
Inventor
정지봉
Original Assignee
주식회사 오리온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오리온 filed Critical 주식회사 오리온
Priority to KR1020100136379A priority Critical patent/KR20120074517A/ko
Publication of KR20120074517A publication Critical patent/KR20120074517A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 외부로부터 입력받은 영상 신호를 패널의 개수에 맞게 화면을 분할하여 확대한 후, 각 위치의 디스플레이 패널로 인가할 때, 수직 배치되는 화면 간에 발생하는 시간 지연을 보상해서 화면이 어긋나지 않도록 하는 멀티스크린 디스플레이 패널의 영상 신호 보정 장치에 관한 것이다.
이를 위해, 본 발명은 외부로부터 입력받은 영상 신호를 디스플레이 패널의 개수에 맞게 화면 분할하여 확대한 후, 각 위치의 디스플레이 패널로 인가하는 영상 처리부와, 영상 처리부와 각각의 디스플레이 패널 사이에 위치하여 영상 처리부에서 출력되는 영상 신호에 대한 수직 동기 신호를 맞춘 후, 각각의 디스플레이 패널로 인가하는 복수의 프레임 버퍼부를 포함하여 이루어지되, 각각의 프레임 버퍼부는, 영상 처리부로부터 인가받은 멀티스크린 디스플레이 패널에 대한 행×열 정보와 자신의 위치 정보에 의거하여 지연 시간을 설정한 후, 영상 처리부로부터 인가받은 영상 신호를 설정된 지연 시간만큼 저장하고 있다가 각각의 디스플레이 패널로 출력하여, 영상 신호에 대한 수직 동기 신호를 맞추도록 구성되는 것이 바람직하다.
이에 따라, 본 발명은 영상 처리부에서 분할하여 확대한 영상 신호를 각 위치의 디스플레이 패널로 인가하기 전에 영상 신호를 일정 시간동안 저장하는 프레임 버퍼에서 영상 신호의 수직 동기 신호를 맞춰 출력함으로써, 수직 배치되는 화면 간에 발생하는 시간 지연을 보상할 수 있게 됨에 따라, 수직 배치된 화면 간에 어긋나는 현상이 발생하지 않게 된다.

Description

멀티스크린 디스플레이 패널의 영상 신호 보정 장치{APPARATUS FOR COMPENSATING VIDEO SIGNAL OF MULTI SCREEN DISPLAY PANEL}
본 발명은 멀티스크린 디스플레이 패널의 영상 신호 보정 장치에 관한 것으로서, 특히 외부로부터 입력받은 영상 신호를 패널의 개수에 맞게 화면을 분할하여 확대한 후, 각 위치의 디스플레이 패널로 인가할 때, 수직 배치되는 화면 간에 발생하는 시간 지연을 보상해서 화면이 어긋나지 않도록 하는 멀티스크린 디스플레이 패널의 영상 신호 보정 장치에 관한 것이다.
일반적으로 디스플레이 패널을 이용한 대형 화면의 영상 표시 장치를 만들기 위해 멀티스크린 방식으로 할 경우 복수 개의 단위 디스플레이 패널을 연접하여 구성한다.
전술한 바와 같이, 복수 개의 단위 디스플레이 패널을 상하좌우로 연접하여 하나의 화면을 구성하는 멀티스크린 디스플레이 패널에서는, 각 행×열로 복수 개의 디스플레이 패널이 배치되면, 수직 배치된 각 행간에 영상 신호의 시간 지연이 발생하여 화면 표현시 정렬이 틀어지는 문제점이 발생하게 된다.
즉, 멀티스크린 디스플레이 패널이 M(수평)×N(수직)의 개수로 구성된 경우, 도 1에 도시하는 바와 같이 외부로부터 입력받은 영상 신호를 영상 처리부(1)에서 패널의 개수(M×N)에 맞게 화면을 분할한 후, 확대하여 각 위치의 디스플레이 패널(5-1, …, 5-(M×N))에 인가하는 데, 영상 처리부(1)에서 원 영상 신호를 디스플레이 패널의 개수(M×N)에 맞게 화면을 분할하여 확대한 후, 각 셋(디스플레이 패널)에 공급할 때, 행의 수(M)만큼 일정 시간씩 수직 배치된 화면 간에 시간 지연이 발생하여, 도 2에 도시하는 바와 같이 멀티스크린 디스플레이 패널에 실제 표시되는 화면이 수직 간에 어긋나는 현상이 발생하게 되는 문제점이 있다.
예를 들어, 원 영상 신호에 추출되는 수직 동기 신호를 Vsync(a)라 하고, 첫 번째 행에 배치된 셋(Set)들인 셋1, 셋2, 셋3에 인가되는 수직 동기 신호를 Vsync(b), 두 번째 행에 배치된 셋들인 셋4, 셋5, 셋6에 인가되는 수직 동기 신호를 Vsync(c), 세 번째 행에 배치된 셋들인 셋7, 셋8, 셋9에 인가되는 수직 동기 신호를 Vsync(d)라고 할 때, 동기 신호의 시간 지연 현상 때문에, 도 3에 도시하는 바와 같이, 첫 번째 행에 배치된 셋들에 인가되는 Vsync(b)를 제외한 두 번째 행과 세 번째 행에 배치된 셋들에는 Vsync(a)보다 지연된 동기 신호 펄스가 인가되는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 영상 처리부에서 분할하여 확대한 영상 신호를 각 위치의 디스플레이 패널로 인가하기 전에 영상 신호를 일정 시간동안 저장하는 프레임 버퍼에서 영상 신호의 수직 동기 신호를 맞춰 출력함으로써, 수직 배치되는 화면 간에 발생하는 시간 지연을 보상할 수 있도록 하는 멀티스크린 디스플레이 패널의 영상 신호 보정 장치를 제공함에 그 목적이 있다.
전술한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 멀티스크린 디스플레이 패널의 영상 신호 보정 장치는, 외부로부터 입력받은 영상 신호를 디스플레이 패널의 개수에 맞게 화면 분할하여 확대한 후, 각 위치의 디스플레이 패널로 인가하는 영상 처리부와; 상기 영상 처리부와 각각의 디스플레이 패널 사이에 위치하여 상기 영상 처리부에서 출력되는 영상 신호에 대한 수직 동기 신호를 맞춘 후, 각각의 디스플레이 패널로 인가하는 복수의 프레임 버퍼부를 포함하여 이루어지는 것이 바람직하다.
나아가, 상기 복수의 프레임 버퍼부는, 상기 영상 처리부로부터 인가받은 멀티스크린 디스플레이 패널에 대한 행×열 정보와 자신의 위치 정보에 의거하여 지연 시간을 설정한 후, 상기 영상 처리부로부터 인가받은 영상 신호를 설정된 지연 시간만큼 저장하고 있다가 각각의 디스플레이 패널로 출력하여, 영상 신호에 대한 수직 동기 신호를 맞추는 것이 바람직하다.
한편, 본 발명의 다른 실시예에 따른 멀티스크린 디스플레이 패널의 영상 신호 보정 장치는, 디지털 처리부와 프레임 버퍼부를 포함하는 복수의 디스플레이 패널과; 외부로부터 입력받은 영상 신호를 디스플레이 패널의 개수에 맞게 화면 분할하여 확대한 후, 각 위치의 디스플레이 패널로 인가하는 영상 처리부를 포함하여 이루어지되, 상기 디지털 처리부는, 상기 영상 처리부로부터 인가받은 멀티스크린 디스플레이 패널에 대한 행×열 정보와 자신의 위치 정보에 의거하여 지연 시간을 설정하고, 상기 영상 처리부로부터 영상 신호를 인가받으면, 인가받은 영상 신호를 상기 프레임 버퍼부에 저장했다가 상기 설정된 지연 시간이 지나면, 상기 프레임 버퍼부에서 영상 신호를 읽어와 디스플레이하는 것이 바람직하다.
본 발명의 멀티스크린 디스플레이 패널의 영상 신호 보정 장치에 따르면, 영상 처리부에서 분할하여 확대한 영상 신호를 각 위치의 디스플레이 패널로 인가하기 전에 영상 신호를 일정 시간동안 저장하는 프레임 버퍼에서 영상 신호의 수직 동기 신호를 맞춰 출력함으로써, 수직 배치되는 화면 간에 발생하는 시간 지연을 보상할 수 있게 됨에 따라, 수직 배치된 화면 간에 어긋나는 현상이 발생하지 않게 된다.
도 1 내지 도 3은 종래 기술에 따른 멀티스크린 디스플레이 패널의 동작을 설명하기 위한 도면.
도 4는 본 발명의 일 실시예에 따른 멀티스크린 디스플레이 패널의 영상 신호 보정 장치의 구성을 예시적으로 보인 도면.
도 5 내지 도 7은 본 발명의 일 실시예에 다른 멀티스크린 디스플레이 패널의 영상 신호 보정 장치의 동작을 설명하기 위해 예시적으로 보인 도면.
도 8은 본 발명의 다른 실시예에 따른 멀티스크린 디스플레이 패널의 영상 신호 보정 장치의 구성을 예시적으로 보인 도면.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 멀티스크린 디스플레이 패널의 영상 신호 보정 장치에 대해서 상세하게 설명한다.
도 4는 본 발명의 일 실시예에 따른 멀티스크린 디스플레이 패널의 영상 신호 보정 장치의 구성을 예시적으로 보인 도이다.
도 4에서, 영상 처리부(10)는 외부로부터 입력받은 영상 신호를 디스플레이 패널의 개수에 맞게 화면 분할하여 확대한 후, 확대된 각각의 영상 신호를 프레임 버퍼부(21, …, 29)를 통해 각 위치의 디스플레이 패널(31, …, 39)로 인가한다.
전술한, 영상 처리부(10)는 각각의 프레임 버퍼부(21, …, 29)가 수직 동기 신호를 맞추기 위한 지연 시간을 설정할 수 있도록 각각의 프레임 버퍼부(21, …, 29)로 멀티스크린 디스플레이 패널에 대한 행×열 정보와 각각의 프레임 버퍼부(21, …, 29)에 대한 위치 정보(ID)를 제공한다.
한편, 복수의 프레임 버퍼부(21, …, 29)는 영상 처리부(10)와 각각의 디스플레이 패널(31, …, 39) 사이에 위치하여 영상 처리부(10)에서 출력되는 영상 신호에 대한 수직 동기 신호를 맞춘 후, 각각의 디스플레이 패널(31, …, 39)로 인가한다.
즉, 각각의 프레임 버퍼부(21, …, 29)는 영상 처리부(10)로부터 인가받은 멀티스크린 디스플레이 패널에 대한 행×열 정보와 자신의 위치 정보(ID)에 의거하여 수직 동기 신호의 동기를 맞추기 위해 필요한 지연 시간을 산출하여 설정하고, 영상 처리부(10)로부터 영상 신호를 인가받으면, 인가받은 영상 신호를 설정된 지연 시간만큼 저장하고 있다가 연결되어 있는 각각의 디스플레이 패널(31, …, 39)로 출력한다.
예를 들어, 입력 주파수가 60㎐이고, 멀티스크린 디스플레이 패널이 도 5에 도시하는 바와 같이, 3(M)×3(N) 매트릭스 형태로 구현되어 있다고 가정했을 때, 1프레임에 대한 시간은 16.6㎳이고, 이를 총 행(M)수로 나누면, 16.6㎳/3(M)=5.5㎳가 된다.
이에 따라, 영상 처리부(10)에서 셋1, 셋2, 셋3으로 인가되는 영상 신호가 가장 먼저 출력되고, 1행의 영상 신호보다 5.5㎳의 시간이 지연된 후에 셋4, 셋5, 셋6으로 인가되는 영상 신호가 출력되며, 1행의 영상 신호보다 11㎳의 시간이 지연된 후에 셋7, 셋8, 셋9로 인가되는 영상 신호가 출력된다.
이와 같이, 어긋난 수직 동기 신호의 동기를 맞추기 위해 각각의 프레임 버퍼부(21, …, 29)는 영상 처리부(10)로부터 인가받은 멀티스크린 디스플레이 패널에 대한 행×열 정보와 자신의 위치 정보(ID)에 의거하여 지연 시간을 설정한다.
즉, 1행에 배치되는 셋1(31), 셋2(32), 셋3(33)과 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(21, 22, 23)는 행×열 정보와 자신의 위치 정보(ID)에 의거하여 11㎳의 지연 시간을 갖게 되고, 2행에 배치되는 셋4(34), 셋5(35), 셋6(36)과 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(24, 25, 26)도 행×열 정보와 자신의 위치 정보(ID)에 의거하여 5.5㎳의 지연 시간을 갖게 되며, 마지막 행인 3행에 배치되는 셋7(37), 셋8(38), 셋9(39)와 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(27, 28, 29) 또한 행×열 정보와 자신의 위치 정보(ID)에 의거하여 0㎳의 지연 시간을 갖게 된다.
이에 따라, 영상 처리부(10)로부터 영상 신호가 가장 늦게 인가되는 마지막 행인 3행에 배치되는 셋7(37), 셋8(38), 셋9(39)와 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(27, 28, 29)는 도 6에 도시하는 바와 같이, 영상 처리부(10)로부터 인가되는 영상 신호를 지연시키지 않고 바로 연결되어 있는 디스플레이 패널인 셋7(37), 셋8(38), 셋9(39)로 출력한다.
전술한 바와 같이, 마지막 행인 3행에 배치되는 셋들인 셋7(37), 셋8(38), 셋9(39)에는 영상 신호가 지연되지 않고 바로 인가되므로, 3행에 배치된 디스플레이 패널(37, 38, 39)과 영상 처리부(10) 사이에는 프레임 버퍼부(27, 28, 29)를 배치하지 않을 수도 있다.
그리고, 2행에 배치되는 셋4(34), 셋5(35), 셋6(36)과 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(24, 25, 26)는 마지막 행인 3행에 배치되는 셋7(37), 셋8(38), 셋9(39)로 인가되는 영상 신호와 수직 동기 신호를 맞추기 위해 도 6에 도시하는 바와 같이, 영상 처리부(10)로부터 인가받은 영상 신호를 5.5㎳동안 저장하고 있다가 출력한다.
그리고, 1행에 배치되는 셋1(31), 셋2(32), 셋3(33)과 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(21, 22, 23)는 마지막 행인 3행에 배치되는 셋7(37), 셋8(38), 셋9(39)로 인가되는 영상 신호와 수직 동기 신호를 맞추기 위해 도 6에 도시하는 바와 같이, 영상 처리부(10)로부터 인가받은 영상 신호를 11㎳동안 저장하고 있다가 출력한다.
전술한 바와 같이, 마지막 행인 3행에 배치되는 셋7(37), 셋8(38), 셋9(39)와 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(27, 28, 29)는 지연 시간없이 바로 디스플레이 패널(37, 38, 39)로 영상 신호를 출력하고, 2행에 배치되는 셋4(34), 셋5(35), 셋6(36)과 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(24, 25, 26)는 영상 처리부(10)로부터 인가받은 영상 신호를 5.5㎳동안 저장하고 있다가 출력하며, 1행에 배치되는 셋1(31), 셋2(32), 셋3(33)과 영상 처리부(10) 사이에 연결되는 프레임 버퍼부(21, 22, 23)는 영상 처리부(10)로부터 인가받은 영상 신호를 11㎳동안 저장하고 있다가 출력함에 따라, 도 7에 도시하는 바와 같이 모든 셋으로 인가되는 영상 신호의 수직 동기 신호가 일치하게 된다.
도 8은 본 발명의 다른 실시예에 따른 멀티스크린 디스플레이 패널의 영상 신호 보정 장치의 구성을 예시적으로 보인 도이다.
도 8에서 영상 처리부(50)는 외부로부터 입력받은 영상 신호를 디스플레이 패널의 개수에 맞게 화면 분할하여 확대한 후, 확대된 각각의 영상 신호를 각 위치의 디스플레이 패널(61, …, 69)로 인가한다.
전술한, 영상 처리부(50)는 각각의 디스플레이 패널(61, …, 69)이 수직 동기 신호를 맞추기 위한 지연 시간을 설정할 수 있도록 각각의 디스플레이 패널(61, …, 69)로 멀티스크린 디스플레이 패널에 대한 행×열 정보와 각각의 디스플레이 패널(61, …, 69)에 대한 위치 정보(ID)를 제공한다.
한편, 각각의 디스플레이 패널(61, …, 69)은 디지털 처리부(61a, …, 69a)와 프레임 버퍼부(61b, …, 69b)를 포함하여 이루어진다.
전술한, 디지털 처리부(61a, …, 69a)는 영상 처리부(50)로부터 인가받은 멀티스크린 디스플레이 패널에 대한 행×열 정보와 자신의 위치 정보(ID)에 의거하여 수직 동기 신호의 동기를 맞추기 위해 필요한 지연 시간을 산출하여 설정하고, 영상 처리부(50)로부터 영상 신호를 인가받으면, 인가받은 영상 신호를 프레임 버퍼부(61b, …, 69b)에 저장했다가 설정된 지연 시간이 지나면, 프레임 버퍼부(61b, …, 69b)에서 영상 신호를 읽어와 이를 디스플레이한다.
즉, 1행에 배치되는 셋1(61), 셋2(62), 셋3(63)에 구비된 디지털 처리부(61a, 62a, 63a)는 행×열 정보와 자신의 위치 정보(ID)에 의거하여 11㎳의 지연 시간을 갖게 되고, 2행에 배치되는 셋4(64), 셋5(65), 셋6(66)에 구비된 디지털 처리부(64a, 65a, 66a)도 행×열 정보와 자신의 위치 정보(ID)에 의거하여 5.5㎳의 지연 시간을 갖게 되며, 마지막 행인 3행에 배치되는 셋7(67), 셋8(68), 셋9(69)에 구비된 디지털 처리부(67a, 68a, 69a) 또한 행×열 정보와 자신의 위치 정보(ID)에 의거하여 0㎳의 지연 시간을 갖게 된다.
이에 따라, 영상 처리부(50)로부터 영상 신호가 가장 늦게 인가되는 마지막 행인 3행에 배치되는 셋7(67), 셋8(68), 셋9(69)에 구비된 디지털 처리부(67a, 68a, 69a)는 영상 처리부(50)로부터 인가되는 영상 신호를 지연시키지 않고 바로 디스플레이한다.
전술한 바와 같이, 마지막 행인 3행에 배치되는 셋들인 셋7(67), 셋8(68), 셋9(69)에는 영상 신호가 지연되지 않고 바로 인가되므로, 3행에 배치되는 디스플레이 패널(67, 68, 69)은 프레임 버퍼부(67b, 68b, 69b)를 구비하지 않을 수도 있다.
그리고, 2행에 배치되는 셋4(64), 셋5(65), 셋6(66)에 구비된 디지털 처리부(64a, 65a, 66a)는 마지막 행인 3행에 배치되는 셋7(67), 셋8(68), 셋9(69)의 영상 신호와 수직 동기 신호를 맞추기 위해 영상 처리부(50)로부터 인가받은 영상 신호를 프레임 버퍼부(64b, 65b, 66b)에 저장했다가 5.5㎳가 지나면, 프레임 버퍼부(64b, 65b, 66b)에서 영상 신호를 읽어와 이를 디스플레이한다.
그리고, 1행에 배치되는 셋1(61), 셋2(62), 셋3(63)에 구비된 디지털 처리부(61a, 62a, 63a)는 마지막 행인 3행에 배치되는 셋7(67), 셋8(68), 셋9(69)의 영상 신호와 수직 동기 신호를 맞추기 위해 영상 처리부(50)로부터 인가받은 영상 신호를 프레임 버퍼부(61b, 62b, 63b)에 저장했다가 11㎳가 지나면, 프레임 버퍼부(61b, 62b, 63b)에서 영상 신호를 읽어와 이를 디스플레이한다.
본 발명의 멀티스크린 디스플레이 패널의 영상 신호 보정 장치는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.
10, 50. 영상 처리부,
21, …, 29, 61b, …, 69b. 프레임 버퍼부,
31, …, 39, 61, …, 69. 디스플레이 패널,
61a, …, 69a. 디지털 처리부

Claims (3)

  1. 외부로부터 입력받은 영상 신호를 디스플레이 패널의 개수에 맞게 화면 분할하여 확대한 후, 각 위치의 디스플레이 패널로 인가하는 영상 처리부와;
    상기 영상 처리부와 각각의 디스플레이 패널 사이에 위치하여 상기 영상 처리부에서 출력되는 영상 신호에 대한 수직 동기 신호를 맞춘 후, 각각의 디스플레이 패널로 인가하는 복수의 프레임 버퍼부를 포함하여 이루어지는 멀티스크린 디스플레이 패널의 영상 신호 보정 장치.
  2. 제 1항에 있어서, 상기 복수의 프레임 버퍼부는,
    상기 영상 처리부로부터 인가받은 멀티스크린 디스플레이 패널에 대한 행×열 정보와 자신의 위치 정보에 의거하여 지연 시간을 설정한 후, 상기 영상 처리부로부터 인가받은 영상 신호를 설정된 지연 시간만큼 저장하고 있다가 각각의 디스플레이 패널로 출력하여, 영상 신호에 대한 수직 동기 신호를 맞추는 것을 특징으로 하는 멀티스크린 디스플레이 패널의 영상 신호 보정 장치.
  3. 디지털 처리부와 프레임 버퍼부를 포함하는 복수의 디스플레이 패널과;
    외부로부터 입력받은 영상 신호를 디스플레이 패널의 개수에 맞게 화면 분할하여 확대한 후, 각 위치의 디스플레이 패널로 인가하는 영상 처리부를 포함하여 이루어지되,
    상기 디지털 처리부는, 상기 영상 처리부로부터 인가받은 멀티스크린 디스플레이 패널에 대한 행×열 정보와 자신의 위치 정보에 의거하여 지연 시간을 설정하고, 상기 영상 처리부로부터 영상 신호를 인가받으면, 인가받은 영상 신호를 상기 프레임 버퍼부에 저장했다가 상기 설정된 지연 시간이 지나면, 상기 프레임 버퍼부에서 영상 신호를 읽어와 디스플레이하는 것을 특징으로 하는 멀티스크린 디스플레이 패널의 영상 신호 보정 장치.
KR1020100136379A 2010-12-28 2010-12-28 멀티스크린 디스플레이 패널의 영상 신호 보정 장치 KR20120074517A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100136379A KR20120074517A (ko) 2010-12-28 2010-12-28 멀티스크린 디스플레이 패널의 영상 신호 보정 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100136379A KR20120074517A (ko) 2010-12-28 2010-12-28 멀티스크린 디스플레이 패널의 영상 신호 보정 장치

Publications (1)

Publication Number Publication Date
KR20120074517A true KR20120074517A (ko) 2012-07-06

Family

ID=46708624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100136379A KR20120074517A (ko) 2010-12-28 2010-12-28 멀티스크린 디스플레이 패널의 영상 신호 보정 장치

Country Status (1)

Country Link
KR (1) KR20120074517A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140067343A (ko) * 2012-11-26 2014-06-05 주식회사 오리온 멀티스크린 시스템의 디스플레이 패널 id 설정 장치 및 방법
KR101404811B1 (ko) * 2012-12-12 2014-06-27 한국산업은행 보드 확장형 전자칠판
WO2018101510A1 (ko) * 2016-11-30 2018-06-07 주식회사 노크 복수의 콘텐츠 지원 디바이스를 이용하여 콘텐츠를 제공하기 위한 방법, 그리고 상기 방법이 실현되도록 하기 위한 콘텐츠 지원 디바이스
US10096303B2 (en) 2014-08-25 2018-10-09 Samsung Electronics Co., Ltd. Host and multi-display system including the same
WO2021085697A1 (ko) * 2019-11-01 2021-05-06 엘지전자 주식회사 신호 처리 장치 및 이를 구비하는 영상표시장치
US11495167B2 (en) 2020-12-21 2022-11-08 Lg Display Co., Ltd. Infinitely expandable display device
US11650779B2 (en) 2020-12-14 2023-05-16 Lg Display Co., Ltd. Infinitely expandable display apparatus and driving method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140067343A (ko) * 2012-11-26 2014-06-05 주식회사 오리온 멀티스크린 시스템의 디스플레이 패널 id 설정 장치 및 방법
KR101404811B1 (ko) * 2012-12-12 2014-06-27 한국산업은행 보드 확장형 전자칠판
US10096303B2 (en) 2014-08-25 2018-10-09 Samsung Electronics Co., Ltd. Host and multi-display system including the same
WO2018101510A1 (ko) * 2016-11-30 2018-06-07 주식회사 노크 복수의 콘텐츠 지원 디바이스를 이용하여 콘텐츠를 제공하기 위한 방법, 그리고 상기 방법이 실현되도록 하기 위한 콘텐츠 지원 디바이스
WO2021085697A1 (ko) * 2019-11-01 2021-05-06 엘지전자 주식회사 신호 처리 장치 및 이를 구비하는 영상표시장치
US11881149B2 (en) 2019-11-01 2024-01-23 Lg Electronics Inc. Signal processing device and image display device comprising same
US11650779B2 (en) 2020-12-14 2023-05-16 Lg Display Co., Ltd. Infinitely expandable display apparatus and driving method thereof
US11495167B2 (en) 2020-12-21 2022-11-08 Lg Display Co., Ltd. Infinitely expandable display device

Similar Documents

Publication Publication Date Title
KR20120074517A (ko) 멀티스크린 디스플레이 패널의 영상 신호 보정 장치
US9830884B2 (en) Multi-display device, display system including the same and display method thereof
JP4245632B2 (ja) 画面同期制御装置
KR101467714B1 (ko) 다중 디스플레이들을 위한 이미지 동기화
US20140111530A1 (en) Apparatus and method for buffering signal delay between display device in multi-display environment
US8847848B2 (en) Display apparatus and control method thereof
JP2004173277A (ja) 画面分割機能を有する映像ディスプレイ装置
JP2017142339A (ja) ディスプレイシステム及びディスプレイシステムの制御方法
KR20050022406A (ko) 멀티스크린 디스플레이 시스템 및 그 제어방법
CN102117595A (zh) 用于对齐帧数据的技术
KR100653061B1 (ko) 디스플레이 시스템 및 호스트 디바이스
KR20030003051A (ko) 영상신호 처리방법 및 장치
WO2015083269A1 (ja) 画像表示装置、画像表示システム及び画像表示方法
JP2015200701A (ja) マルチディスプレイシステムおよびマルチディスプレイ視認システム
US20080062185A1 (en) Frame synchronization method and device utilizing frame buffer
US20200089461A1 (en) Multi-screen display system, image display device, image display method, and image display program
KR101856177B1 (ko) 다중 신호 처리 시스템
JP2007093695A (ja) 表示駆動装置及びその駆動制御方法
JP6500198B2 (ja) 遊技機
KR102568911B1 (ko) 표시 장치 및 이의 구동 방법
KR102258501B1 (ko) Fpga 기반의 다 채널 영상 조합 출력 장치
WO2002065440A1 (fr) Dispositif d"affichage d"images de grand format
US9575711B2 (en) Display apparatus, multi-image display system, and display control method
JP2011069914A (ja) 表示制御装置および表示制御方法
US9933987B2 (en) Multi-display system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application