CN102117595A - 用于对齐帧数据的技术 - Google Patents

用于对齐帧数据的技术 Download PDF

Info

Publication number
CN102117595A
CN102117595A CN2010106229675A CN201010622967A CN102117595A CN 102117595 A CN102117595 A CN 102117595A CN 2010106229675 A CN2010106229675 A CN 2010106229675A CN 201010622967 A CN201010622967 A CN 201010622967A CN 102117595 A CN102117595 A CN 102117595A
Authority
CN
China
Prior art keywords
frame
vertical blanking
blanking interval
source
display interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106229675A
Other languages
English (en)
Other versions
CN102117595B (zh
Inventor
M·瓦斯克斯
R·兰甘塔纳
柯世华
T·M·维特尔
韩坰兑
P·S·迪芬伯格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201410115217.7A priority Critical patent/CN103886849B/zh
Priority to CN201610891251.2A priority patent/CN106251825A/zh
Publication of CN102117595A publication Critical patent/CN102117595A/zh
Application granted granted Critical
Publication of CN102117595B publication Critical patent/CN102117595B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

描述了可用于同步来自多个源的帧的开始以使在显示器将输出来自下一个源的帧时当前源和下一个源的边界对齐的技术。这些技术可用于在从第一视频源改变为第二视频源时避免可见畸变。

Description

用于对齐帧数据的技术
领域
本文中公开的主题内容一般涉及图像的显示，尤其涉及对齐从图形引擎接收的数据。
相关技术
诸如液晶显示器(LCD)之类的显示设备使用像素行列栅格来显示图像。显示设备接收电信号并在栅格上的位置处显示像素属性。使显示设备的时序与供应用于显示的信号的图形引擎的时序同步是一个重要问题。生成时序信号以协调栅格上的像素的显示时序与从图形引擎接收的信号的时序。例如，垂直同步脉冲(VSYNC)被用于使一个屏幕刷新的结束与下一屏幕刷新的开始同步。水平同步脉冲(HSYNC)被用于将列指针复位到显示器的边缘。
在一些情形中，显示器从显示来自存储器缓冲器的图像切换到显示来自图形引擎的视频。在一些情形中可使用存储器缓冲器，其中显示器将渲染来自帧缓冲器而非来自诸如图形引擎等外部源的一个或多个帧。在从显示来自存储器缓冲器的图像改变为显示来自图形引擎的视频时避免诸如伪像或部分屏幕渲染等不想要的图像缺陷是合需的。
附图简述
本发明的各实施例作为示例而非限制在附图中示出，在附图中相同的参考标号指示相似的元素。
图1是具有显示器的系统的框图，该显示器能在从显示接口和帧缓冲器输出帧之间切换。
图2描绘来自源的帧与来自帧缓冲器的帧的对齐，其中来自帧缓冲器的帧比来自显示接口的帧具有更长的垂直消隐区域。
图3描绘来自源的帧与来自帧缓冲器的帧的对齐，其中来自帧缓冲器的帧比来自显示接口的帧具有更短的垂直消隐区域。
图4描绘了来自帧缓冲器的帧与来自源的帧的对齐。
图5描绘了其中在SRD_ON变为无效之后来自源的帧在源帧信号“源_VDE”的第一下降沿之后立即被发送给显示器的情景。
图6A和6B描绘了使用源信标信号来实现同步。
图7描绘可用于变动垂直消隐区间以对齐来自帧缓冲器的帧与来自图形引擎、显示接口或其他源的帧的示例系统。
图8描绘了来自帧缓冲器的帧与来自图形引擎的帧不对齐的情景。
图9描绘了其中信号“RX帧n+1”转换到有效状态在当信号“TX帧n+1”转换到有效状态时的“同步时间”窗口内进行的示例。
图10描绘了根据一实施例的系统。
详细描述
贯穿本说明书引述的“一个实施例”或“实施例”意指结合该实施例描述的特定特征、结构或特性被包含在本发明的至少一个实施例中。由此，短语“在一个实施例中”或“实施例”在贯穿本说明书各处的出现并非必要地全部引述同一实施例。此外，这些特定特征、结构或特性能在一个或多个实施例中加以组合。
描述了在使用单帧缓冲器(即，仅保持一帧数据的帧缓冲器)的同时在从帧缓冲器切换到显示接口时使帧缓冲器数据流重新同步到显示接口数据流的各种技术。各个实施例可在面板被置于自刷新模式且现在需要切换到主机生成的时序时使用，从而显示图像从静态图像转换到从主机流送的连续图像。自刷新模式可以是在显示器将渲染来自帧缓冲器而非来自诸如图形引擎等外部源的一个或多个帧时的模式。然而，各个实施例可用在包含帧缓冲器且从主机流送的图像时常不存在的任何显示器中。例如，若显示设备将通过有线或无线路线接收视频或图像信号且信号传输中断，则来自帧缓冲器的视频或图像可被显示以代替所传送的视频或图像。
各个实施例提供了帧对齐技术，用于尝试在将来自第一和第二帧源的帧对齐之后实现从第一帧源转换到第二帧源。例如，第一帧源可以是存储器缓冲器，而第二帧源可以是来自诸如图形引擎或摄影机等视频源的帧流。每个数据帧表示相当于一个屏幕的像素。在第一源提供相当于一帧的数据之后，各个实施例确定第二源何时将提供相当于一帧的数据的时间并在所确定的时间将视频源改变为第二源。
图1是具有显示器的系统的框图，该显示器能在从显示接口和帧缓冲器输出帧之间切换。帧缓冲器102可以是单端口RAM，但可实现为其他类型的存储器。帧缓冲器允许对帧缓冲器的同时读取和写入。读取和写入不必是同时的。在帧被读取时，帧可被写入。例如，这可以是时分复用的。
多路复用器(MUX)104将来自帧缓冲器102的图像或通过接收机106从主机设备接收的图像提供给显示器(未示出)。接收机106可与视频电子标准协会(VESA)显示端口标准第1版修订1a(2008)及其修订版兼容。读取FIFO和速率转换器108将来自帧缓冲器102的图像或视频提供给MUX 104。RX数据标识来自显示接口(例如，从主机图形引擎、芯片组、或平台控制器中枢(PCH)(未示出)路由而来)的数据。时序生成器110控制MUX 104是输出来自RX数据的图像或视频还是输出来自帧缓冲器102的图像或视频。
在系统处于低功率状态时，显示接口被禁用并且从帧缓冲器102中的数据刷新显示图像。当从显示接口接收的图像开始变化或其他条件得到满足时，系统进入高功率状态。进而，显示接口被重新启用并且显示图像基于来自显示接口的数据被刷新，或者存在其中显示图像基于来自显示接口的数据被刷新的其他状况。MUX 104在帧缓冲器102或显示接口之间进行选择以刷新显示器。为了使该进入和退出低功率状态的转换能在任何时间进行，帧缓冲器102与经由显示接口驱动显示器的图形引擎之间的切换在显示器上没有任何可观察伪像的情况下进行是合需的。为了减少伪像，来自帧缓冲器102的帧与来自显示接口的帧对齐是合需的。
表1汇总了可用于从第一帧源改变为第二帧源的各个实施例的特性。
表1
Figure BSA00000413902800041
VT指示以线计数计的源帧长度，以及N指示来自显示接口的帧和来自帧缓冲器的帧的垂直消隐区域之间以线计数计的差异。VT可以时间的方式表达。
在每一种情形中，大约在来自帧缓冲器的帧的垂直消隐区域与来自图形引擎的帧的垂直消隐区域对齐时切换来自MUX的输出。信号“TCON_VDE”表示来自显示器的帧缓冲器的显示的垂直启用。当信号“TCON_VDE”为有效状态时，数据可用于显示。但当信号“TCON_VDE”为无效状态时，出现垂直消隐区域。信号“源_VDE”表示来自显示接口的显示的垂直启用。当信号“源_VDE”为有效状态时，来自显示接口的数据可用于显示。当信号“源_VDE”处于无效状态时，对于来自显示接口的帧出现垂直消隐区域。
信号SRD_ON变成无效状态表示显示器从显示接口上的下一垂直有效区域起点开始将用来自显示接口的数据来驱动，并且来自图形引擎的帧可被存储到缓冲器中并从该缓冲器读出以供显示，直至进行了对齐。在进行了对齐之后，由显示接口直接提供帧进行显示而非从帧缓冲器提供帧。
当MUX输出来自显示接口的帧时，帧缓冲器可被断电。例如，将帧缓冲器102断电可涉及时钟门控或功率门控帧缓冲器102的组件以及其他组件，诸如时序同步器、存储器控制器和仲裁器、时序生成器110、写入地址和控制、读取地址和控制、写入FIFO和速率转换器、以及读取FIFO和速率转换器108。
信号“SRD_状态”(未描绘)使来自MUX的输出进行切换。当信号“SRD_状态”处于有效状态时，数据从帧缓冲器输出，但当信号“SRD_状态”处于无效状态时，来自显示接口的数据被输出。信号“SRD_状态”变成无效状态指示已进行对齐且MUX可传递来自显示接口的输出视频流代替来自帧缓冲器的输出视频流。
“TCON_VDE”和“源_VDE”(未描绘)处于有效状态表示帧的一部分可用于分别从帧缓冲器和显示接口读取。“TCON_VDE”和“源_VDE”的下降沿分别表示来自帧缓冲器和显示接口的帧开始出现垂直消隐区间。在各个实施例中，在“源_VDE”的下降沿落在基于TCON帧时序的时间窗口内时，信号“SRD_状态”转换到无效状态。替换实施例在基于TCON帧时序的时序点落在基于“源_VDE”时序的窗口内时将信号“SRD_状态”转换到无效状态。始于信号“源_VDE”紧接着的下一个上升沿的帧从MUX输出以供显示。
例如，该窗口可在从“TCON_VDE”的下降沿起的某延迟之后变为有效，这实现对于TCON帧不违背显示的最小垂直消隐规范。该窗口可在从变成有效起的某延迟之后变为无效，这实现对于TCON帧不违背显示的最大垂直消隐规范，同时维持显示质量，诸如避免闪烁。取决于该实施例，可存在建立窗口的持续时间的其他因素，诸如实现“TCON_VDE”和“源_VDE”之间的合需相位差。
图2描绘来自源的帧与来自帧缓冲器的帧的对齐，其中来自帧缓冲器的帧比来自显示接口的帧具有更长的垂直消隐区域。在上表中，该情景被标记为“TCON落后”。在信号“SRD_ON”变为无效状态时，帧缓冲器读出一帧。来自显示接口的接下来的帧F1和F2被写入帧缓冲器并且还从帧缓冲器被读出以供显示。由于从源(例如，显示接口)提供的帧的垂直消隐区间小于来自帧缓冲器的帧的垂直消隐区间，因此每个帧周期来自帧缓冲器的帧相对于来自源的每个帧逼近N条线。
在圈出的区域中，源帧和帧缓冲器帧的消隐区域的开始落在彼此的窗口内。该事件触发信号“SRD_状态”转换到无效状态。在信号“源_VDE”的下一个上升沿，MUX输出来自图形引擎的帧F4。
前述窗口可在从TCON_VDE的下降沿起的一延迟处开始，从而对于TCON帧不违背显示的最小垂直消隐规范。该窗口可在从变成有效起的某延迟之后变为无效，这实现(1)对于TCON帧不违背显示的最大垂直消隐规范，同时维持显示质量，以及(2)尚未开始从帧缓冲器读取帧。
对齐的一个结果是来自帧缓冲器的帧F3被跳过且不被显示，尽管其被存储在帧缓冲器中。
对于图2的示例，实现锁定的最大时间可为VT/N，其中VT是源帧大小以及N是来自图形引擎的帧和来自帧缓冲器的帧的垂直消隐区域之间以线数计(或以时间方式计)的差异。若第一“源_VDE”恰好在SRD_ON变为无效时与TCON_VDE对齐，则最小锁定时间可为0帧。
图3描绘来自源的帧与来自帧缓冲器的帧的对齐，其中来自帧缓冲器的帧比来自源的帧具有更短的垂直消隐区域。在上表中，该情景被标记为“TCON领先”。由于从帧缓冲器提供的帧的垂直消隐区间小于来自源(例如，显示接口)的帧的垂直消隐区间，因此每个帧周期来自源的帧相对于来自帧缓冲器的每个帧逼近N条线。与图2的示例一样，在信号SRD_ON变为无效之后，来自源的帧被存储到帧缓冲器中并从帧缓冲器读出，直至源帧和帧缓冲器帧的垂直消隐区域的开始落在彼此的窗口内。
在圈出的区域中，源帧和帧缓冲器帧的垂直消隐区域的开始落在彼此的窗口内。该事件触发信号“SRD_状态”转换到无效状态。在信号“源_VDE”的下一个上升沿，显示器输出源帧而非来自帧缓冲器的帧。在该示例中，没有帧被跳过，因为在信号“SRD_ON”变为无效之后被存储在帧缓冲器中的来自显示接口的所有帧都被读出到显示器。
例如，该窗口可在“TCON_VDE”的下降沿之前的某时间处开始，这实现对于TCON帧不违背显示的最小垂直消隐规范，并且可在从变成有效起的某延迟之后变为无效，这实现(1)对于TCON不违背显示的最大垂直消隐规范以及(2)尚未开始从帧缓冲器读取帧。
对于图3的示例，最大锁定时间为VT/N，其中VT是源帧大小以及N是源缓冲器帧和来自帧缓冲器的帧的垂直消隐区域之间以线数或时间计的差异。若“源VDE”的第一帧恰好在SRD_ON变为无效时与TCON_VDE对齐，则最小锁定时间可为0帧。
在另一实施例中，图2或3的相应领先或落后对齐模式可被用于确定何时为显示输出来自图形引擎的帧代替来自帧缓冲器的帧。在上表中，该情景被标记为“自适应TCON同步”。紧接在SRD_ON变为无效状态以指示显示显示接口数据之后，就检查源和显示接口帧的垂直消隐。
时序控制器或其他逻辑确定可用于与在信号SRD_ON变为无效状态之后测得的“源_VDE”偏移量作比较的阈值P。可在帧缓冲器帧的垂直消隐的第一下降沿与源帧的垂直消隐的第一下降沿之间测量“源_VDE”偏移量。可使用以下等式来确定值P：
P＝N1*VT/(NI+N2)，其中
N1和N2是制造商指定值，以及
VT表示源帧时间(长度)。
时序控制器用N1和N2值编程，其中N1表示来自帧缓冲器的帧的落后于来自显示引擎的帧的编程极限，以及N2表示帧缓冲器帧领先于来自图形引擎的帧的编程极限。
可使用以下判决来确定使用落后还是领先对齐技术：
若初始“源_VDE”偏移量＜＝P，则使用落后技术(图2)或
若初始“源_VDE”偏移量＞P，则使用领先技术(图3)。
对于大多数面板，N2＜＜N1，因此最大锁定时间变成大于VT/2N。
图4描绘了来自帧缓冲器的帧与来自源的帧的对齐。在上表中，该情景被标记为“连续捕捉”。在该实施例中，源帧被写入帧缓冲器(源_VDE)并且甚至在已进行对齐之后帧也被读出帧缓冲器(TCON_VDE)。在对齐之前，来自帧缓冲器的帧的垂直消隐区间比来自源的帧的垂直消隐区间长。在替换实施例中，来自帧缓冲器的帧的垂直消隐区域可比源帧的垂直消隐区域超出N条线。
当SRD_ON变为无效时，来自显示接口的帧被写入帧缓冲器，但用于显示器的数据继续从帧缓冲器读出。这样，来自显示接口的每个帧先被写入帧缓冲器，然后从帧缓冲器读取并被发送给显示器。在虚线矩形区域中，源帧和帧缓冲器帧的消隐区域的开始落在彼此的窗口内。
源帧的消隐区域的开始(即，信号“源_VDE”变为无效状态)触发“SRD_状态”变为无效。帧继续从帧缓冲器读取，但在信号TCON_VDE的刚好下一个活跃状态之后，垂直消隐区域被设为匹配源帧“源_VDE”的垂直消隐区域。
例如，在其中基于TCON落后的连续捕捉的情形中，该窗口可在TCON_VDE的下降沿之后的某延迟处开始，从而对于TCON帧不违背显示的最小垂直消隐规范，并且该窗口可在从变成有效起的某延迟之后变为无效，这实现对于TCON帧不违背显示的最大垂直消隐规范，同时维持显示质量。该窗口还可构造成在TCON_VDE和“源_VDE”之间维持某个最小相位差。
实现锁定的最大时间可以为VT/N，其中VT是源帧大小以及N是源缓冲器帧和帧缓冲器帧的垂直消隐区域之间以线数计的差异。若第一“源_VDE”恰好与TCON_VDE对齐，则最小锁定时间可为0帧。
图5描绘了其中在SRD_ON变为无效之后来自源的帧在源帧信号“源_VDE”的第一下降沿之后立即被发送给显示器的情景。在上表中，该情景被标记为“TCON复位”。一种可能的情景是来自数据缓冲器的帧在源帧信号“源_VDE”的第一下降沿处可能尚未被完整读出以供显示。在源帧信号“源_VDE”的第一下降沿期间读出的帧被描绘为“短帧”。短帧表示未读出来自帧缓冲器的整个帧以供显示。例如，若帧中的前一半像素被显示，则被显示的后一半像素是先前发送的来自帧缓冲器的后一半。后一半像素的显示可能衰退，因此后一半像素上的图像降级可能是可见的。
在第一源帧信号“源_VDE”在TCON_VDE的垂直消隐区域期间转换到无效时，可能出现短帧。
在这种情景中，实现锁定的最大时间可为0。然而，可能因短帧而导致可见伪像。
图6A和6B描绘了其中源周期性地提供同步信号以在来自帧缓冲器的帧和来自源的帧之间维持同步的示例。在上表中，该情景被标记为“源信标”。在图6A中，信号“源_信标”指示垂直消隐区域的结束，而在图6B中，信号“源_信标”的上升沿或下降沿指示垂直消隐区域的开始。信号“源_信标”可采取各种形式并且可指示任何时间点。即使在显示器显示来自帧缓冲器的帧而非来自源的帧时，时序生成器逻辑也可使用“源_信标”信号来维持帧的同步。因此，当显示器从显示来自帧缓冲器的帧改变为显示来自源的帧时，这些帧处于同步且对来自显示接口的帧的显示可在来自源的刚好下一帧进行。
图7描绘可用于变动垂直消隐区间以对齐来自帧缓冲器的帧与来自图形引擎、显示接口或其他源的帧的示例系统。图7的系统可实现为图1的时序生成器和时序同步器的一部分。该系统被用于控制从帧缓冲器读取以及从重复地从帧缓冲器读取帧转换到读取从图形引擎、显示接口或其他源写入到帧缓冲器的帧。
图7的系统可用于确定来自帧缓冲器的帧和来自诸如显示接口之类的源的帧的有效状态的开始是否在彼此的允许时间区域内进行。若来自帧缓冲器的帧和来自源的帧的有效状态在彼此的允许时间区域内进行，则可输出来自源的帧以供显示。在落后情景中(TCON VBI大于源VBI)，图7的系统可用于确定何时从显示接口输出帧。图7的系统可用于确定是否进行对来自显示接口的帧的流送或连续捕捉。
在一些实施例中，在从帧缓冲器读出的帧的垂直消隐区间期间，面板的刷新率可以减慢并且可以添加额外的线。例如，若刷新率为典型的60Hz，则刷新率可被减慢到57Hz或其他速率。相应地，相当于附加像素线的时间可被添加到垂直消隐区间。
线计数器702计数从帧缓冲器读出并被发送给显示器的帧中的线数。在计数了预定义的线数之后，线计数器702将信号“同步时间”改变为有效状态。信号“同步时间”可对应于先前提及的时序窗口，其中可进行同步。从信号“源_VDE”生成信号“现在同步”并指示源帧内可进行同步的时间点。当在信号“同步时间”已处于有效状态的情况下信号“现在同步”进入有效状态时，线计数器702复位其线计数。将线计数器复位减小了来自帧缓冲器的帧的垂直消隐区间，并且使得来自帧缓冲器的帧将在与来自图形引擎(或其他源)的帧大约相同的时间提供。具体而言，基于何处进行线计数器复位来变动参数“后肩宽度”以减小帧的垂直消隐区间。
V同步宽度、前肩宽度和后肩宽度参数基于特定线计数或已流逝时间。
图7的系统的操作参照图8和9示出。图8描绘了其中系统尚未同步来自帧缓冲器的帧与来自图形引擎或其他源的帧的情景。图9描绘了其中系统已同步来自帧缓冲器的帧与来自图形引擎或其他源的帧的情景。
先参照图8，信号“RX帧n”处于有效状态表示来自显示接口的帧被写入帧缓冲器的可用性。响应于信号“RX帧n”转换到无效状态，信号“RX V同步”翻转从而将写入指针复位到帧缓冲器中的第一像素。在信号“TX帧n”处于有效状态时，从帧缓冲器读取帧以供显示。响应于信号“TX帧n”变为无效，信号“TX V同步”翻转，从而将读取指针复位到帧缓冲器的开始。前肩窗口是读取“TX帧n”完成时与信号“TX V同步”的有效状态开始之间的时间。
时序生成器704(图7)生成信号“TX V同步”、“TX DE”和“TX H同步”信号。信号“复位”被用于将DE时序的前沿设为任何合需起点。这可被用于将TX时序同步到RX时序。
在该示例实现中，信号“现在同步”在将RX帧n+1的第一线写入帧缓冲器之后转换到活跃状态。一般而言，信号“现在同步”可用于指示写入除RX帧的第一线以外的其他线。信号“同步时间”在线计数器702计数TX帧和该TX帧的最小垂直后肩时间的组合有效部分的流逝时间之后改变为有效。信号“同步时间”在TX帧的垂直消隐区间期满或复位信号清除线计数器时变为无效。信号“同步时间”变为无效导致读取TX帧n+1。然而，信号“现在同步”在信号“同步时间”尚未处于有效状态时进入有效状态。相应地，信号“TX帧n+1”的垂直消隐时间不为了尝试使得与信号“RX帧n+1”对齐而被缩短。
例如，对于1280x800像素分辨率屏幕，信号“同步时间”在线计数器702(图7)检测到已计数了821条水平线时转换到有效状态。计数821条线表示一帧以及TX帧的最小后肩时间的组合有效部分的流逝时间。
信号“TX数据启用”(图7中的信号“TX DE”)生成器706在下一像素时钟期间生成数据启用信号(TX DE)。这使得TX帧n+1从帧缓冲器的开始处被读取。
图9描绘了其中信号“RX帧n+1”转换到有效状态在正好位于信号“TX帧n+1”转换到有效状态之前的“同步时间”窗口内进行的示例。在将RX帧的n+1的第一线(或其他线)写入帧缓冲器结束之后生成信号“现在同步”。这使得帧读取指针落后于帧写入指针。当在信号“同步时间”已处于有效状态的情况下信号“现在同步”进入有效状态时，信号“复位”(图7)被置为有效状态。信号“复位”变为有效状态通过使从帧缓冲器读出接收到的帧“TX帧n+1”位于将帧“RX帧n+1”写入帧缓冲器的大约1条线之后来使得时序生成器704截断垂直消隐区间。在其他实施例中，可实现一条线以上的差异。这使得帧读取指针落后于帧写入指针。此外，当在信号“同步时间”已处于有效状态的情况下信号“现在同步”进入有效状态时，信号“锁定”从无效变为有效状态，从而指示TX帧现在被锁定到RX帧。在同步之后，如同连续捕捉情形一样，由于“复位”信号每帧都在“锁定”信号变为有效之后发生，因此来自帧缓冲器的帧(TX帧)的垂直消隐区间时间将等于来自显示接口的帧(RX帧)的垂直消隐区间时间。
图7的系统可用于在其中TCON VBI小于源VBI的领先情景中同步来自帧缓冲器的帧与来自诸如显示接口之类的源的帧。在同步点位于窗口内并且切换在下一“源_VDE”的上升沿之前进行时，来自TCON帧缓冲器的帧的VBI可被增大到该帧的最大VBI。替换地，在同步点位于窗口内时，切换在该同步点进行。
图10描绘了根据一实施例的系统1000。系统1000可包括源设备，诸如主机系统1002和目标设备1050。主机系统1002可包括具有多个核的处理器1010、主机存储器1012、存储1014和图形子系统1015。芯片组1005可通信地耦合主机系统1002中的设备。图形子系统1015可处理视频和音频。主机系统1002还可包括用于与其他设备通信的一个或多个天线以及耦合到该一个或多个天线的无线网络接口(未示出)，或者包括有线网络接口(未示出)。
在一些实施例中，处理器1010可至少以参照于2008年11月18日提交的发明人为Kwa、Calyer、Ranganathan和Biswal的题为“techniques to control ofself refresh display functionality(用于控制自刷新显示功能的技术)”的共同待审美国专利申请序列号12/313,257(代理人案号P27581)描述的方式决定何时将目标设备1050的帧缓冲器断电。
例如，主机系统1002可使用通过接口1050传送的扩展分组向目标设备1045传送命令以捕捉图像和将组件断电。接口1045可包括主链路和AUX信道，两者皆在视频电子标准协会(VESA)显示端口标准第1版、修订1a(2008)中描述。在各个实施例中，主机系统1002(例如，图形子系统1015)可至少以参照于2008年9月29日提交的发明人为Kwa、Vasquez和Kardach的题为“Protocol extensions in a Display Port compatible interface(显示端口兼容接口中的协议扩展)”的共同待审美国专利申请序列号12/286,192(代理人案号P27579)描述的方式构造和传送通信给目标设备1050。
目标设备1050可以是具有显示视觉内容和广播音频内容的能力的显示设备。目标设备1050可包括图1中用于显示来自帧缓冲器或其他源的帧的系统。例如，目标设备1050可包括控制逻辑，诸如控制像素写入的时序控制器(TCON)以及指导目标设备1050的操作的寄存器。
本文描述的图形和/或视频处理技术可在各种硬件架构中实现。例如，图形和/或视频功能可集成在芯片组内。替换地，可以使用分立的图形和/或视频处理器。作为另一实施例，图形和/或视频功能可以由包括多核处理器在内的通用处理器来实现。在又一实施例中，这些功能可以在诸如手持计算机或带显示器的移动电话之类的消费电子设备中实现。
本发明的各实施例可以作为以下各项中的任一个或其组合来实现：使用主板来互连的一个或多个微芯片或集成电路、硬连线逻辑、由存储器设备存储并由微处理器执行的软件、固件、专用集成电路(ASIC)和/或现场可编程门阵列(FPGA)。术语“逻辑”可包括，作为示例，软件或硬件和/或软件和硬件的组合。
本发明的各实施例可作为例如计算机程序产品来提供，该计算机程序产品可包括其上存储有机器可执行指令的一个或多个机器可读机制，该指令在由诸如计算机、计算机网络或其他电子设备等一个或多个机器执行时可使得该一个或多个机器执行根据本发明的实施例的操作。机器可读介质可包括，但不限于，软盘、光盘、CD-ROM(压缩盘-只读存储器)、以及磁光盘、ROM(只读存储器)、RAM(随机存取存储器)、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或适于存储机器可执行指令的其它类型的介质/机器可读介质。
附图和以上描述给出了本发明的各示例。尽管被描绘为多个不同的功能项，但本领域技术人员将理解，这些元件中的一个或多个可被很好地组合成单个功能元件。或者，某些元件可被分成多个功能元件。来自一个实施例的元件可被添加到另一个实施例。例如，此处所描述的各过程的次序可被改变并且不限于此处所描述的方式。而且，任何流程图的动作都不必以所示次序来实现；也不一定需要执行所有动作。同样，不依赖于其它动作的那些动作可以与其它动作并行执行。然而，本发明的范围绝不由这些具体示例来限定。诸如结构、尺寸和材料使用方面的区别等众多变型，无论是否是在本说明书中显式地给出的，都是可能的。本发明的范围至少与所附权利要求书中所给出的一样宽泛。

Claims (19)

1.一种由计算机实现的方法，包括：
接收来自第一帧源的至少一个帧，其中来自所述第一帧源的两个帧之间的间隔包括第一垂直消隐区间；
读取来自第二帧源的至少一个帧，其中来自所述第二帧源的两个帧之间的间隔包括第二垂直消隐区间；
从所述第一帧源提供帧以供显示；
确定所述第一垂直消隐区间和所述第二垂直消隐区间的开始是否发生在预定义时间区域内；以及
在确定所述第一垂直消隐区间和所述第二垂直消隐区间的开始发生在所述预定义时间区域内之后，选择性地从所述第二帧源提供下一帧以供显示。
2.如权利要求1所述的方法，其特征在于，所述第一帧源包括显示接口，且所述第二帧源包括监视器中的帧缓冲器。
3.如权利要求1所述的方法，其特征在于，所述第一帧源包括监视器中的帧缓冲器，且所述第二帧源包括显示接口。
4.一种由计算机实现的方法，包括：
接收来自第一帧源的至少一个帧，其中来自所述第一帧源的两个帧之间的间隔包括第一垂直消隐区间；
将来自所述第一帧源的所述至少一个帧存储到第二帧源中；
从所述第二帧源提供至少一个帧以供显示，其中来自所述第二帧源的两个帧之间的间隔包括第二垂直消隐区间；
确定所述第一垂直消隐区间和所述第二垂直消隐区间的开始是否发生在预定义时间区域内；
响应于确定所述第一垂直消隐区间和所述第二垂直消隐区间的开始发生在所述预定义时间区域内，将所述第二垂直消隐区间设为大致等于所述第一垂直消隐区间；以及
从所述第二帧源提供所述至少一个帧以供显示。
5.如权利要求4所述的方法，其特征在于，所述第一帧源包括显示接口，且所述第二帧源包括显示设备中的帧缓冲器。
6.如权利要求4所述的方法，其特征在于，将所述第二垂直消隐区间设为大致等于所述第一垂直消隐区间包括缩短所述第二垂直消隐区间。
7.一种由计算机实现的方法，包括：
接收来自第一帧源的至少一个帧，其中来自所述第一帧源的两个帧之间的间隔包括第一垂直消隐区间；
将来自所述第一帧源的所述至少一个帧存储到第二帧源中；
从所述第二帧源提供至少一个帧以供显示，其中来自所述第二帧源的两个帧之间的间隔包括第二垂直消隐区间；
响应于来自所述第二源的帧的有效部分与来自所述第二源的所述帧的最小垂直后肩时间的组合的流逝，接收处于有效状态的同步信号；
响应于将来自所述第一帧源的帧的前几条线之一存储到所述第二帧源中以及所述同步信号处于有效状态，将所述第二垂直消隐区间设为大致等于所述第一垂直消隐区间；以及
从所述第二帧源提供所述至少一个帧以供显示。
8.如权利要求7所述的方法，其特征在于，所述第一帧源包括图形引擎，且所述第二帧源包括显示设备中的帧缓冲器。
9.如权利要求7所述的方法，其特征在于，将所述第二垂直消隐区间设为大致等于所述第一垂直消隐区间包括缩短所述第二垂直消隐区间。
10.一种由计算机实现的方法，包括：
从第一帧源向显示器提供至少一个帧；以及
无论来自所述第一帧源的整个帧是否被提供给所述显示器，从第二帧源向所述显示器提供输入，其中所述输入包括垂直消隐区间或有效帧部分。
11.如权利要求10所述的方法，其特征在于，所述第一帧源包括帧缓冲器，且所述第二帧源包括显示接口。
12.一种系统，包括：
主机计算机，包括用于接收视频的网络接口；以及
显示设备，包括存储器设备和显示接口，所述显示设备包括：
用于显示来自所述存储器设备或所述显示接口的帧的逻辑，其中来自
所述存储器设备的两个帧之间的间隔包括第一垂直消隐区间，且来自所述显示接口的两个帧之间的间隔包括第二垂直消隐区间，
用于从显示来自所述存储器设备的帧改变为显示来自所述显示接口的帧的逻辑，其中为了从显示来自所述存储器设备的帧改变为显示来自所述显示接口的帧，所述逻辑用于：
确定所述第一垂直消隐区间和所述第二垂直消隐区间的开始是否发生在预定义时间区域内；以及
在确定所述第一垂直消隐区间和所述第二垂直消隐区间的开始发生在所述预定义时间区域内之后，选择性地从所述显示接口向所述显示器提供下一帧。
13.如权利要求12所述的系统，其特征在于，为了从显示来自所述存储器设备的帧改变为显示来自所述显示接口的帧，所述逻辑用于：
将来自所述显示接口的至少一个帧存储到所述存储器设备中，以及
响应于确定所述第一垂直消隐区间和所述第二垂直消隐区间的开始发生在所述预定义时间区域内，将所述第二垂直消隐区间设为大致等于所述第一垂直消隐区间，其中为了选择性地从所述显示接口向所述显示器提供下一帧，所述逻辑用于：
将来自所述显示接口的至少一个帧存储到所述存储器设备中，以及
从所述存储器设备提供所存储的所述至少一个帧以供显示。
14.如权利要求12所述的系统，其特征在于，为了将所述第二垂直消隐区间设为大致等于所述第一垂直消隐区间，所述逻辑用于缩短所述第二垂直消隐区间。
15.如权利要求12所述的系统，其特征在于，所述显示接口至少与显示端口规范兼容。
16.如权利要求12所述的系统，其特征在于，所述网络接口包括无线网络接口，且提供给所述显示接口的帧包括来自所述网络接口的视频。
17.一种显示设备，包括：
存储器设备，
显示接口，以及
显示设备，包括：
用于接收来自所述显示接口的至少一个帧的逻辑，其中来自所述显示接口的两个帧之间的间隔包括第一垂直消隐区间；
用于将来自所述显示接口的所述至少一个帧存储到帧缓冲器中的逻辑；
用于从所述帧缓冲器提供至少一个帧的逻辑，其中来自所述帧缓冲器的两个帧之间的间隔包括第二垂直消隐区间；
用于响应于来自所述帧缓冲器的帧的有效部分与来自所述帧缓冲器的所述帧的最小垂直后肩时间的组合的流逝而接收处于有效状态的同步信号的逻辑；
用于响应于将来自所述显示接口的帧的前几条线之一存储到所述帧缓冲器中以及所述同步信号处于有效状态而将所述第二垂直消隐区间设为大致等于所述第一垂直消隐区间的逻辑；以及
用于以大致等于所述第一垂直消隐区间的垂直消隐区间从所述帧缓冲器提供所述至少一个帧以供显示的逻辑。
18.如权利要求17所述的设备，其特征在于，所述用于将所述第二垂直消隐区间设为大致等于所述第一垂直消隐区间的逻辑用于缩短所述第二垂直消隐区间。
19.如权利要求17所述的设备，其特征在于，还包括用于生成处于有效状态的同步信号的逻辑，其包括线计数器。
CN201010622967.5A 2009-12-30 2010-12-24 用于对齐帧数据的技术 Expired - Fee Related CN102117595B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410115217.7A CN103886849B (zh) 2009-12-30 2010-12-24 用于对齐帧数据的方法和设备
CN201610891251.2A CN106251825A (zh) 2009-12-30 2010-12-24 用于对齐帧数据的技术

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/655,410 2009-12-30
US12/655,410 US8823721B2 (en) 2009-12-30 2009-12-30 Techniques for aligning frame data

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201410115217.7A Division CN103886849B (zh) 2009-12-30 2010-12-24 用于对齐帧数据的方法和设备
CN201610891251.2A Division CN106251825A (zh) 2009-12-30 2010-12-24 用于对齐帧数据的技术

Publications (2)

Publication Number Publication Date
CN102117595A true CN102117595A (zh) 2011-07-06
CN102117595B CN102117595B (zh) 2014-06-04

Family

ID=44186961

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201410115217.7A Expired - Fee Related CN103886849B (zh) 2009-12-30 2010-12-24 用于对齐帧数据的方法和设备
CN201010622967.5A Expired - Fee Related CN102117595B (zh) 2009-12-30 2010-12-24 用于对齐帧数据的技术
CN201610891251.2A Pending CN106251825A (zh) 2009-12-30 2010-12-24 用于对齐帧数据的技术

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410115217.7A Expired - Fee Related CN103886849B (zh) 2009-12-30 2010-12-24 用于对齐帧数据的方法和设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610891251.2A Pending CN106251825A (zh) 2009-12-30 2010-12-24 用于对齐帧数据的技术

Country Status (4)

Country Link
US (1) US8823721B2 (zh)
KR (1) KR101229590B1 (zh)
CN (3) CN103886849B (zh)
TW (1) TWI534795B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581012B2 (ja) * 2008-12-15 2010-11-17 株式会社東芝 電子機器、及び表示制御方法
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US8854344B2 (en) * 2010-12-13 2014-10-07 Ati Technologies Ulc Self-refresh panel time synchronization
US20120206461A1 (en) * 2011-02-10 2012-08-16 David Wyatt Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
KR102093244B1 (ko) * 2012-04-03 2020-03-26 삼성디스플레이 주식회사 잔상 제거 대상 위치 설정 방법, 유기 발광 표시 장치 및 이의 구동 방법
KR102057502B1 (ko) * 2013-03-07 2020-01-22 삼성전자주식회사 디스플레이 드라이브 집적회로 및 영상 표시 시스템
US9262998B2 (en) * 2013-06-26 2016-02-16 Himax Technologies Limited Display system and data transmission method thereof
US9471955B2 (en) 2014-06-19 2016-10-18 Apple Inc. Multiple display pipelines driving a divided display
GB2531515A (en) * 2014-10-17 2016-04-27 Sony Corp Video network
CN104836965B (zh) * 2015-06-16 2018-02-23 邦彦技术股份有限公司 一种基于fpga的视频同步切换系统及方法
US10706825B2 (en) 2015-09-29 2020-07-07 Apple Inc. Timestamp based display update mechanism
US10540136B2 (en) * 2016-05-24 2020-01-21 Dell Products, L.P. Faster frame buffer rendering over a network
TWI601123B (zh) * 2017-02-09 2017-10-01 Chipone Technology (Beijing)Co Ltd Display driver and flat panel display
JP6633566B2 (ja) * 2017-03-31 2020-01-22 株式会社メガチップス 表示制御装置及び表示制御方法
US10559285B2 (en) * 2018-03-31 2020-02-11 Intel Corporation Asynchronous single frame update for self-refreshing panels
WO2020016673A1 (en) * 2018-07-18 2020-01-23 Lumus Ltd. Field mixing and color break-up mitigation methods, devices and systems
KR102542826B1 (ko) 2018-07-27 2023-06-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10891887B2 (en) * 2018-09-28 2021-01-12 Intel Corporation Frame-level resynchronization between a display panel and a display source device for full and partial frame updates
US20210103327A1 (en) * 2020-12-18 2021-04-08 Intel Corporation Advanced link power management for displayport

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963200A (en) * 1995-03-21 1999-10-05 Sun Microsystems, Inc. Video frame synchronization of independent timing generators for frame buffers in a master-slave configuration
US20040189570A1 (en) * 2003-03-25 2004-09-30 Selwan Pierre M. Architecture for smart LCD panel interface
CN1728765A (zh) * 2004-07-30 2006-02-01 三洋电机株式会社 接口装置和同步调整方法
CN1816844A (zh) * 2003-04-30 2006-08-09 诺基亚有限公司 图像帧更新的同步
CN101454823A (zh) * 2006-06-01 2009-06-10 高通股份有限公司 用于选择性地对可显示内容的部分进行双缓冲的设备和方法
CN101491090A (zh) * 2006-08-10 2009-07-22 英特尔公司 用于同步显示流的方法和系统

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5821924A (en) * 1992-09-04 1998-10-13 Elonex I.P. Holdings, Ltd. Computer peripherals low-power-consumption standby system
TW243523B (en) 1993-04-26 1995-03-21 Motorola Inc Method and apparatus for minimizing mean calculation rate for an active addressed display
US6331856B1 (en) * 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US5909225A (en) * 1997-05-30 1999-06-01 Hewlett-Packard Co. Frame buffer cache for graphics applications
US6657634B1 (en) * 1999-02-25 2003-12-02 Ati International Srl Dynamic graphics and/or video memory power reducing circuit and method
JP2001016221A (ja) 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
JP2001016222A (ja) 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
US6967659B1 (en) * 2000-08-25 2005-11-22 Advanced Micro Devices, Inc. Circuitry and systems for performing two-dimensional motion compensation using a three-dimensional pipeline and methods of operating the same
JP2002091411A (ja) * 2000-09-20 2002-03-27 Matsushita Electric Ind Co Ltd 映像装置及び映像表示方法
EP1262939B1 (en) * 2001-05-31 2012-02-01 Nokia Corporation Method and apparatus for updating a frame buffer with reduced power consumption
US6966009B1 (en) * 2001-08-28 2005-11-15 Tellabs Operations, Inc. System and method for aligning data in a network environment
US7558264B1 (en) * 2001-09-28 2009-07-07 Emc Corporation Packet classification in a storage system
US7017053B2 (en) * 2002-01-04 2006-03-21 Ati Technologies, Inc. System for reduced power consumption by monitoring video content and method thereof
US6894692B2 (en) * 2002-06-11 2005-05-17 Hewlett-Packard Development Company, L.P. System and method for sychronizing video data streams
JP3783686B2 (ja) * 2003-01-31 2006-06-07 セイコーエプソン株式会社 表示ドライバ、表示装置及び表示駆動方法
US8059673B2 (en) * 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US7839860B2 (en) * 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
KR100559025B1 (ko) * 2003-05-30 2006-03-10 엘지전자 주식회사 홈 네트워크 관리 시스템
JP2005027120A (ja) 2003-07-03 2005-01-27 Olympus Corp 双方向データ通信システム
US7535478B2 (en) * 2003-12-24 2009-05-19 Intel Corporation Method and apparatus to communicate graphics overlay information to display modules
KR100633161B1 (ko) * 2005-01-20 2006-10-12 삼성전자주식회사 디스플레이 장치 및 데이터 라이팅 디바이스
JP2006268738A (ja) 2005-03-25 2006-10-05 Sanyo Electric Co Ltd 情報処理装置、修正プログラム生成方法および修正プログラム生成プログラム
US7813831B2 (en) * 2005-06-09 2010-10-12 Whirlpool Corporation Software architecture system and method for operating an appliance in multiple operating modes
US7397478B2 (en) 2005-09-29 2008-07-08 Intel Corporation Various apparatuses and methods for switching between buffers using a video frame buffer flip queue
JP4581955B2 (ja) * 2005-10-04 2010-11-17 ソニー株式会社 コンテンツ伝送装置及びコンテンツ伝送方法、並びにコンピュータ・プログラム
US20070152993A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method, display, graphics system and computer system for power efficient displays
JP4640824B2 (ja) * 2006-01-30 2011-03-02 富士通株式会社 通信環境の測定方法、受信装置、及びコンピュータプログラム
JP2007286351A (ja) * 2006-04-17 2007-11-01 Funai Electric Co Ltd 液晶表示装置及び表示装置
KR100786509B1 (ko) 2006-06-08 2007-12-17 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
US20080055318A1 (en) * 2006-08-31 2008-03-06 Glen David I J Dynamic frame rate adjustment
JP2008084366A (ja) 2006-09-26 2008-04-10 Sharp Corp 情報処理装置及び録画システム
JP4176122B2 (ja) 2006-10-24 2008-11-05 株式会社東芝 サーバ端末、画面共有方法およびプログラム
US20080143695A1 (en) * 2006-12-19 2008-06-19 Dale Juenemann Low power static image display self-refresh
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
JP2008182524A (ja) 2007-01-25 2008-08-07 Funai Electric Co Ltd 映像音声システム
TWI354981B (en) * 2007-01-29 2011-12-21 Qisda Corp Method and related device of increasing efficiency
KR20080090784A (ko) * 2007-04-06 2008-10-09 엘지전자 주식회사 전자 프로그램 정보 제어 방법 및 수신 장치
US20090079746A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US8767952B2 (en) * 2007-12-17 2014-07-01 Broadcom Corporation Method and system for utilizing a single connection for efficient delivery of power and multimedia information
EP2232848A4 (en) * 2007-12-20 2012-10-24 Ati Technologies Ulc ADJUSTING VIDEO PROCESSING IN A SYSTEM COMPRISING A VIDEO SOURCE DEVICE AND A VIDEO ACCUMULATION DEVICE
WO2010147276A1 (en) * 2009-06-16 2010-12-23 Lg Electronics Inc. Method of controlling devices and tuner device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963200A (en) * 1995-03-21 1999-10-05 Sun Microsystems, Inc. Video frame synchronization of independent timing generators for frame buffers in a master-slave configuration
US20040189570A1 (en) * 2003-03-25 2004-09-30 Selwan Pierre M. Architecture for smart LCD panel interface
CN1816844A (zh) * 2003-04-30 2006-08-09 诺基亚有限公司 图像帧更新的同步
CN1728765A (zh) * 2004-07-30 2006-02-01 三洋电机株式会社 接口装置和同步调整方法
CN101454823A (zh) * 2006-06-01 2009-06-10 高通股份有限公司 用于选择性地对可显示内容的部分进行双缓冲的设备和方法
CN101491090A (zh) * 2006-08-10 2009-07-22 英特尔公司 用于同步显示流的方法和系统

Also Published As

Publication number Publication date
CN103886849A (zh) 2014-06-25
TW201142810A (en) 2011-12-01
KR20110079519A (ko) 2011-07-07
CN102117595B (zh) 2014-06-04
KR101229590B1 (ko) 2013-02-04
CN106251825A (zh) 2016-12-21
TWI534795B (zh) 2016-05-21
CN103886849B (zh) 2017-01-04
US8823721B2 (en) 2014-09-02
US20110157198A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
CN102117595B (zh) 用于对齐帧数据的技术
CN102117594B (zh) 用于对齐帧数据的技术
CN101982978B (zh) 用于控制立体眼镜遮光器的系统和方法
EP2050272B1 (en) Method and apparatus for synchronizing display streams
US6122000A (en) Synchronization of left/right channel display and vertical refresh in multi-display stereoscopic computer graphics systems
US9414043B2 (en) Image adjusting apparatus and associated method
US20150138038A1 (en) Multi-screen display system and image signal correcting method for the same
US7289539B1 (en) Synchronization of stereo glasses in multiple-end-view environments
CN110460784B (zh) 显示通道的切换方法及模块、显示驱动装置、显示设备
CN111819621A (zh) 显示设备和多显示系统
US6928118B1 (en) Device and method for displaying video
US7443450B2 (en) Sync processor of flat panel display for determining signal safety on the basis of HSYNC/VSYNC signal generated according to data enable signal
CN114025107A (zh) 图像重影的拍摄方法、装置、存储介质和融合处理器
EP2485475A1 (en) Image output device and image synthesizing method
US20240161668A1 (en) Data Processing Device and Control Method Thereof, and Display Device
KR100416786B1 (ko) 플라즈마 표시장치의 화면저장 및 인쇄장치
JP2013070261A (ja) 同期信号制御回路及び表示装置
GB2368995A (en) Synchronising vertical refresh cycles of first and second display systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140604

Termination date: 20181224

CF01 Termination of patent right due to non-payment of annual fee