CN1728765A - 接口装置和同步调整方法 - Google Patents

接口装置和同步调整方法 Download PDF

Info

Publication number
CN1728765A
CN1728765A CNA2005100859590A CN200510085959A CN1728765A CN 1728765 A CN1728765 A CN 1728765A CN A2005100859590 A CNA2005100859590 A CN A2005100859590A CN 200510085959 A CN200510085959 A CN 200510085959A CN 1728765 A CN1728765 A CN 1728765A
Authority
CN
China
Prior art keywords
synchronizing signal
obtains
signal
described transmission
valid period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100859590A
Other languages
English (en)
Inventor
杉谷孝幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1728765A publication Critical patent/CN1728765A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/63—Control of cameras or camera modules by using electronic viewfinders

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronizing For Television (AREA)
  • Digital Computer Display Output (AREA)
  • Studio Devices (AREA)

Abstract

本发明要解决的问题是：在进行图像数据的缓冲等时，适当维持图像的取得和发送。本发明提供一种接口装置，其中具备切换控制电路(38)。切换控制电路(38)求出具有包含有效期间和消隐期间的规定周期的取得同步信号与具有包含有效期间和消隐期间并不同于取得同步信号的周期的发送同步信号的相位差，通过变更发送同步信号的消隐期间，来修正取得同步信号与发送同步信号的相位差。

Description

接口装置和同步调整方法
技术领域
本发明涉及：在显示装置中显示所输入的图像信号时所使用的接口装置和对图像信号的同步调整方法。
背景技术
在利用液晶显示器(LCD)等显示装置显示CCD固体摄像元件或CMOS固体摄像元件所摄像的图像时，利用：从固体摄像元件接收图像数据的输入，在对图像数据实施种种处理的基础上，向显示装置的控制器传输的接口装置。例如，在附带照相机的移动电话中装有接口装置，该装置接收固体摄像元件所取得的图像数据，将表示字符(character)图像或电源的剩余量或电波的接收状态的图标或者菜单等的屏幕画面(OSD)合成后，向显示装置的控制器输出。
图9是表示：合成固体摄像元件所取得的图像和屏幕图像后进行显示用的接口装置100及其外围装置的构成的框图。接口装置100与固体摄像元件200、主处理装置(CPU)300、LCD控制器400和LCD显示装置402连接而使用。并且，接口装置100构成为包括：固体摄像元件接口(I/F)10、速率变更缓冲器12、H/V定标器(scaler)14、帧缓冲器电路16、子OSD缓冲器电路18、LCD接口(I/F)20和CPU接口(I/F)28。并且，还可以包括JPEG行缓冲器22、JPEG编解码器(CODEC)24和代码缓冲器电路26。
固体摄像元件200从元件外部接收光而摄像图像，并作为图像信号输出。接口装置100的固体摄像元件接口10接收从固体摄像元件200输出的图像信号，进行图像信号所包含的伪数据的删除等之后，向速率变更缓冲器12输出。速率变更缓冲器12具备行缓冲器，把来自固体摄像元件200原图像数据的发送定时变更为接口装置100能够处理的定时。H/V定标器14把原图像数据变换为：连接于接口装置100的LCD的显示画面尺寸相适应的图像尺寸。例如，在固体摄像元件200中取得1280×1024像素的图像，LCD的显示尺寸为176×220像素的情况下，进行图像尺寸的缩小处理。已经变换过尺寸的原图像数据向帧缓冲器电路16输出。帧缓冲器电路16中具有：为了把原图像数据通过LCD控制器400显示在LCD上而暂时存储和保存的缓冲存储器的功能。并且，接收通过了CPUI/F28的来自CPU300的指令信号，根据该指令信号，通过重叠固体摄像元件200所取得的原图像数据和预先准备的装饰图像数据，或进行图像数据的旋转等加工处理，从而生成装饰合成图像数据。装饰合成图像数据被输出到子OSD缓冲器电路18。子OSD缓冲器电路18接收通过了CPUI/F28的来自CPU300的指令信号，根据该指令信号，在装饰合成图像数据上合成表示电源剩余量或电波接收状态的图标或菜单等屏幕画面数据，以生成显示用图像数据。
LCD控制器400装有图像用存储器。LCD控制器400读出保存在子OSD缓冲器电路18内的显示用图像数据之后，暂时存储并保存在图像用存储器中。然后，与发送同步信号VACT对应，以规定周期(例如，60Hz)读出存储在图像用存储器中的图像数据，并逐次向LCD显示装置402传输。由此，图像显示在LCD显示装置402的画面上。
另外，JPEG行缓冲器22从速率变更缓冲器12接收原尺寸的原图像数据，或从自H/V定标器14接收尺寸变更过的原图像数据，或从帧缓冲器电路16接收装饰合成图像数据，保存图像数据到JPEG编解码器24的JPEG形式的压缩处理为止。JPEG编解码器24读出保存在JPEG行缓冲器22内的图像数据，进行JPEG形式的压缩处理。压缩处理所生成的JPEG代码暂时存储和保存在代码缓冲器电路26中。CPU300从代码缓冲器电路26读出JPEG代码，存储和保存在并设的存储器(省略图示)中。并且，通过从H/V定标器14向代码缓冲器电路26直接传输图像数据，从而可以不对尺寸变更过的原图像数据进行压缩处理就向CPU 300传输，并保存在存储器中。以JPEG代码已经存储的图像数据可以进行相反于上述处理的解压缩处理。
近年来，为了将LCD控制器小型化和简单化并提高通用性，大多利用：没有安装图像用存储器的LCD控制器。一般地，向LCD控制器发送图像数据所花费的时间短于在固体摄像元件中取得图像的时间。因此，在利用没有内置图像用存储器的LCD控制器的情况下，需要每隔规定周期向LCD逐次持续传输图像数据，直到取得下一帧图像为止的期间。因此，在接口装置侧具备：具有2帧份的帧缓冲器的帧缓冲器电路。在一帧份的帧缓冲器中保存当前正在显示的图像数据的同时，在另一帧份的帧缓冲器中保存下一个帧的图像数据并进行图像处理，在下一帧结束对图像数据的处理后，切换2个帧缓冲器，向LCD控制器发送新的帧的图像数据为好。
此时，在利用没有内置图像用存储器的LCD控制器的情况下，在接口装置中有必要谋求：接收来自固体摄像元件的图像信号的定时与向LCD控制器发送图像数据的定时的同步。
在图10中表示：表示图像信号取得定时的取得同步信号VREF和表示图像数据发送定时的发送同步信号VACT的时间图。取得同步信号VREF和发送同步信号VACT各自以规定周期重复高电平和低电平。接口装置100根据取得同步信号VREF的上升沿，开始从固体摄像元件200接收图像信号，只是在取得同步信号VREF维持高电平的时间，继续从固体摄像元件200接收图像信号。并且，接口装置100根据发送同步信号VACT的上升沿，开始向LCD控制器400发送图像数据，只是在发送同步信号VACT维持高电平的时间继续发送图像数据。通常，取得同步信号VREF的帧速率设定为发送同步信号VACT的帧速率的整数倍。
但是，一般地，固体摄像元件的图像的取得开始定时是委托给用户而不能控制的，所以，存在：在取得同步信号VREF和发送同步信号VACT没有上升的期间(消隐期间)一致的时刻，不能切换帧缓冲器的情况。
在取得同步信号VREF和发送同步信号VACT的上升的同步没有取得的状态下，切换帧缓冲器的情况下，有可能：向LCD控制器发送的图像数据在正在显示的图像的帧的途中被切换、或LCD的显示图像被扰乱。并且，存在：在切换帧缓冲器的时刻，不能保证从帧缓冲器读出图像数据的动作，保存在帧缓冲器中的图像数据被破坏的可能性。
发明内容
本发明是鉴于上述问题而进行的，其目的在于，提供一种可以使图像数据的取得和发送同步的接口装置和同步调整方法。
本发明是一种接口装置，其中同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间内输出显示用图像数据；其特征在于，求出所述取得同步信号与所述发送同步信号之间的相位差，通过变更所述发送同步信号的消隐期间，从而修正所述所述取得同步信号与所述发送同步信号之间的相位差。
在此，最好是包括：边缘检测电路，其检测所述取得同步信号的变化和所述发送同步信号的变化；相位差计数电路，其根据所述边缘检测电路的所述取得同步信号和所述发送同步信号的变化的检测结果，求出所述取得同步信号与所述发送同步信号之间的相位差；和同步信号生成电路，其根据所述相位差计数电路中所求出的所述取得同步信号与所述发送同步信号之间的相位差，通过横跨所述发送同步信号的多个帧而使所述发送同步信号的消隐期间增减，从而修正所述取得同步信号与所述发送同步信号之间的相位差。
另外，更优选的是包括：边缘检测电路，其检测所述取得同步信号的变化和所述发送同步信号的变化；相位差计数电路，其根据所述边缘检测电路的所述取得同步信号和所述发送同步信号的变化的检测结果，求出所述取得同步信号与所述发送同步信号之间的相位差；同步信号生成电路，其根据所述相位差计数电路中所求出的所述取得同步信号与所述发送同步信号之间的相位差，通过横跨所述发送同步信号的多个帧，使所述发送同步信号的消隐期间增加，从而修正所述取得同步信号与所述发送同步信号之间相位差。
本发明的其他方式是一种接口装置，其中同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间内输出显示用图像数据；其特征在于，配合所述取得同步信号的有效期间的结束时刻，开始规定时间的所述发送同步信号的消隐期间。
本发明的其他方式是一种接口装置，其中同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号有效期间内输出显示用图像数据；其特征在于，从所述取得同步信号的有效期间的结束时刻到规定的待机时间的期间内，判断所述发送同步信号的有效期间是否结束；在所述待机时间期间内，所述发送同步信号的有效期间还没有结束的情况下，开始规定时间的所述发送同步信号的消隐期间。
在本发明的接口装置中，最好是还包括：多个帧缓冲器电路，其分别具有用于保存至少一帧份图像数据的存储容量；切换电路，其把所述多个帧缓冲器电路切换为，将所取得的图像信号作为图像数据进行缓冲的帧缓冲器电路或将所保存的图像数据作为显示用图像数据进行输出的帧缓冲器电路；切换控制电路，其对所述切换电路输出切换信号，根据该切换信号进行所述切换电路的切换控制；所述切换控制电路在所述发送同步信号和所述取得同步信号的消隐期间，输出所述切换信号。
此时，其特征在于：开始所述取得同步信号的消隐期间之后，经过规定的待机时间后，所述切换控制电路输出所述切换信号。
本发明的其他方式是一种接口装置的同步调整方法，其中该接口装置同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间内输出显示用图像数据；其特征在于，包括通过变更所述发送同步信号的消隐期间来修正所述取得同步信号与所述发送同步信号之间的相位差的第一工序。
在此，最好是还包括：检测所述取得同步信号的变化和所述发送同步信号的变化的第二工序；根据所述第二工序的所述取得同步信号和所述发送同步信号的变化的检测结果，求出所述取得同步信号与所述发送同步信号之间的相位差的第三工序；在所述第一工序中，根据所述第三工序中所求出的所述取得同步信号与所述发送同步信号之间的相位差，通过横跨所述发送同步信号的多个帧，使所述发送同步信号的消隐期间增加，从而修正所述取得同步信号与所述发送同步信号之间的相位差。
另外，更优选的是还包括：检测所述取得同步信号的变化和所述发送同步信号的变化的第二工序；根据所述第二工序的所述取得同步信号和所述发送同步信号的变化的检测结果，求出所述取得同步信号与所述发送同步信号之间的相位差的第三工序；在所述第一工序中，根据所述第三工序中所求出的所述取得同步信号与所述发送同步信号之间的相位差，通过横跨所述发送同步信号的多个帧，使所述发送同步信号的消隐期间增减，从而修正所述取得同步信号与所述发送同步信号之间的相位差。
本发明的其他方式是一种接口装置的同步调整方法，其中该接口装置同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间内输出显示用图像数据；其特征在于，配合所述取得同步信号的有效期间的结束时刻，开始规定时间的所述发送同步信号的消隐期间。
本发明的其他方式是一种接口装置的同步调整方法，其中该接口装置同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间内输出显示用图像数据；其特征在于，从所述取得同步信号的有效期间的结束时刻到规定的待机时间的期间，判断所述发送同步信号的有效期间是否结束；在所述待机时间期间内所述发送同步信号的有效期间还没有结束的情况下，开始规定时间的所述发送同步信号的消隐期间。
根据本发明，即使在利用没有内置图像用存储器的LCD控制器的情况下，也可以适当维持图像的取得和发送的同步。其结果是，可以防止：伴随帧缓冲器的切换的显示图像的紊乱。并且，可以抑制图像数据的破坏。
附图说明
图1是表示本发明的实施方式的图像处理装置的构成的图。
图2是表示本发明的第一控制方法的时间图。
图3是表示本发明的第一控制方法的时间图。
图4是表示本发明的第二控制方法中利用的切换控制电路的构成的图。
图5是表示本发明的第二控制方法的时间图。
图6是表示同步信号的相位偏差的图。
图7是表示同步信号的相位偏差的图。
图8是表示本发明的第二控制方法的变形例的时间图。
图9是表示现有的图像处理装置的构成的图。
图10是表示同步信号的时间图。
图中：10-固体摄像元件接口，12-速率变更缓冲器，14-H/V定标器，16-帧缓冲器电路，18-子屏幕缓冲器电路，20-LCD接口，22-JPEG行行缓冲器，24-JPEG编解码器，26-代码缓冲器电路，30、32-帧缓冲器电路，34-切换电路，36-定时发生器，38-切换控制电路，40、42一边缘检测电路，44-相位差计数电路，46-同步信号生成电路，48-切换信号生成电路，100、102-接口装置，200-固体摄像元件，400-LCD控制器，402-LCD显示装置。
具体实施方式
如图1所示，本发明实施方式的接口装置102与固体摄像元件200、主处理装置(CPU)300、LCD控制器400和LCD显示装置402连接而被使用。接口装置102构成为包括：固体摄像元件接口(I/F)10、速率变更缓冲器12、H/V定标器14、子OSD缓冲器电路18、LCD接口(I/F)20、CPU接口(I/F)28、第一帧缓冲器电路30、第二帧缓冲器电路32、切换电路34、定时发生器36和切换控制电路38。另外，接口装置102还可以包括：JPEG行缓冲器22、JPEG编解码器(CODEC)24和代码缓冲器电路26。在图1中，对具有与现有技术相同功能的构成部分附以相同的符号。
固体摄像元件200可以构成为包括CCD固体摄像元件或CMOS固体摄像元件等及其控制器。固体摄像元件200构成为包含配置为矩阵状的受光像素。受光像素从元件外部接收光之后，生成与该光强度相应的信息电荷。固体摄像元件200向固体摄像元件接口(I/F)10输出：具有与每一个受光像素所生成的信息电荷量相应的强度的图像信号。此时，固体摄像元件200接收安装在接口装置102的定时发生器36所生成的取得同步信号VREF，同步于取得同步信号VREF的上升沿而开始新的帧的图像的取得，在取得同步信号VREF维持高电平的有效期间内按顺序输出图像信号。
固体摄像元件接口10接收从固体摄像元件200输出的图像信号。固体摄像元件接口10接收定时发生器36所生成的取得同步信号VREF，同步于固体摄像元件200的图像信号的输出，进行图像信号的接收处理。即，同步于取得同步信号VREF的上升沿，开始新的帧的图像信号的取得，在取得同步信号VREF维持高电平的有效期间内，从固体摄像元件200按顺序接收一帧份的图像信号。并且，固体摄像元件接口10进行图像信号所包含的伪数据的删除之后，作为原图像数据向速率变更缓冲器12输出。例如，原图像数据可以是如YUV422形式的图像数据。
速率变更缓冲器12具备行缓冲器，把来自固体摄像元件的原图像数据的发送定时变更为接口装置102中能够处理的定时。H/V定标器14把原图像数据变换为：与连接于接口装置102的LCD显示画面相适应的图像尺寸。在图像尺寸的变换中可以利用现有的插补处理等。尺寸变换过的原图像数据向帧缓冲器电路30、32输出。
帧缓冲器电路30、32分别具备：暂时存储和保存原图像数据用的存储器。帧缓冲器电路30、32是为了显示在LCD显示装置402上而暂时缓冲原图像数据的。并且，帧缓冲器电路30、32也起加工处理原图像数据用的缓冲存储器的作用。帧缓冲器电路30、32通过CPUI/F28从CPU300接收指令信号，根据该指令信号，对固体摄像元件200所取得的原图像数据实施种种加工处理之后，生成装饰合成图像数据。例如，对原图像数据和预先准备的装饰图像数据进行加权后加法合成；或进行图像数据的旋转等加工处理。所谓装饰图像数据，例如，可以是将原图像数据镶边的框缘图像、或在原图像数据内重叠的字符图像。这种装饰图像数据可以预先存储并保存在内置于帧缓冲器电路30的图像存储器或并设在CPU300中的图像存储器内，根据需要，从帧缓冲器电路30读出并使用。装饰图像数据向JPEG行缓冲器22和子OSD缓冲器电路18输出。
另外，帧缓冲器电路30和32的输入输出由切换电路34和切换控制电路38进行切换。根据从切换控制电路38输出的切换信号VSWT，进行切换电路34的切换，帧缓冲器电路30和32的任意一方的输入连接在H/V定标器14上。并且，帧缓冲器电路30和32的任意一方的输出连接在JPEG行缓冲器22上，另一方的输出就连接在子OSD缓冲器电路18上。此时，切换电路34进行切换，以便帧缓冲器电路30和32的任意一方从H/V定标器14接收输入，同时向JPEG行缓冲器22进行输出。另外，帧缓冲器电路30和32的任意一方不连接H/V定标器14而其输出连接在子OSD缓冲器电路18上。此外，在图1中，切换电路34是作为示意性的切换电路来表示，实际的构成并未限于这些。
例如，在帧缓冲器电路30输出连接子OSD缓冲器电路18的情况下，帧缓冲器电路32的输入就连接H/V定标器14，同时，帧缓冲器电路32的输出连接JPEG行缓冲器22。该情况下，帧缓冲器电路32接收来自H/V定标器14的图像数据，并按顺序存储在缓冲存储器中。与此同时，根据来自CPU 300的指令信号，进行图像数据的加工处理。并且，向JPEG行缓冲器22输出已经加工的图像数据，在JPEG编解码器24中进行图像数据的压缩处理。另一方面，帧缓冲器电路30不连接H/V定标器14，而将存储在缓冲存储器内的图像数据向子OSD缓冲器电路18输出。在帧缓冲器电路32中结束新的一帧份的图像数据的缓冲，进一步在结束了对该图像数据的加工处理和压缩处理的时刻，根据切换信号VSWT，对切换电路34进行切换。由此，切换帧缓冲器电路30、32的输入输出的对象。对切换控制电路38的切换信号的生成，后面叙述。
子OSD缓冲器电路18通过CPUI/F28接收来自CPU 300的指令信号，根据该指令信号，在装饰合成图像数据上合成屏幕图像数据，以生成显示用图像数据。另外，所谓屏幕图像数据是指：例如表示电源的剩余量或电波接收状态的图标或菜单等的、电子装置的控制或状态显示相关的图像数据。但是，不限于这些。这种屏幕图像数据预先存储和保存在子OSD缓冲器电路18内置的图像存储器或并设在CPU 300内的图像存储器中，根据需要，从子OSD缓冲器电路18读出并使用。
子OSD缓冲器电路18中生成的显示用图像数据通过LCDI/F20而由LCD控制器400读出，并传输到LCD显示装置402。具体地，LCDI/F20和LCD控制器400分别从定时发生器36和切换控制电路38接收图像传输时钟DCLK和发送同步信号VACT，并向LCD显示装置402按顺序传输从子OSD缓冲器电路18输出的显示用图像数据。
图像传输时钟DCLK是向LCD显示装置402进行图像数据的传输处理时、用于控制每一个数据的发送定时的信号。图像传输时钟DCLK是在定时发生器36中生成的。发送同步信号VACT是表示在LCD显示装置402中显示图像时的帧的开始定时的信号。发送同步信号VACT是重复作为高电平的有效期间和作为低电平的消隐期间的组合的脉冲状信号。在本实施方式中，在作为高电平的有效期间内进行一帧份的图像数据的传输。另外，发送同步信号VACT是在切换控制电路38中生成的。
本实施方式的LCD控制器400没有安装用于缓冲图像数据的存储器。因此，LCD控制器400同步于发送同步信号VACT为有效期间的上升沿，通过LCD(I/F)20读出作为处理了保存在帧缓冲器电路30、32任意一方的图像数据的子OSD缓冲器电路18的显示用图像数据之后，与图像传输时钟DCLK同步，把显示用图像数据按顺序向LCD显示装置402传输。由此，LCD显示装置402按顺序被显示用图像数据更新，在LCD显示装置402上显示图像。即，在本实施方式中，具备多个帧缓冲器电路30、32以便可以保存至少两帧份的图像数据，通过将帧缓冲器电路30、32的任意一方利用于图像输出，从而在LCD控制器400中不安装缓冲存储器也可以进行图像的显示。此时，虽然有必要取得该取得同步信号VREF与发送同步信号VACT的同步，当关于该同步调整方法，与利用切换控制电路38和切换电路34的切换处理一起，在后面叙述。
在本实施方式中，也可以在接口装置102中设置JPEG行缓冲器22、PEG编解码器(CODEC)24和代码缓冲器电路26。该情况下，可以把图像数据以压缩状态或非压缩状态存储在外部存储器中。
JPEG行缓冲器22从速率变更缓冲器12接收原尺寸的原图像数据、或从H/V定标器14接收尺寸变更过的原图像数据、或从帧缓冲器电路30和32接收装饰合成图像数据，保存图像数据到JPEG编解码器24的处理结束为止。在JPEG行缓冲器22内保存哪个图像数据，最好是可以根据CPU 300的控制信号来选择的构成。JPEG编解码器24、代码缓冲器电路26和CPU 300具有：附以和图9的相同符号的构成部同样的功能。
CPU 300从用户接收成为显示对象的图像数据的指定之后，读出保存在外部存储器中的以JPEG代码表现的图像数据，通过CPUI/F28向代码缓冲器电路26传输。JPEG编解码器24接收来自CPU 300的解压缩处理的指示信号，把在代码缓冲器电路26中缓冲过的JPEG代码解压缩处理为位映射形式等的图像数据。解压缩处理过的图像数据通过JPEG行缓冲器22向H/V定标器14传输。在H/V定标器14中，根据需要变换图像数据的画面尺寸之后，向帧缓冲器电路30或32输出。由此，可以在LCD显示装置402上显示保存在外部存储器内的图像数据。
下面，说明：切换控制电路38的发送同步信号VACT和切换信号VSWT的生成以及发送同步信号VACT与取得同步信号VREF之间的同步调整。
《第一控制方法》
在第一控制方法中，同步于对新的一帧份的图像信号缓冲的结束时刻，进行帧缓冲器电路30和32的输入输出的切换控制。在图2和图3中表示：采用了第一控制方法时的每一个信号的时间图。在图2和图3中，横轴表示时间，纵轴表示信号的振幅。
定时发生器36接收系统的基本时钟，根据基本时钟生成图像传输时钟DCLK和取得同步信号VREF。图像传输时钟DCLK可以利用分频电路等将基本时钟分频来生成。
取得同步信号VREF是根据用户进行的摄像装置的电源接通操作或快门操作等生成的。CPU 300根据用户进行的摄像装置的操作等，向定时发生器36发送：指示取得同步信号VREF的生成开始的信号。定时发生器36如果从CPU 300接收指示信号，则如图2(a)和图3(a)所示，生成取得同步信号VREF。取得同步信号VREF重复以下循环：只是规定的有效期间T1维持高电平，接着，只是规定的消隐时间T2维持低电平。即，取得同步信号VREF具有：加法运算了有效期间T1和消隐时间T2的周期T3。
取得同步信号VREF被输入到固体摄像元件200和固体摄像元件I/F10。在固体摄像元件200中，同步于取得同步信号VREF的上升沿，取得新的帧的图像，在取得同步信号VREF维持高电平的期间内输出一帧份的图像信号。在固体摄像元件I/F10中，同步于取得同步信号VREF，接收来自固体摄像元件200的图像信号。
切换控制电路38从定时发生器36接收取得同步信号VREF。切换控制电路38接收取得同步信号VREF，根据取得同步信号VREF生成发送同步信号VACT和切换信号VSWT。切换控制电路38生成发送同步信号VACT，该信号通常只在规定的有效期间T4成为高电平，接着，只在规定的消隐期间T5成为低电平。
一般地，由于向LCD控制器400发送图像数据的时间短于在固体摄像元件200中取得图像所花费的时间，所以，发送同步信号VACT的周期T6设定成比取得同步信号VREF的周期T3还短。并且，取得同步信号VREF的周期T3设定成发送同步信号VACT的周期T6的整数倍。具体地，取得同步信号VREF的周期T3设定成发送同步信号VACT的周期T6的2～5倍。因此，如图2和图3所示，经过取得同步信号VREF的周期T3的期间，多次重复发送同步信号VACT。
从定时发生器36输出的图像传输时钟DCLK和从切换控制电路38输出的发送同步信号VACT输入到LCD(I/F)20和LCD控制器400，如上所述，根据图像传输时钟DCLK和发送同步信号VACT，把显示用图像数据向LCD显示装置402传输并显示图像。
这样，接口装置102同步于以规定周期T6重复的发送同步信号VACT，通过子OSD缓冲器电路、LCD(I/F)20、LCD控制器400，把保存在帧缓冲器电路30或32中的图像数据显示在LCD显示装置402上。但是，在由于用户的操作等、取得同步信号VREF的周期产生了偏差的情况下，由于取得同步信号VREF与发送同步信号VACT之间的上升沿会产生相位差，所以，有必要使表示图像显示定时的发送同步信号VACT和表示帧缓冲器电路30、32的输入输出切换定时的切换信号VSWT同步于取得同步信号VREF的周期。
帧缓冲器电路30、32在从固体摄像元件200传输新的一帧份的图像数据，结束该图像数据的缓冲、加工处理和压缩处理的时刻，有必要切换输入输出。如图2(b)和图3(b)所示，切换控制电路38在取得同步信号VREF从高电平变化为低电平时刻、即从固体摄像元件200一帧份的图像信号被缓冲的时刻到经过规定的待机时间T7后，生成具有脉冲的切换信号VSWT。切换信号VSWT向切换电路34输出。切换电路34从切换控制电路38接收切换信号VSWT，切换帧缓冲器电路30、32的输入输出。此时，如上所述，进行切换电路34的切换，以便帧缓冲器电路30和32的任意一方的输入互补性地连接在H/V定标器14上。并且，进行切换电路34的切换，以便切换帧缓冲器电路30、32的任意一方的输出连接JPEG行缓冲器22而另一方的输出连接子OSD缓冲器电路18。
例如，在切换帧缓冲器电路30的输出连接子OSD缓冲器电路18，帧缓冲器电路32的输入和输出分别连接H/V定标器14和JPEG行缓冲器22的状态下，切换信号VSWT重新上升的情况下，切换电路34进行切换，以便成为切换帧缓冲器电路30的输入和输出分别连接H/V定标器14和JPEG行缓冲器22，帧缓冲器电路32的输出连接子OSD缓冲器电路18的状态。
此时，待机时间T7最好设定成：比从结束图像数据的缓冲到结束该图像数据的加工处理和压缩处理为止的时间还要长的时间。例如，构成为：从JPEG编解码器24接收表示对一帧份的图像数据压缩处理结束的控制信号，在接收了该控制信号的时刻，使切换信号VSWT上升。由此，从结束图像数据的缓冲到结束对该图像数据的加工处理和压缩处理为止的期间，维持帧缓冲器电路30和32的输入输出的连接状态，可以可靠地执行加工处理或压缩处理。
并且，切换控制电路38是在取得同步信号VREF从高电平变化为低电平的时刻，调查发送同步信号VACT为高电平还是低电平。
如图2所示，取得同步信号VREF从高电平变化为低电平的时刻t1，如果发送同步信号VACT为高电平，则如图2(c)所示，把发送同步信号VACT立即变为低电平。然后，在经过消隐时间T5的时刻t2，使发送同步信号VACT上升为高电平。此时，因为设定成：固体摄像元件200中的图像的取得所需的时间一般短于向LCD控制器400发送图像数据的时间，取得同步信号VREF的周期T3为发送同步信号VACT的周期T6的2～5倍，所以在发送同步信号VACT为高电平的状态、即LCD显示装置402中的显示处理处于帧的中间的状态下，即使重新使发送同步信号VACT同步，也因为进行显示相同于发送同步信号VACT的前一个周期的显示用图像数据的可能性高，所以扰乱LCD显示装置402的显示图像的可能性小。
另外，作为本实施方式的变形例，也可以是：检测出新图像数据的缓冲的结束以及图像数据的加工处理和压缩处理的结束后，等待只在规定的待机期间TW将发送同步信号VACT强制性地设为低电平，在待机期间TW的期间内调查发送同步信号VACT是否变为消隐期间，尽可能在发送同步信号VACT为消隐期间时使其与取得同步信号VREF同步为好。如图2(d)所示，在待机期间TW内发送同步信号VACT上升而变为消隐期间的情况下，从发送同步信号VACT已变为低电平的时刻到经过周期T5后，使发送同步信号VACT上升。如图2(e)所示，在待机期间TW内发送同步信号VACT没有变为消隐期间的情况下，经过周期T5后，使发送同步信号VACT下降而变为消隐期间，从发送同步信号VACT已变为低电平的时刻到经过周期T5后，使发送同步信号VACT上升。
另一方面，如图3所示，在取得同步信号VREF从高电平变化为低电平的时刻t3，如果发送同步信号VACT为低电平，则从时刻t3进一步待机到经过消隐时间T5为止，在时刻t4使发送同步信号VACT上升为高电平。该情况下，由于在发送同步信号VACT为低电平的状态、即处于LCD显示装置402的消隐期间的状态下，重新使发送同步信号VACT同步，所以不会扰乱LCD显示装置402的显示图像。
由此，可以减少：发送同步信号VACT为高电平的状态、即LCD显示装置402中的显示处理处于帧的中间的状态下，使发送同步信号VACT同步的处理频度。其结果是，可以减少扰乱LCD显示装置402的显示图像的可能性。
另外，在图2和图3的情况下，消隐时间T2和待机期间T7同样，最好设定成：比从结束图像数据的缓冲到加工处理和压缩处理该图像数据为止的时间还要长的时间。例如，构成为从JPEG编解码器接受表示结束一帧份的图像数据的压缩处理的控制信号，在接收该控制信号的时刻，使切换信号VSWT上升为好。
《第二控制方法》
上述第一控制方法与发送同步信号VACT的情况无关，配合取得同步信号VREF的变化而强制性地使发送同步信号VACT同步。在第二控制方法中，通过横跨多个周期来调整发送同步信号VACT，从而可以同步于取得同步信号VREF。
在图4中示出利用于第二控制方法的切换控制电路38的构成。切换控制电路38构成为包括：第一边缘检测电路40、第二边缘检测电路42、相位差计数电路44、同步信号生成电路46和切换信号生成电路48。
向第一边缘检测电路40反馈输入同步信号生成电路46中生成的发送同步信号VACT。从定时发生器36向第二边缘检测电路42输入取得同步信号VREF。在边缘检测电路40和42中，分别检测表示取得同步信号VREF和发送同步信号VACT的变化的边缘，在检测出边缘的时刻，向相位差计数电路44和切换信号生成电路48输出检测通知信号。
在相位差计数电路44中，从定时发生器36接收图像传输时钟DCLK以及从第一和第二边缘检测电路40、42接收检测通知信号，求出取得同步信号VREF和发送同步信号VACT的下降时刻的相位差，向同步信号生成电路46输出：用于修正发送同步信号VACT的相位差的修正时钟信号ADJ_NUM、修正帧信号ADJ_FRM和修正开始信号ADJ_ST。并且，从接收同步信号生成电路46接收表示发送同步信号VACT的相位修正结束的修正结束信号ADJ_END，将切换指示信号SW_ST输出到切换信号生成电路48。
同步信号生成电路46生成发送同步信号VACT之后，向LCDI/F20和LCD控制器400输出。同步信号生成电路46具有：从相位差计数电路44接收修正时钟信号ADJ_NUM、修正帧信号ADJ_FRM和修正开始信号ADJ_ST，在发送同步信号VACT和取得同步信号VREF的相位产生偏差的情况下，修正发送同步信号VACT的功能。另外，切换信号生成电路48接收切换指示信号SW_ST和检测通知信号，生成并输出：用于切换帧缓冲器电路30和32的切换信号VSWT。
在图6(a)～(c)中示出取得同步信号VREF与发送同步信号VACT的相位存在偏差时的典型关系。和第一实施方式同样，取得同步信号VREF是根据摄像装置的电源操作或快门操作等在定时发生器36中生成的。取得同步信号VREF重复以下循环：只在规定的有效期间T1维持高电平，接着，只在规定的消隐时间T2维持低电平。即，取得同步信号VREF具有：加法运算了有效期间T1和消隐时间T2的周期T3。并且，发送同步信号VACT通常只在规定的有效期间T4成为高电平，接着，只在规定的消隐时间T5成为低电平。发送同步信号VACT的周期T6设定成：壁取得同步信号VREF的周期T3还短。在此，将取得同步信号VREF的T3设定为发送同步信号VACT的周期T6的整数倍。具体地，将取得同步信号VREF的T3设定为发送同步信号VACT的周期T6的2～5倍。
首先，参照图5的流程图，说明：增加发送同步信号VACT的消隐期间来修正取得同步信号VREF与发送同步信号VACT之间的相位偏差的方法。以下的处理是取得同步信号VREF和发送同步信号VACT顺着时间的变化而执行的。
在步骤S10中，判断：是否有摄像装置的电源接通或摄像装置的快门被按等来自用户的摄像指示。如果有来自用户的摄像指示，则CPU300向定时发生器36输出指示信号，使取得同步信号VREF的输出开始，同时向步骤S12转移。如果没有摄像指示，则重复步骤S10的处理。
在步骤S12中，在相位差计数电路44中将表示取得同步信号VREF与发送同步信号VACT的相位偏差的计数器值初始设定为0。在步骤S14中，判断取得同步信号VREF是否已变为低电平。从定时发生器36将取得同步信号VREF输入到第二边缘检测电路42，判断取得同步信号VREF是否已变为低电平。在取得同步信号VREF变为低电平的情况下，向相位差计数电路44和切换信号生成电路48输出：表示检测出边缘的检测通知信号。然后，向步骤S16转移处理。在取得同步信号VREF为高电平的情况下，重复步骤S14的判断处理。
在步骤S16中，判断发送同步信号VACT是否为低电平。将同步信号生成电路46中生成的发送同步信号VACT反馈输入到第一边缘检测电路40，检测发送同步信号VACT是否为低电平。在发送同步信号VACT为低电平的情况下，向步骤S24转移处理；在为高电平的情况下，向步骤S18转移处理。
在步骤S18中，在相位差计数电路44中增加计数值。相位差计数电路44如果从第二边缘检测电路42接收表示取得同步信号VREF已经变为低电平的检测通知信号，则根据图像传输时钟DCLK的1个时钟脉冲，使计数值只增加1。即，如图6(a)和图6(b)的相位差θa和θb所示，计数值变为：表示从在步骤S14中取得同步信号VREF已变为低电平时刻开始的时间的值。如果图像传输时钟DCLK计数规定的时钟脉冲即只计数1个时钟脉冲，则处理向步骤S20转移。
在步骤S20中，判断发送同步信号VACT是否已经变为低电平。第一边缘检测电路40接收发送同步信号VACT的反馈输入，检测发送同步信号VACT是否已变为低电平。在发送同步信号VACT已经变为低电平的情况下，向相位差计数电路44和切换信号生成电路48输出表示已经检测出边缘的检测通知信号，同时向步骤S24转移处理。在维持高电平的情况下，使处理向步骤S22转移。
在步骤S20中，在检测出发送同步信号VACT已经变为低电平的情况下，如图6(a)所示，从取得同步信号VREF变为低电平到下一次取得同步信号VREF变为高电平为止，至少一次是发送同步信号VACT变为低电平。该情况下，相位差计数电路44接收来自第一边缘检测电路40的检测通知信号并停止计数值的增加。因此，相位差计数电路44的计数值变为：表示取得同步信号VREF变为低电平的时刻到发送同步信号VACT变为低电平的时刻为止的相位差θa的值。
在步骤S22中，判断取得同步信号VREF是否已变为高电平。第二边缘检测电路42检测：从定时发生器36所输入的取得同步信号VREF是否已变为高电平。在取得同步信号VREF已经变为高电平的情况下，向相位差计数电路44和切换信号生成电路48输出表示已经检测出边缘的检测通知信号之后，向步骤S28转移处理。在取得同步信号VREF维持低电平的情况下，将处理返回到步骤S16。
在步骤S22中检测出取得同步信号VREF已变为高电平的情况下，如图6(b)所示，从取得同步信号VREF已变为低电平到下一次取得同步信号VREF变为高电平为止，发送同步信号VACT一次也没有变为低电平。该情况下，相位差计数电路44接收来自第一边缘检测电路40的检测通知信号，停止计数值的增加。因此，相位差计数电路44计数值变为：表示从取得同步信号VREF变为低电平的时刻到下一次取得同步信号VREF变为高电平的时刻为止的相位差θb的值。
在步骤S24中，判断发送同步信号VACT是否已变为高电平。第一边缘检测电路40接收发送同步信号VACT的反馈输入，检测发送同步信号VACT是否已变为高电平。在发送同步信号VACT已经变为高电平的情况下，向相位差计数电路44发送表示从第一边缘检测电路40已经检测出边缘的检测通知信号，同时，向步骤S36转移处理。在维持低电平的情况下，向步骤S26转移处理。
在步骤S24中检测出发送同步信号VACT已经变为高电平的情况下，如图6(c)所示，从取得同步信号VREF变为低电平到下一次取得同步信号VREF变为高电平为止，发送同步信号VACT变为低电平，再变化为高电平。该情况下，由于步骤S36以后的处理，相位差计数电路44计测：从发送同步信号VACT已变为高电平的时刻到取得同步信号VREF变为高电平的时刻为止的相位差θc。步骤S36以后的处理在后面叙述。
在步骤S26中，判断取得同步信号VREF是否已变为高电平。第二边缘检测电路42检测：从定时发生器36输入的取得同步信号VREF是否已变为高电平。在取得同步信号VREF已经变为高电平的情况下，向相位差计数电路44和切换信号生成电路48输出表示已经检测出边缘的检测通知信号，向步骤S28转移处理。在取得同步信号VREF维持低电平的情况下，将处理返回到步骤S24。
在步骤S28中，作为修正时钟信号ADJ_NUM，运算发送同步信号VACT的每一帧的相位修正量。相位差计数电路44以预先设定的修正帧信号ADJ_FRM除以计数值，而算出修正时钟信号ADJ_NUM。修正帧信号ADJ_FRM是表示进行相位修正的发送同步信号VACT的帧数的值。修正帧信号ADJ_FRM通常设定为几帧～几十帧的范围。
在步骤S30中，从相位差计数电路44对同步信号生成电路46发送修正时钟信号ADJ_NUM和修正帧信号ADJ_FRM。接着，在步骤S32中，从相位差计数电路44对同步信号生成电路46发送修正开始信号ADJ_ST，通过把修正帧信号ADJ_FRM的帧数的发送同步信号VACT的消隐期间，只增加以修正时钟信号ADJ_NUM表现的时间，从而修正与取得同步信号VREF的相位偏差。
例如，如果计数值为100、修正帧信号ADJ_FRM值为2帧，则在相位差计数电路44运算出：修正时钟信号ADJ_NUM＝100÷2＝50。同步信号生成电路46如果接收修正开始信号ADJ_ST，则根据修正帧信号ADJ_FRM和修正时钟信号ADJ_NUM，进行：在2帧份的发送同步信号VACT中，分别使消隐期间只增加图像传输时钟DCLK的50时钟份的相位修正处理。
在步骤S34中，判断相位修正处理是否结束。在同步信号生成电路46中，在结束了步骤S32的发送同步信号VACT与取得同步信号VREF的相位差修正的情况下，向相位差计数电路44输出表示处理结束的修正结束信号ADJ_END。在相位差计数电路44中，如果接收修正结束信号ADJ_END，则向切换信号生成电路48输出切换指示信号SW_ST，同时，转移到步骤S12并重复处理。切换信号生成电路48接收切换指示信号SW_ST，生成用于切换帧缓冲器电路30和32的切换信号VSWT之后，向切换电路34输出。
在步骤S36中，在相位差计数电路44中将表示发送同步信号VACT与取得同步信号VREF的相位偏差的计数器值初始设定为0。在步骤S38中，判断取得同步信号VREF是否已变为高电平。在第二边缘检测电路42中，判断取得同步信号VREF是否已变为高电平。在取得同步信号VREF已变为高电平的情况下，向相位差计数电路44和切换信号生成电路48输出表示检测出边缘的检测通知信号，然后向步骤S42转移处理。在取得同步信号VREF维持低电平的情况下，使处理向步骤S40转移。
在步骤S40中，在相位差计数电路44增加计数值。相位差计数电路44如果从第二边缘检测电路42接收检测通知信号，则根据图像传输时钟DCLK的1个时钟脉冲，使计数值只增加1。即，如图6(c)所示，计数值变为：表示从步骤S24中发送同步信号VACT已变为高电平的时刻到取得同步信号VREF返回高电平为止的相位差θc的值。若图像传输时钟DCLK只计数规定的时钟脉冲数、例如1个时钟脉冲，则向步骤S38转移处理。
另一方面，在步骤S42～步骤S48中，进行：和上述的步骤S28～步骤S34相同的处理。即，在相位差计数电路44中，运算修正时钟信号ADJ_NUM，在同步信号生成电路46中，根据修正帧信号ADJ_FRM和修正时钟信号ADJ_NUM，修正发送同步信号VACT与取得同步信号VREF的相位差，在修正处理结束的时刻，在切换信号生成电路48中向切换电路34输出切换信号VSWT。
如上所述，通过随时进行依据本实施方式的修正处理，增加发送同步信号VACT的消隐期间，从而可以修正图6(a)～(c)所示的发送同步信号VACT与取得同步信号VREF的相位偏差。另外，如图7所示，在取得同步信号VREF变为低电平后再变为高电平的期间，即使在包含多帧份的发送同步信号VACT的情况下，也可以利用上述的处理，修正发送同步信号VACT与取得同步信号VREF的相位偏差。
另外，发送同步信号VACT的消隐时间最好设定成：比从图像数据的缓冲结束之后到对该图像数据的加工处理和压缩处理结束为止的时间还要长。在本实施方式中，因为增加发送同步信号VACT的消隐时间来进行相位修正，所以可以防止：至少在结束对图像数据的加工处理和压缩处理之前，帧缓冲器电路30和32被切换的现象。另外，也可以构成为：从JPEG编解码器接收表示对一帧份的图像数据的压缩处理结束的控制信号，接收该控制信号后，使发送同步信号VACT上升。
《变形例》
在上述的第二实施方式中，通过增加发送同步信号VACT的消隐期间，而使其与取得同步信号VREF同步。在本变形例中，通过增减发送同步信号VACT的消隐期间，而使其与取得同步信号VREF同步。
本变形例的切换控制电路38具有和上述第二实施方式相同的构成，但不同点在于：在相位差计数电路44中利用标记Minus_Flag。标记Minus_Flag的值表示：进行相位修正时增加还是减少发送同步信号VACT的消隐期间。初始设定值是表示增加的“0”，根据需要可以设定为，表示减少的“1”。下面，参照图8的流程图，说明本变形例的发送同步信号VACT与取得同步信号VREF的相位修正处理。
在步骤S50中，判断：是否有摄像装置的电源被接通或摄像装置的快门被按等、来自用户的摄像指示。如果有来自用户的摄像指示，则CPU 300向定时发生器36输出指示信号，开始取得同步信号VREF的输出，同时使处理向步骤S52转移。如果没有摄像指示，则重复步骤S50的处理。
在步骤S52中，在相位差计数电路44中将表示发送同步信号VACT与取得同步信号VREF的相位差的计数值初始设定为0。在步骤S54中，判断取得同步信号VREF是否已变为低电平。从定时发生器36向第二边缘检测电路42输入取得同步信号VREF，判断取得同步信号VREF是否已变为低电平。在取得同步信号VREF已变为低电平的情况下，将表示检测出边缘的检测通知信号输出到相位差计数电路44和切换信号生成电路48，同时将处理转移到步骤S56。在取得同步信号VREF为高电平的情况下，重复步骤S54的判断处理。
在步骤S56中，判断发送同步信号VACT是否为低电平。将同步信号生成电路46中生成的发送同步信号VACT反馈输入到第一边缘检测电路40，以检测发送同步信号VACT是否为低电平。在发送同步信号VACT为低电平的情况下，使处理移动到步骤S62，在发送同步信号VACT为高电平的情况下，向步骤S58转移处理。
在步骤S58中判断发送同步信号VACT是否已变为低电平。第一边缘检测电路40接收发送同步信号VACT的反馈输入，检测发送同步信号VACT是否已变为低电平。在发送同步信号VACT已变为低电平的情况下，将表示检测出边缘的检测通知信号输出到相位差计数电路44和切换信号生成电路48，同时将处理转移到步骤S62。在维持高电平的情况下，向步骤S60转移处理。
在步骤S58中检测出发送同步信号VACT已变为低电平的情况下，如图6(a)所示，从取得同步信号VREF变为低电平到下一次取得同步信号VREF变为高电平为止，发送同步信号VACT至少一次变为低电平。
在步骤S60中，判断取得同步信号VREF是否已变为高电平。第二边缘检测电路42检测：从定时发生器36输入的取得同步信号VREF是否已变为高电平。在取得同步信号VREF已变为高电平的情况下，将表示已经检测出边缘的检测通知信号输出到相位差计数电路44和切换信号生成电路48，向步骤S66转移处理。在取得同步信号VREF维持低电平的情况下，将处理返回到步骤S56。
在步骤S60中检测出取得同步信号VREF已变为高电平的情况下，如图6(b)所示，从取得同步信号VREF变为低电平到下一次取得同步信号VREF变为高电平为止，发送同步信号VACT一次也没有变为低电平。
在步骤S62中，判断发送同步信号VACT是否已变为低电平。第一边缘检测电路40接收发送同步信号VACT的反馈输入，检测发送同步信号VACT是否已变为高电平。在发送同步信号VACT已变为高电平的情况下，将表示从第一边缘检测电路40已经检测出边缘的检测通知信号发送到相位差计数电路44，同时将处理移动到步骤S74。在发送同步信号VACT维持低电平的情况下，向步骤S64转移处理。
在步骤S62中检测出发送同步信号VACT已变为低电平的情况下，如图6(c)所示，从取得同步信号VREF变为低电平到下一次取得同步信号VREF变为高电平为止，发送同步信号VACT变为低电平之后，再变化为高电平。
在步骤S64中判断取得同步信号VREF是否已变为高电平。第二边缘检测电路42检测：从定时发生器36输入的取得同步信号VREF是否已变为高电平。在取得同步信号VREF已变为高电平的情况下，将表示已经检测出边缘的检测通知信号输出到相位差计数电路44和切换信号生成电路48，向步骤S66转移处理。在取得同步信号VREF维持低电平的情况下，将处理返回到步骤S62。
在步骤S66中，在相位差计数电路44中将标记Minus_Flag的值置为“1”。即，在如图6(a)所示，从取得同步信号VREF变为低电平到下一次取得同步信号VREF变为高电平为止，发送同步信号VACT变为低电平；接着，到取得同步信号VREF变为高电平为止，发送同步信号VACT维持低电平的情况；和在如图6(b)所示，从取得同步信号VREF变为低电平到下一次取得同步信号VREF变为高电平为止，发送同步信号VACT一次也没有变为低电平的情况下，变为进行：缩短发送同步信号VACT的消隐期间的处理。
在步骤S68中，判断发送同步信号VACT是否已变为高电平。第一边缘检测电路40接收发送同步信号VACT的反馈输入，检测发送同步信号VACT是否已变为高电平。在发送同步信号VACT已变为高电平的情况下，将表示从第一边缘检测电路40已经检测出边缘的检测通知信号发送到相位差计数电路44，同时，向步骤S72转移处理。在维持低电平的情况下，使处理向步骤S64转移。
在步骤S70中，在相位差计数电路44中增加计数值。相位差计数电路44根据图像传输时钟DCLK的1个时钟脉冲，使计数值只增加1。即，计数值在如图6(a)和图6(b)的时间图的状况下，变为：表示从步骤S64中取得同步信号VREF变为高电平的时刻到步骤S68中发送同步信号VACT变为高电平的时刻为止的相位差θ′a和θ′b的值。如果图像传输时钟DCLK计数规定的时钟脉冲数，例如只计数1个时钟脉冲，则处理返回到步骤S68。
在步骤S72中，计数值变换为补数。相位差计数电路44调查标记Minus_Flag的值是否为“1”，如果标记Minus_Flag的值为“1”，则将计数值变换为补数。由此，计数值变为表示负值。然后，向步骤S80转移处理。
在步骤S74中，将计数值初始设定为0。在步骤S76中，判断取得同步信号VREF是否已变为高电平。第二边缘检测电路42检测：从定时发生器36输入的取得同步信号VREF是否已变为高电平。在取得同步信号VREF已变为高电平的情况下，将表示已经检测出边缘的检测通知信号输出到相位差计数电路44和切换信号生成电路48，向步骤S80转移处理。在取得同步信号VREF维持低电平的情况下，使处理向步骤S78转移。
在步骤S78中，在相位差计数电路44中使计数值增加。相位差计数电路44根据图像传输时钟DCLK的1个时钟脉冲，使计数值只增加1。即，计数值在图6(c)的时间图的状况下，变为：表示从步骤S62中发送同步信号VACT变为高电平的时刻到步骤S76中取得同步信号VREF变为高电平的时刻为止的相位差θc的值。如果图像传输时钟DCLK计数规定的时钟脉冲数，例如只计数1个时钟脉冲，则处理返回到步骤S76。
在步骤S80中，作为修正时钟信号ADJ_NUM，运算发送同步信号VACT的每一帧的相位修正量。相位差计数电路44用修正帧信号ADJ_FRM值除以计数值，而算出修正时钟信号ADJ_NUM。修正帧信号ADJ_FRM是表示进行相位修正的发送同步信号VACT的帧数的值，是预先设定的。修正帧信号ADJ_FRM通常设定为几帧～几十帧的范围。在本实施方式中，在图6(a)和图6(b)的时间图的状况下，修正时钟信号ADJ_NUM是作为负值来计算，在图6(c)的时间图的状况下，修正时钟信号ADJ_NUM是作为正值来计算的。
在步骤S82中，从相位差计数电路44对同步信号生成电路46发送修正时钟信号ADJ_NUM和修正帧信号ADJ_FRM。接着，在步骤S84中，从相位差计数电路44对同步信号生成电路46发送修正开始信号ADJ_ST，通过使修正时钟信号ADJ_NUM的帧数的发送同步信号VACT的消隐期间只变化以修正帧信号ADJ_FRM来表示的时间，从而修正与取得同步信号VREF的相位偏差。在此，图6(a)和图6(b)的时间图的状况下，由于修正时钟信号ADJ_NUM是作为负值来运算的，所以发送同步信号VACT的消隐期间被缩短而修正相位差。另一方面，在图6(c)的时间图的状况中，因为修正时钟信号ADJ_NUM是作为正值来运算的，所以发送同步信号VACT的消隐期间被增加而修正相位差。
在步骤S86中，判断相位修正处理是否已结束。在同步信号生成电路46中，在步骤S84的发送同步信号VACT与取得同步信号VREF的相位差的修正结束的情况下，向相位差计数电路44输出：表示处理结束的修正结束信号ADJ_END。在相位差计数电路44中，如果接收修正结束信号ADJ_END，则向切换信号生成电路48输出切换指示信号SW_ST。切换信号生成电路48接收切换指示信号SW_ST而生成用于切换帧缓冲器电路30和32的切换信号VSWT之后，向切换电路34输出。
如上所述，通过随时进行依据本实施方式的修正处理，增减发送同步信号VACT的消隐期间，从而可以修正：图6(a)～(c)所示的发送同步信号VACT与取得同步信号VREF的相位偏差。
并且，发送同步信号VACT的消隐时间最好设定成：比从图像数据的缓冲结束到对该图像数据的加工处理和压缩处理结束为止的时间还要长。例如，可以构成为：从JPEG编解码器24接收表示对一帧份的图像数据的压缩处理结束的控制信号，接收该控制信号后，使发送同步信号VACT上升。

Claims (12)

1、一种接口装置，其中同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间内输出显示用图像数据；其特征在于，
求出所述取得同步信号与所述发送同步信号的相位差，通过变更所述发送同步信号的消隐期间，从而修正所述取得同步信号与所述发送同步信号的相位差。
2、根据权利要求1所述的接口装置，其特征在于，包括：
边缘检测电路，其检测所述取得同步信号的变化和所述发送同步信号的变化；
相位差计数电路，其根据所述边缘检测电路的所述取得同步信号和所述发送同步信号的变化的检测结果，求出所述取得同步信号与所述发送同步信号的相位差；和
同步信号生成电路，其根据所述相位差计数电路中求出的所述取得同步信号与所述发送同步信号的相位差，通过横跨所述发送同步信号的多个帧，增减所述发送同步信号的消隐期间，从而修正所述取得同步信号与所述发送同步信号的相位差。
3、根据权利要求1所述的接口装置，其特征在于，包括：
边缘检测电路，其检测所述取得同步信号的变化和所述发送同步信号的变化；
相位差计数电路，其根据所述边缘检测电路的所述取得同步信号和所述发送同步信号的变化的检测结果，求出所述取得同步信号与所述发送同步信号的相位差；和
同步信号生成电路，其根据所述相位差计数电路中求出的所述取得同步信号与所述发送同步信号的相位差，通过横跨所述发送同步信号的多个帧，增加所述发送同步信号的消隐期间，从而修正所述取得同步信号与所述发送同步信号的相位差。
4、一种接口装置，其中同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间内输出显示用图像数据；其特征在于，
配合所述取得同步信号的有效期间的结束时刻，开始规定时间的所述发送同步信号的消隐期间。
5、一种接口装置，其中同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间内取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间内输出显示用图像数据的接口装置；其特征在于，
判断在从所述取得同步信号的有效期间的结束时刻到规定的待机时间的期间内所述发送同步信号的有效期间是否结束；
在所述待机时间的期间内所述发送同步信号的有效期间没有结束的情况下，开始规定时间的所述发送同步信号的消隐期间。
6、根据权利要求1至5中任一项所述的接口装置，其特征在于，包括：
多个帧缓冲器电路，其分别具有用于保存至少一帧份图像数据的存储容量；
切换电路，其把所述多个帧缓冲器电路切换为，把所取得的图像信号作为图像数据进行缓冲的帧缓冲器电路或把已经保存的图像数据作为显示用图像数据进行输出的帧缓冲器电路；和
切换控制电路，其对所述切换电路输出切换信号，并根据该切换信号，进行所述切换电路的切换控制；
所述切换控制电路在所述发送同步信号和所述取得同步信号的消隐期间内输出所述切换信号。
7、根据权利要求6所述的接口装置，其特征在于，开始所述取得同步信号的消隐期间后，经过规定的待机时间后，所述切换控制电路输出所述切换信号。
8、一种接口装置中的同步调整方法，其中该接口装置同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间中取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间中输出显示用图像数据；其特征在于，包括：
通过变更所述发送同步信号的消隐期间来修正所述所述取得同步信号与所述发送同步信号的相位差的第一工序。
9、根据权利要求8所述的同步调整方法，其特征在于，包括：
检测所述取得同步信号的变化和所述发送同步信号的变化的第二工序；
根据所述第二工序的所述取得同步信号和所述发送同步信号的变化的检测结果，求出所述取得同步信号与所述发送同步信号的相位差的第三工序；
在所述第一工序中，根据所述第三工序中求出的所述取得同步信号与所述发送同步信号的相位差，通过横跨所述发送同步信号的多个帧来增加所述发送同步信号的消隐期间，从而修正所述取得同步信号与所述发送同步信号的相位差。
10、根据权利要求8所述的同步调整方法，其特征在于，包括：
检测所述取得同步信号的变化和所述发送同步信号的变化的第二工序；
根据所述第二工序的所述取得同步信号和所述发送同步信号的变化的检测结果，求出所述取得同步信号与所述发送同步信号的相位差的第三工序；
在所述第一工序中，根据所述第三工序中求出的所述取得同步信号与所述发送同步信号的相位差，通过横跨所述发送同步信号的多个帧来增减所述发送同步信号的消隐期间，从而修正所述取得同步信号与所述发送同步信号的相位差。
11、一种接口装置同步调整方法，其中该接口装置同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间中取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间中输出显示用图像数据；其特征在于，
配合所述取得同步信号的有效期间的结束时刻，开始规定时间的所述发送同步信号的消隐期间。
12、一种接口装置的同步调整方法，其中该接口装置同步于具有包括有效期间和消隐期间的规定周期的取得同步信号，在该取得同步信号的有效期间中取得图像信号；同步于具有包括有效期间和消隐期间并不同于所述取得同步信号的周期的发送同步信号，在该发送同步信号的有效期间中输出显示用图像数据；其特征在于，
判断从所述取得同步信号的有效期间的结束时刻到规定的待机时间的期间内，所述发送同步信号的有效期间是否结束；
在所述待机时间期间中所述发送同步信号的有效期间没有结束的情况下，开始规定时间的所述发送同步信号的消隐期间。
CNA2005100859590A 2004-07-30 2005-07-21 接口装置和同步调整方法 Pending CN1728765A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004224649A JP2006047412A (ja) 2004-07-30 2004-07-30 インターフェース装置及び同期調整方法
JP2004224649 2004-07-30

Publications (1)

Publication Number Publication Date
CN1728765A true CN1728765A (zh) 2006-02-01

Family

ID=35731671

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100859590A Pending CN1728765A (zh) 2004-07-30 2005-07-21 接口装置和同步调整方法

Country Status (5)

Country Link
US (1) US20060023079A1 (zh)
JP (1) JP2006047412A (zh)
KR (1) KR100648119B1 (zh)
CN (1) CN1728765A (zh)
TW (1) TWI283398B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117595A (zh) * 2009-12-30 2011-07-06 英特尔公司 用于对齐帧数据的技术
CN102647583A (zh) * 2012-04-25 2012-08-22 北京瀚景锦河科技有限公司 Sdi音视频数据的转发装置和转发方法
CN102833558A (zh) * 2011-06-17 2012-12-19 纬创资通股份有限公司 立体显示系统及其方法
US8643658B2 (en) 2009-12-30 2014-02-04 Intel Corporation Techniques for aligning frame data
CN109981978A (zh) * 2013-04-26 2019-07-05 富士胶片株式会社 摄像装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397478B2 (en) * 2005-09-29 2008-07-08 Intel Corporation Various apparatuses and methods for switching between buffers using a video frame buffer flip queue
JP2007279185A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 画像データ表示制御装置
US20080033735A1 (en) * 2006-07-20 2008-02-07 William Bryan Graham System and method for recording and distributing audio renditions of scripts
US8576204B2 (en) * 2006-08-10 2013-11-05 Intel Corporation Method and apparatus for synchronizing display streams
US8462377B2 (en) * 2007-07-25 2013-06-11 Aptina Imaging Corporation Method, apparatus, and system for reduction of line processing memory size used in image processing
WO2009072015A2 (en) * 2007-12-05 2009-06-11 Arcelik Anonim Sirketi A receiver and a control method
JP5499831B2 (ja) * 2010-03-30 2014-05-21 セイコーエプソン株式会社 デジタルカメラ
US8526752B2 (en) * 2010-08-23 2013-09-03 Aptina Imaging Corporation Imaging systems with fixed output sizes and frame rates
FR2964234B1 (fr) * 2010-08-31 2019-09-13 Canon Kabushiki Kaisha Procede de controle du rythme d'affichage d'un signal video
JP6060538B2 (ja) * 2012-06-28 2017-01-18 富士通株式会社 無線装置、及び信号処理方法
JP6170311B2 (ja) * 2013-02-26 2017-07-26 キヤノン株式会社 撮像装置及びその制御方法
CA2914452C (en) * 2013-06-14 2017-11-14 Ostara Nutrient Recovery Technologies Inc. Slow and fast release fertilizer composition and methods for making same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139947Y1 (ko) * 1993-07-31 1999-05-01 김광호 캠코더의 문자신호 표시장치
JPH08223472A (ja) * 1995-02-15 1996-08-30 Techno Kapura:Kk ビデオ信号の出力方法、画像処理用カメラおよびそれを用いた画像処理システム
JP2000287118A (ja) 1999-03-31 2000-10-13 Fujitsu General Ltd 監視カメラシステム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117595A (zh) * 2009-12-30 2011-07-06 英特尔公司 用于对齐帧数据的技术
US8643658B2 (en) 2009-12-30 2014-02-04 Intel Corporation Techniques for aligning frame data
CN102117595B (zh) * 2009-12-30 2014-06-04 英特尔公司 用于对齐帧数据的技术
US8823721B2 (en) 2009-12-30 2014-09-02 Intel Corporation Techniques for aligning frame data
CN106251825A (zh) * 2009-12-30 2016-12-21 英特尔公司 用于对齐帧数据的技术
CN102833558A (zh) * 2011-06-17 2012-12-19 纬创资通股份有限公司 立体显示系统及其方法
CN102647583A (zh) * 2012-04-25 2012-08-22 北京瀚景锦河科技有限公司 Sdi音视频数据的转发装置和转发方法
CN102647583B (zh) * 2012-04-25 2015-04-22 北京瀚景锦河科技有限公司 Sdi音视频数据的转发装置和转发方法
CN109981978A (zh) * 2013-04-26 2019-07-05 富士胶片株式会社 摄像装置
CN109981978B (zh) * 2013-04-26 2020-07-07 富士胶片株式会社 摄像装置

Also Published As

Publication number Publication date
TWI283398B (en) 2007-07-01
JP2006047412A (ja) 2006-02-16
US20060023079A1 (en) 2006-02-02
KR100648119B1 (ko) 2006-11-24
TW200623022A (en) 2006-07-01
KR20060048887A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
CN1728765A (zh) 接口装置和同步调整方法
CN1150759C (zh) 图象输入设备、系统和方法以及图象发送／接收系统
CN1947344A (zh) 无线终端中多数据处理装置和方法
CN1251485C (zh) 摄像装置
CN1272961C (zh) 摄像装置
CN1898945A (zh) 具有亮度校正功能的图像拾取设备以及校正图像亮度的方法
CN1762151A (zh) 摄像装置
CN1992816A (zh) 图像显示装置和方法、以及程序
CN1959627A (zh) 计算机和监视器及其显示环境调整系统和方法
CN1771531A (zh) 图像处理设备和方法、显示设备和方法、以及电子设备
CN1225120C (zh) 图像处理设备，图像处理方法，记录介质及程序
CN1266966C (zh) 在移动通信终端中发送显示数据的装置和方法
CN1739116A (zh) 产生缩图图像和改进调整尺寸图像的图像质量的设备和方法
CN1270514C (zh) 图像生成设备和图像生成方法
CN1424856A (zh) 图像信号处理装置以及方法
CN1311678C (zh) 固体摄像装置
CN1992809A (zh) 电子装置及其显示方法和存储执行该方法的程序的存储介质
CN1127847C (zh) 带视频数据传输的摄像装置
CN100350796C (zh) 图像数据转换方法、转换电路和数字照相机
US8970784B2 (en) Driving apparatus, driving method, and program
CN1956487A (zh) 图像处理系统
CN1680998A (zh) 用于自适应显示控制的设备、方法和介质
CN1496096A (zh) 图像读取装置
CN1607827A (zh) 处理运动信息的方法和设备
CN1150504C (zh) 液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned