KR20120072550A - 메모리의 감지 증폭회로 - Google Patents

메모리의 감지 증폭회로 Download PDF

Info

Publication number
KR20120072550A
KR20120072550A KR1020100134350A KR20100134350A KR20120072550A KR 20120072550 A KR20120072550 A KR 20120072550A KR 1020100134350 A KR1020100134350 A KR 1020100134350A KR 20100134350 A KR20100134350 A KR 20100134350A KR 20120072550 A KR20120072550 A KR 20120072550A
Authority
KR
South Korea
Prior art keywords
voltage
cell
cell voltage
reference voltage
transistor
Prior art date
Application number
KR1020100134350A
Other languages
English (en)
Other versions
KR101224328B1 (ko
Inventor
박용식
송윤흡
길규현
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020100134350A priority Critical patent/KR101224328B1/ko
Publication of KR20120072550A publication Critical patent/KR20120072550A/ko
Application granted granted Critical
Publication of KR101224328B1 publication Critical patent/KR101224328B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

저항의 변화상태를 감지하여 데이터를 읽기위한 메모리의 감지 증폭회로가 개시된다. 감지 증폭기 회로는 셀에서 발생되는 셀 전압을 소신호 레벨에서 증폭한다. 증폭된 신호는 다시 공통 소스 증폭기로 입력되어 반전된 소신호 레벨로 증폭된다. 이를 통해 셀 전압에서 발생된 변동값은 양의 방향 및 음의 방향으로 증폭되고, 감지 증폭기로 입력된다.

Description

메모리의 감지 증폭회로{Sensing Amplifier Circuit of Memory}
본 발명은 반도체 회로에 관한 것으로, 더욱 상세하게는 저항성 메모리 소자의 감지 증폭회로에 관한 것이다.
차세대 메모리 소자로는 대표적으로 MRAM(Magnetic Random Access Memory), PRAM(Phase-change Ramdom Access Memory) 및 ReRAM(Resistive Random Access Memory)가 있다.
이들 중 PRAM은 물질의 결정질 또는 비결정질의 상태 변화를 이용하고, 상태의 변화를 통해 유발되는 저항의 변경을 이용하는 구조를 가진다. 또한, ReRAM은 특정 전압의 인가에 따른 전도성 필라멘트의 형성 및 소멸을 이용하여 저항 변화를 유도하는 동작 메커니즘을 가진다.
MRAM은 샌드위치된 강자성체를 구비하고 강자성체의 자화 방향에 따라 자기저항이 변경되는 성질을 이용한다. 특히 최근에는 전류를 직접 인가하여 자화 방향을 결정하는 STT(Spin Transfer Torque)-MRAM에 대한 연구가 활발히 진행되고 있다. 이러한 MRAM은 읽기 및 쓰기 동작시 저항의 산포가 발생되며, 발생된 저항의 산포는 감지 증폭기의 감지 마진을 감소시키고, 오동작을 유발한다. 이러한 감지 마진은 감지 증폭기의 동작 속도 및 신뢰성을 결정짓는 가장 큰 인자이다. 따라서, 메모리 셀의 저항 산포에 의해 발생되는 감지 마진을 넓힐 수 있는 방법이 강구되어어야 한다.
도 1은 종래의 STT-MRAM의 메모리 셀의 저항 산포와 참조 전압 사이의 감지 마진을 나타낸다.
도 1을 참조하면, Rp는 강자성체 간의 자화방향의 동일한 경우의 값이며, Rap는 서로 반대의 자화방향을 가질 경우의 값이다. 즉, 동일한 자화방향인 경우, 낮은 저항값을 가진다. 셀 저항 산포곡선들 사이의 직선은 참조 셀의 저항을 의미한다. 예컨대, Rp의 산포에 따라 산포 곡선 내에서 높은 저항값을 가지는 경우, 참조 셀 저항과의 차이 △Rp는 감소하게 된다. 이는 감지 마진이 감소함을 의미한다. 즉, 셀 저항 산포에 따라 특정의 측정 조건에서 감지 마진은 최소값이 될 수 있으며, 이에 따라 발생되는 낮은 감지 마진으로 인해 감지 증폭기는 오동작을 유발할 수 있다. 특히, 감지 증폭기 자체가 가지는 내부의 오프셋 등의 노이즈로 인해 낮은 감지 마진은 오동작을 유발시킨다.
따라서, 셀 저항 산포에 크게 영향을 받지 않고, 충분한 감지 마진을 확보할 수 있는 새로운 감지 증폭회로가 요청된다 할 것이다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 감지 마진을 확보할 수 있는 저항성 메모리 소자의 감지 증폭회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은, 전류를 셀에 인가하여 셀 전압을 발생시키는 셀 전압 발생부; 상기 셀 전압을 수신하고, 공통 소스 증폭을 통해 상기 셀 전압의 변동폭보다 더 높은 변동폭을 가지는 확장 셀 전압을 형성하는 셀 전압 확장부; 기준 셀에 전류를 인가하여 기준 전압을 발생시키는 기준 전압 발생부; 상기 기준 전압을 수신하고, 상기 확장 셀 전압의 변동폭과 반대의 거동을 나타내는 확장 기준 전압을 형성하는 기준 전압 확장부; 및 상기 확장 셀 전압 및 상기 확장 기준 전압을 수신하고, 차동증폭을 수행하는 감지 증폭기를 포함하는 감지 증폭회로를 제공한다.
또한, 본 발명의 상기 목적은, 감지 대상인 셀에서 발생되는 셀 전압을 소신호 증폭하여 확장 셀 전압을 형성하는 셀 전압 증폭부; 기준 셀에서 발생되는 기준 전압을 바이어스로 이용하고, 입력되는 상기 확장 셀 전압을 소신호 증폭하여 확장 기준 전압을 발생하는 기준 전압 증폭부; 및 상기 확장 셀 전압 및 상기 확장 기준 전압을 수신하고 증폭하는 감지 증폭기를 포함하는 감지 증폭회로의 제공을 통해서도 달성된다.
상술한 본 발명에 따르면, 셀의 전압의 변동량은 증폭된다. 따라서, 셀 전압의 변동에 기인한 감지 마진은 증가하며, 이를 통해 감지 마진을 확보할 수 있다. 특히, 기준 전압을 바이어스로 이용하고, 셀 전압이 증폭된 신호를 반전 증폭시켜서 새로운 기준 전압으로 이용한다. 이를 통해 감지 증폭기에 입력되는 신호들의 차이는 증폭되고, 높은 감지 마진을 가지게 된다.
도 1은 종래의 STT-MRAM의 메모리 셀의 저항 산포와 참조 전압 사이의 감지 마진을 나타낸다.
도 2는 본 발명의 바람직한 실시예에 따른 감지 증폭회로를 도시한 블록도이다.
도 3은 본 발명의 바람직한 실시예에 따른 감지 증폭회로를 도시한 회로도이다.
도 4는 본 발명의 바람직한 실시예에 따라 상기 도 2에 도시된 감지 증폭회로의 동작을 설명하기 위한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
실시예
도 2는 본 발명의 바람직한 실시예에 따른 감지 증폭회로를 도시한 블록도이다.
도 2를 참조하면, 본 발명에 따른 감지 증폭회로는 셀 전압 증폭부(100), 기준 전압 증폭부(200) 및 감지 증폭기(300)를 가진다.
상기 셀 전압 증폭부(100)는 감지 대상인 셀에 전류를 인가하여 셀 전압 Vcell을 형성하고, 소신호 레벨에서의 공통 소스 증폭 동작을 통해 셀 전압 Vcell의 변동폭을 증가시키고, 이를 확장 셀 전압 Vin_cell로 출력한다.
또한, 기준 전압 증폭부(200)는 기준 셀에서 발생되는 기준 전압 Vref를 바이어스로 이용하여 기준 전압 증폭부(200)를 구성하는 트랜지스터들을 포화영역에서 동작시킨다. 또한, 포화영역에서 확장 셀 전압 Vin_cell을 입력받고, 이를 소신호 레벨에서의 공통 소스 증폭 동작을 통해 확장 기준 전압 Vin_ref를 형성한다.
상기 확장 셀 전압 Vin_cell 및 확장 기준 전압 Vin_ref는 감지 증폭기(300)에 입력된다. 감지 증폭기(300)는 입력 신호들의 차이를 증폭하는 차동 증폭 동작을 수행한다.
도 3은 본 발명의 바람직한 실시예에 따른 감지 증폭회로를 도시한 회로도이다.
도 3을 참조하면, 본 발명에 따른 감지 증폭회로는 셀 전압 증폭부(100), 기준 전압 증폭부(200) 및 감지 증폭기(300)를 가진다.
상기 셀 전압 증폭부(100)는 셀 전압 발생부(110) 및 셀 전압 확장부(120)를 포함한다. 또한, 기준 전압 증폭부(200)는 기준 전압 발생부(210) 및 기준 전압 확장부(220)를 포함한다.
셀 전압 발생부(110)는 정전류원으로 구성되고, 바이어스 전류 Ibias를 셀에 인가하고, 셀을 통해 셀 전압 Vcell을 발생시킨다. 발생된 셀 전압 Vcell은 셀 전압 확장부(120)로 인가된다.
셀 전압 확장부(120)는 전류 미러 구조를 가지고, 인가되는 셀 전압 Vcell의 레벨을 확장한다. 이는 확장 셀 전압 Vin_cell로 표현된다. 셀 전압 확장부(120)는 셀 전압 Vcell의 변화를 전류량의 변화로 전환하는 액티브 로드부(121) 및 상기 액티브 로드부(121)와 접지 사이에 연결되고, 상기 전류량의 변화를 전압의 변화로 전환하고 이를 증폭하는 전류 미러부(122)를 가진다.
기준 전압 발생부(210)는 정전류원으로 구성되며, 셀 전압 발생부(110)의 바이어스 전류 Ibias와 동일한 전류를 기준 셀에 인가하고, 기준 전압 Vref를 발생시킨다. 발생된 기준 전압 Vref는 기준 전압 확장부(220)로 인가된다.
기준 전압 확장부(220)는 기준 전압 Vref 및 확장 셀 전압 Vin_cell을 입력받는다. 입력된 확장 셀 전압 Vin_cell의 레벨에 따라 기준 전압 확장부(220)는 확장 기준 전압 Vin_ref를 형성한다. 예컨대, Vin_cell이 증가하는 경우, 확장 기준 전압 Vin_ref는 더욱 감소하는 경향을 가진다. 이는 셀 전압 Vcell이 기준 전압 Vref를 상회하는 경우, 확장 셀 전압 Vin_cell은 더욱 증가하고, 확장 기준 전압 Vin_ref는 더욱 감소하는 거동을 의미한다.
감지 증폭기(300)는 확장 셀 전압 Vin_cell 및 확장 기준 전압 Vin_ref를 인가받고 이를 차동 증폭한다.
상기 도 3에 개시된 회로의 동작을 설명하기 위해 셀 전압 Vcell과 기준 전압 Vref가 동일한 상황을 가정한다. 2개의 입력신호들이 상호 동일할 경우, 대신호 레벨에서 해석함이 바람직하다.
먼저, 셀은 선택트랜지스터 MN1 및 자성저항체 Rcell로 모델링된다. 또한, 비트라인은 비트라인 커패시터 CBL로 모델링된다. 셀 전압 발생부(110)는 정전류원을 가지고, 바이어스 전류 Ibias를 셀에 인가한다. 인가되는 바이어스 전류 Ibias에 의해 셀이 연결된 비트라인에는 셀 전압 Vcell이 발생된다.
셀 전압 Vcell에 의해 셀 전압 확장부(120)의 액티브 로드부(121)를 구성하는 제1 트랜지스터 Q1 및 제2 트랜지스터 Q2는 활성영역에서 동작한다. 제1 트랜지스터 Q1 및 제2 트랜지스트 Q2의 소스 단자들은 전원전압 Vdd에 연결되고, 게이트 단자에는 셀 전압 Vcell이 공통 인가된다. 따라서, 제1 트랜지스터 Q1 및 제2 트랜지스터 Q2의 소스-드레인 전류는 상호 동일하다. 또한, 셀 전압 확장부의 전류 미러부(122)를 구성하는 제3 트랜지스터 Q3 및 제4 트랜지스터 Q4는 전류 미러의 구성을 가진다. 제3 및 제4 트랜지스터의 게이트 단자들은 상호 연결되고, 제4 트랜지스터 Q4의 드레인 단자에서 확장 셀 전압 Vin_cell이 형성된다.
확장 셀 전압 Vin_cell은 감지 증폭기(300)에 입력되며, 감지 증폭기(300)의 가상 단락 회로에 의해 확장 셀 전압 Vin_cell과 확장 기준 전압 Vin_ref는 동일 레벨을 가진다.
기준 셀은 선택트랜지스터 MN2 및 자성저항체 Rref로 모델링된다. 또한, 비트라인은 비트라인 커패시터 CBLB로 모델링된다. 기준 전압 발생부(210)에서 인가되는 바이어스 전류 Ibais에 의해 기준 셀에서는 기준 전압 Vref가 발생한다. 기준 전압 Vref는 기준 전압 발생부(210)에 입력된다.
기준 전압 발생부(210)는 제5 트랜지스터 Q5 및 제6 트랜지스터 Q6을 가진다. 제5 트랜지스터 Q5에 인가되는 기준 전압 Vref에 의해 제5 트랜지스터 Q5는 포화영역에서 동작한다. 또한, 제6 트랜지스터 Q6의 게이트 단자에 인가되는 확장 셀 전압 Vin_cell에 의해 제6 트랜지스터 Q6도 포화영역에서 동작한다.
상술한 대신호 레벨 동작에서 확장 셀 전압 Vin_cell과 확장 기준 전압 Vin_ref는 동일 레벨을 가진다.
만일, 셀 전압 Vcell과 기준 전압 Vref 사이에 차이가 발생한다면, 이는 소신호 레벨에서 해석되어야 한다.
자성저항체 Rcell이 기준 셀의 자성저항체 Rref보다 높은 값을 가지는 경우, 셀 전압 Vcell은 증가한다. 증가된 셀 전압 Vcell은 셀 전압 확장부(110)로 입력된다.
셀 전압 확장부(120)는 액티브 로드부(121) 및 전류 미러부(122)를 가진다.
액티브 로드부(121)는 2개의 트랜지스터 Q1 및 Q2를 가진다. 또한, 전류 미러부(122)는 트랜지스터 Q3 및 Q4를 가진다. 셀 전압 Vcell은 액티브 로드부(121)를 구성하는 제1 트랜지스터 Q1 및 제2 트랜지스터 Q2의 게이트 단자로 입력된다. 제1 트랜지스터 Q1 및 제2 트랜지스터 Q2의 소스 단자는 전원전압 Vdd에 연결된다. 증가된 셀 전압 Vcell에 의해 제1 트랜지스터 Q1을 흐르는 전류는 감소한다. 이는 PMOS인 제1 및 제2 트랜지스터 Q1 및 Q2가 활성영역에서 동작하고, 게이트-소스 사이의 전압차에 의해 전류가 결정되는 현상에 기인한 것이다. 제1 트랜지스터 Q1을 흐르는 전류가 감소하는 경우, 전류 미러부(122)를 구성하는 제3 트랜지스터 Q3의 드레인 및 게이트 단자의 전압도 감소한다.
제3 트랜지스터 Q3의 게이트 단자의 전압이 감소하는 경우, 제4 트랜지스터 Q4는 감소된 전압차를 증폭하고, 확장 셀 전압 Vin_cell을 증가시킨다. 제4 트랜지스터 Q4의 거동은 소신호 모델로 해석된다. 즉, 제4 트랜지스터 Q4는 공통 소스 증폭기로 거동한다. 공통 소스 증폭기는 게이트 단자에서의 소신호 입력전압을 증폭하고, 이를 드레인 단자로 출력하는 특성을 가진다. 공통 소스 증폭기의 전압 이득 Av4는 하기의 수학식 1로 표현된다.
[수학식 1]
Av4 = -gm4Rout4
상기 수학식 1에서 gm4은 제4 트랜지스터 Q4의 트랜스 컨덕턴스이며, Rout4는 제4 트랜지스터 Q4의 출력저항이다. 상술한 소신호 동작에 의해 제4 트랜지스터 Q4의 게이트 단자에서의 전압이 감소하는 경우, 제4 트랜지스터 Q4는 이를 증폭하고 증가된 확장 셀 전압 Vin_cell을 출력한다.
기준 전압 발생부(210)는 기준 셀에 대해 바이어스 전류 Ibias를 인가한다. 기준 셀에 인가하는 정전류인 바이어스 전류 Ibias는 셀 전압 발생부(110)가 셀에 인가하는 바이어스 전류와 동일하다. 기준 전압 발생부(210)에서 인가되는 바이어스 전류 Ibias에 의해 기준 셀에는 기준 전압 Vref가 발생한다. 기준 전압 Vref는 기준 전압 확장부(220)로 인가된다.
기준 전압 확장부(220)는 제5 트랜지스터 Q5 및 제6 트랜지스터를 가진다. 제5 트랜지스터 Q5의 소스 단자는 전원전압 Vdd에 연결되고, 게이트 단자에는 기준 전압 Vref가 인가되며, 드레인 단자는 제6 트랜지스터 Q6에 연결된다. 제6 트랜지스터의 게이트 단자에는 확장 셀 전압 Vin_cell이 인가되며, 소스 단자는 접지된다. 또한, 드레인 단자는 제5 트랜지스터 Q5에 연결된다.
제5 트랜지스터 Q5에 인가되는 기준 전압 Vref는 변동하지 않으므로 활성영역에서 동작하는 제5 트랜지스터 Q5의 소스-드레인 전류도 일정하다. 또한, 제6 트랜지스터 Q6은 공통 소스 증폭기로 모델링된다. 즉, 입력단인 게이트 단자에 인가되는 확장 셀 전압 Vin_cell의 변화를 증폭하고, 이를 드레인 단자로 출력하여 확장 기준 전압 Vin_ref를 형성한다. 제6 트랜지스터 Q6의 소신호 이득 Av6은 다음의 수학식 2로 표시된다.
[수학식 2]
Av6 = -gm6Rout6
상기 수학식 2에서 gm6은 제6 트랜지스터 Q6의 트랜스 컨덕턴스이며, Rout6는 제6 트랜지스터 Q6의 출력저항이다. 즉, 제6 트랜지스터 Q6의 입력신호인 확장 셀 전압 Vin_cell이 증가하는 경우, 제6 트랜지스터 Q6은 이를 증폭하여 감소된 확장 기준 전압 Vin_ref를 형성한다.
감지 증폭기(300)는 확장 셀 전압 Vin_cell과 확장 기준 전압 Vin_ref를 입력받고, 이를 증폭한다.
도 4는 본 발명의 바람직한 실시예에 따라 상기 도 2에 도시된 감지 증폭회로의 동작을 설명하기 위한 그래프이다.
도 4를 참조하면, 기준 셀에서 발생되는 기준 전압 Vref는 일정하다. 이는 기준 셀의 자성저항체 Rref에 기인한다. 또한, 측정하고자 하는 셀의 자성저항체 Rcell은 셀마다 달리 설정된다. 따라서, 셀 전압 Vcell은 Rcell의 값에 따라 선형적으로 변화하는 특성을 가진다. 따라서, Rcell의 값에 따라 기준 전압 Vref와 셀 전압 Vcell은 낮은 센싱 마진을 가질 수 있다.
반면, 본 발명의 도 3에 의해 소신호 레벨에서 2개의 공통 소스 증폭기에 의해 증폭된 확장 셀 전압 Vin_cell과 확장 기준 전압 Vin_ref는 서로 상보적인 거동을 나타낸다. 즉, 셀 전압 Vcell이 기준 전압 Vref를 상회하는 경우, 확장 셀 전압 Vin_cell의 기울기는 증가한다. 따라서, 기준 전압 Vref의 상승 곡선보다 더 급격한 상승 곡선을 가진다. 반대로 확장 기준 전압 Vin_ref는 고정된 기준 전압 Vref와 달리 급격한 감소 곡선을 가진다. 이를 통해 감지 증폭기에 입력되는 2개의 입력신호들의 차이는 더욱 증가하는 양상을 가진다.
상술한 소신호 레벨에서의 동작 중 확장 셀 전압 Vin_cell의 거동은 셀 전압 확장부를 구성하는 제1 트랜지스터 Q1 및 제4 트랜지스터 Q4에서의 2단계 공통 소스 증폭 동작으로도 해석될 수 있다.
즉, 소신호 레벨에서 제1 트랜지스터 Q1은 공통 소스 증폭을 수행한다. 이를 통해 셀 전압 Vcell의 변동과는 반대 거동을 하는 전압이 형성되며, 이는 전류원을 구성하는 제4 트랜지스터 Q4의 게이트 단자로 입력된다. 제4 트랜지스터 Q4도 공통 소스 증폭을 수행하므로, 전체적으로 셀 전압 Vcell의 변동을 추종하며, 이를 증폭하는 기술적 구성이 이루어진다.
반면, 확장 기준 전압 Vin_ref의 거동은 기준 전압 확장부를 구성하는 제6 트랜지스터 Q6의 소신호 레벨에서의 동작에 의해 설명된다. 즉, 제6 트랜지스터도 소신호 레벨에서는 공통 소스 증폭 구조를 가진다. 따라서, 입력신호인 확장 셀 전압 Vin_cell의 변동과는 반대 방향의 거동을 수행하며, 변동폭을 증폭시킨다. 예컨대, 확장 셀 전압 Vin_cell이 증가하는 경우, 확장 기준 전압 Vin_ref는 소정의 이득을 가지고, 감소하는 경향을 가진다.
물론, 셀 전압 Vcell이 기준 전압 Vref에 비해 감소하는 경우는 상술한 소신호 레벨의 해석과 반대로 해석되어진다.
상술한 과정을 통해 메모리의 감지 마진은 확보될 수 있다. 또한, 읽기 속도 및 안정도는 개선된다.
100 : 셀 전압 증폭부 200 : 기준 전압 증폭부
300 : 감지 증폭기

Claims (9)

  1. 전류를 셀에 인가하여 셀 전압을 발생시키는 셀 전압 발생부;
    상기 셀 전압을 수신하고, 공통 소스 증폭을 통해 상기 셀 전압의 변동폭보다 더 높은 변동폭을 가지는 확장 셀 전압을 형성하는 셀 전압 확장부;
    기준 셀에 전류를 인가하여 기준 전압을 발생시키는 기준 전압 발생부;
    상기 기준 전압을 수신하고, 상기 확장 셀 전압의 변동폭과 반대의 거동을 나타내는 확장 기준 전압을 형성하는 기준 전압 확장부; 및
    상기 확장 셀 전압 및 상기 확장 기준 전압을 수신하고, 차동증폭을 수행하는 감지 증폭기를 포함하는 감지 증폭회로.
  2. 제1항에 있어서, 상기 셀 전압 확장부는,
    상기 셀 전압의 변화를 전류량의 변화로 전환하는 액티브 로드부; 및
    상기 액티브 로드부와 접지 사이에 연결되고, 상기 전류량의 변화를 전압의 변화로 전환하고 이를 증폭하는 전류 미러부를 포함하는 것을 특징으로 하는 감지 증폭회로.
  3. 제2항에 있어서, 상기 액티브 로드부는,
    전원전압과 상기 전류 미러부 사이에 연결되고, 상기 셀 전압을 수신하는 제1 트랜지스터; 및
    상기 전원전압과 상기 전류 미러부 사이에 연결되고, 상기 셀 전압을 수신하며, 상기 제1 트랜지스터와 병렬로 연결된 제2 트랜지스터를 포함하는 것을 특징으로 하는 감지 증폭회로.
  4. 제2항에 있어서, 상기 전류 미러부는,
    상기 액티브 로드부와 접지 사이에 연결되고, 다이오드 연결된 제3 트랜지스터; 및
    상기 액티브 로드부와 접지 사이에 연결되고, 게이트 단자가 상기 제3 트랜지스터의 게이트 단자에 연결되고, 공통 소스 증폭을 통해 상기 확장 셀 전압을 형성하는 제4 트랜지스터를 포함하는 것을 특징으로 하는 감지 증폭회로.
  5. 제1항에 있어서, 상기 기준 전압 확장부는 상기 확장 셀 전압을 수신하고 공통 소스 증폭을 통해 확장 기준 전압을 형성하는 것을 특징으로 하는 감지 증폭회로.
  6. 제5항에 있어서, 상기 기준 전압 확장부는,
    상기 기준 전압을 수신하고, 전원 전압에 연결된 제5 트랜지스터; 및
    상기 제5 트랜지스터와 접지 사이에 연결되고, 상기 확장 셀 전압을 입력받고, 공통 소스 증폭을 통해 상기 확장 기준 전압을 형성하는 제6 트랜지스터를 포함하는 것을 특징으로 하는 감지 증폭회로.
  7. 감지 대상인 셀에서 발생되는 셀 전압을 소신호 증폭하여 확장 셀 전압을 형성하는 셀 전압 증폭부;
    기준 셀에서 발생되는 기준 전압을 바이어스로 이용하고, 입력되는 상기 확장 셀 전압을 소신호 증폭하여 확장 기준 전압을 발생하는 기준 전압 증폭부; 및
    상기 확장 셀 전압 및 상기 확장 기준 전압을 수신하고 증폭하는 감지 증폭기를 포함하는 감지 증폭회로.
  8. 제7항에 있어서, 상기 셀 전압 증폭부는 공통 소스 증폭을 통해 상기 셀 전압의 변동폭을 증폭하여 상기 셀 전압의 변동폭을 상회하는 변동폭을 가진 상기 확장 셀 전압을 형성하는 것을 특징으로 하는 감지 증폭회로.
  9. 제7항에 있어서, 상기 기준 전압 증폭부는 상기 확장 셀 전압을 공통 소스 증폭을 통해 상기 확장 기준 전압으로 형성하고, 상기 확장 기준 전압의 변동은 상기 확장 셀 전압의 변동과 반대 방향을 가지는 것을 특징으로 하는 감지 증폭기.
KR1020100134350A 2010-12-24 2010-12-24 메모리의 감지 증폭회로 KR101224328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100134350A KR101224328B1 (ko) 2010-12-24 2010-12-24 메모리의 감지 증폭회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100134350A KR101224328B1 (ko) 2010-12-24 2010-12-24 메모리의 감지 증폭회로

Publications (2)

Publication Number Publication Date
KR20120072550A true KR20120072550A (ko) 2012-07-04
KR101224328B1 KR101224328B1 (ko) 2013-01-21

Family

ID=46707220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100134350A KR101224328B1 (ko) 2010-12-24 2010-12-24 메모리의 감지 증폭회로

Country Status (1)

Country Link
KR (1) KR101224328B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082747A (ko) * 2014-01-07 2015-07-16 한양대학교 산학협력단 저항성 메모리의 감지증폭회로
US9620191B2 (en) 2015-05-18 2017-04-11 Samsung Electronics Co., Ltd. Memory device and memory system including the same
CN106782649A (zh) * 2015-11-20 2017-05-31 华邦电子股份有限公司 感测放大器电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173441B1 (ko) 2014-02-04 2020-11-03 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618840B1 (ko) * 2004-06-29 2006-09-01 삼성전자주식회사 저 전원전압 플래쉬 메모리장치의 감지회로
US7724595B2 (en) 2008-01-08 2010-05-25 Macronix International Co., Ltd. Current-mode sense amplifier and sense amplifying method
WO2010024883A1 (en) 2008-08-25 2010-03-04 Halo Lsi, Inc Complementary reference method for high reliability trap-type non-volatile memory
KR20100028932A (ko) * 2008-09-05 2010-03-15 삼성전자주식회사 불휘발성 메모리 장치 및 이를 포함하는 저장 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150082747A (ko) * 2014-01-07 2015-07-16 한양대학교 산학협력단 저항성 메모리의 감지증폭회로
US9620191B2 (en) 2015-05-18 2017-04-11 Samsung Electronics Co., Ltd. Memory device and memory system including the same
CN106782649A (zh) * 2015-11-20 2017-05-31 华邦电子股份有限公司 感测放大器电路
CN106782649B (zh) * 2015-11-20 2020-07-14 华邦电子股份有限公司 感测放大器电路

Also Published As

Publication number Publication date
KR101224328B1 (ko) 2013-01-21

Similar Documents

Publication Publication Date Title
US7646627B2 (en) Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
Scheuerlein et al. A 10 ns read and write non-volatile memory array using a magnetic tunnel junction and FET switch in each cell
US8917562B2 (en) Body voltage sensing based short pulse reading circuit
Maffitt et al. Design considerations for MRAM
JP3965373B2 (ja) 可調整電流モード差動増幅器
US7161861B2 (en) Sense amplifier bitline boost circuit
US7755923B2 (en) Memory array with read reference voltage cells
US10510393B2 (en) Resistive memory device including reference cell and operating method thereof
US9202543B2 (en) System and methods using a multiplexed reference for sense amplifiers
Kang et al. Variation-tolerant and disturbance-free sensing circuit for deep nanometer STT-MRAM
US20100091562A1 (en) Temperature dependent system for reading st-ram
TW200425161A (en) Temperature compensated RRAM circuit
KR101224328B1 (ko) 메모리의 감지 증폭회로
US20160078915A1 (en) Resistance change memory
US20030179602A1 (en) Magneto-resistive random access memory
US10794774B2 (en) Spintronic temperature sensor
Lee et al. A novel macro-model for spin-transfer-torque based magnetic-tunnel-junction elements
KR20120076831A (ko) 고속 감지 증폭기 및 고속 감지 증폭기의 동작 방법
Andre et al. ST-MRAM fundamentals, challenges, and outlook
Koike et al. A new sensing scheme with high signal margin suitable for Spin-Transfer Torque RAM
CN108182956B (zh) 一种高速的mram读出电路
JP5703109B2 (ja) メモリデータ読み出し回路
Yamada et al. A novel sensing scheme for an MRAM with a 5% MR ratio
KR101559677B1 (ko) 자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치
Atasoyu et al. Spin-torque memristor based offset cancellation technique for sense amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151214

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee