KR101559677B1 - 자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치 - Google Patents

자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치 Download PDF

Info

Publication number
KR101559677B1
KR101559677B1 KR1020140103406A KR20140103406A KR101559677B1 KR 101559677 B1 KR101559677 B1 KR 101559677B1 KR 1020140103406 A KR1020140103406 A KR 1020140103406A KR 20140103406 A KR20140103406 A KR 20140103406A KR 101559677 B1 KR101559677 B1 KR 101559677B1
Authority
KR
South Korea
Prior art keywords
bit line
voltage
self
line voltage
pulse
Prior art date
Application number
KR1020140103406A
Other languages
English (en)
Inventor
길규현
송윤흡
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020140103406A priority Critical patent/KR101559677B1/ko
Application granted granted Critical
Publication of KR101559677B1 publication Critical patent/KR101559677B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 저항 메모리에서 셀프 레퍼런스(self-reference) 감지 방법은 MTJ(Magnetic Tunnel Junction) 셀을 통과하도록 비트 라인으로부터 소스 라인으로 기록 펄스를 인가하는 단계; 및 상기 기록 펄스에 의한 상기 비트 라인의 전압 변화를 감지하는 단계를 포함한다.

Description

자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치{SELF-REFERENCE METHOD AND APPARTUS IN SPIN TRANSFER TORQUE-MAGNETIC RANDOM ACCESS MEMORY}
본 발명은 자기 저항 메모리(Spin Transfer Torque-Magnetic Random Access Memory; STT-MRAM)에서 셀프 레퍼런스(self-reference) 감지 기술에 관한 것으로서, 보다 구체적으로, MTJ(Magnetic Tunnel Junction) 셀을 통과하도록 기록 펄스를 인가하여 기록 펄스에 의한 비트 라인(Bit Line; BL)의 전압 변화를 감지함으로써, MTJ 셀의 자화가 반전되는지 여부를 판단하는 기술이다.
자기 저항 메모리는 전자 주입에 의한 스핀 전달 토크(Spin Transfer Torque; STT) 현상을 이용하여 자화 변화층의 자화 상태를 변화시킴으로써, 변화된 자화 상태에 대응하는 서로 다른 저항값으로 디지털 값을 저장한다(예컨대, 반평형(Anti-Parallel; AP) 상태의 High 저항값으로 1 또는 평형(Parallel; P) 상태의 Low 저항값으로 0).
이와 같은 자기 저항 메모리는 일반적으로 다른 차세대 메모리 RRAM 혹은 PRAM보다 MTJ 셀의 High 저항값 및 Low 저항값 사이의 저항 값 차이가 작다. 이 때, MTJ 셀은 100%이상의 TMR(Tunnel Magneto Resistance) 값을 목표로 하고 있으며, H. Ohno의 40nm P-MTJ 셀의 저항 값은 MTJ 셀이 평형 상태인 경우 약 14.4k옴 그리고 MTJ 셀이 반평형 상태인 경우 약 32.08k옴으로 약 124%의 TMR을 갖는다. 이는 0.85nm 두께의 매우 얇은 tunnel oxide를 통해 RA(Resistance Area product)가 18옴으로써 얻을 수 있는 결과이다. 최근까지도 H. Ohno의 결과가 가장 현실적으로 예상되는 값과 유사하기 때문에, 이 데이터를 기준으로 설명하면, MTJ를 감지 하기 위해는 "(MTJ 셀이 반평형 상태인 경우 저항 + MTJ 셀이 평형 상태인 경우 저항)/2=23k옴"의 저항 값을 만들어야 한다. 이를 만들기 위해서 일반적으로 2개의 MTJ 셀을 이용하여 "(MTJ 셀이 반평형 상태인 경우 저항)||(MTJ 셀이 평형 상태인 경우 저항)"으로 병렬연결하고, 전류를 MTJ 셀에 흘려 보내는 기록 전류보다 두 배의 전류를 생성해야 한다. 따라서, 자기 저항 메모리는 사이즈가 큰 reference word-line transistor 및 두 개의 MTJ 셀이 필요하기 때문에, 면적 낭비가 발생되어 집적화에 어려움이 있다.
또한, 자기 저항 메모리는 1nm이하의 얇은 tunnel barrier의 공정상 오차로 인해 정확한 기준 값을 만들기가 어려운 문제가 있으며, tox 감소에 따라 TMR이 감소하는 경향이 있기 때문에 tox variation로 인한 저항 산포 형태는 MTJ 셀이 평형 상태인 경우의 저항보다 MTJ 셀이 반평형 상태인 경우의 저항이 매우 넓게 되어, 중간 값의 기준 저항은 결정하는데 큰 어려움이 있다.
예를 들어, MTJ 셀의 저항 산포를 나타낸 도 1을 살펴보면, MTJ 셀의 저항 산포(110, 120)는 pattern size가 etching에 의한 damage 등으로 오차가 발생하기 때문에, 공정 변수에 의해 발생될 수 있다. 특히, MTJ 셀의 저항 산포(110, 120)는 oxide thickness가 감소하면 TMR이 감소하는 현상이 있기 때문에, 평형 상태의 저항 산포(110)에 따라 반평형 상태의 저항 산포(120)가 더 넓게 분포될 수 있다. 또한, MTJ 셀의 저항 산포(110, 120)는 온도 또는 bias와 같은 외부 환경 요인에 의해 발생될 수 있다. 이 때, MTJ 셀의 bias dependence는 magnon과 phonon scattering에 의해 발생할 수 있다. 특히 인가하는 bias가 증가 하면서, 이동한 spin flipping이 발생하여 저항이 감소하는 것으로 알려져 있다. 또한, 자기 저항 메모리가 구동될 때, MTJ 셀에 전류가 흐르게 되기 때문에, MTJ 셀의 온도가 상승되고, 온도의 상승은 spin polarization의 감소를 야기할 수 있다. 결국, spin polarization의 감소는 TMR의 감소를 유발하여, 저항이 감소될 수 있다.
이와 같이 공정 변수 또는 외부 환경 요인에 의해 MTJ 셀의 저항 산포(110, 120)가 겹치게 됨으로써, MTJ 셀의 데이터 구분이 불가능해지는 판독 오류(read failure)가 발생될 수 있다.
이에, MTJ 셀의 저항 산포(110, 120)가 겹치더라도 각각의 MTJ 셀이 TMR을 가지는 성질을 이용하여, MTJ 셀의 저항 산포(110, 120)에 상관없이 항상 판독할 수 있도록 MTJ 셀 자체를 기준 값으로 하는 파괴적 셀프 레퍼런스 방식 및 비파괴적 셀프 레퍼런스 방식을 포함하는 셀프 레퍼런스 방식이 제안되었다. 여기서, 파괴적 셀프 레퍼런스 방식은 기존의 데이터를 파괴시켜 원래 데이터와 비교하는 방식으로서, 제1 판독 동작, 기록 동작, 제2 판독 동작 및 재기록 동작의 네 단계로 구성된다. 이러한 파괴적 셀프 레퍼런스 방식은 동작 속도가 느린 단점이 있다. 반면에, 비파괴적 셀프 레퍼런스 방식은 MTJ 셀의 bias dependence으로 나타나는 전압대비 저항의 기울기를 감지하는 기술로서, 제1 판독 동작 및 제2 판독 동작의 두 단계로 구성된다. 이러한 비파괴적 셀프 레퍼런스 방식은 기울기가 온도에 따라 감소하는 경향을 보이기 때문에, 정확한 감지가 어렵고, 마진 자체가 낮은 문제점이 있다.
따라서, 본 명세서에서는 동작 속도를 개선하고, 마진을 향상시켜 정확한 감지가 가능하도록 하는 셀프 레퍼런스 방식을 제안한다.
본 발명의 실시예들은 기록 동작 및 재기록 동작의 두 단계로 구성됨으로써, 동작 속도를 개선하고, 마진을 향상시켜 정확한 감지가 가능하도록 하는 셀프 레퍼런스 감지 방법 및 장치를 제공한다.
특히, 본 발명의 실시예들은 MTJ(Magnetic Tunnel Junction)을 통과하도록 기록 펄스를 인가하여 기록 펄스에 의한 비트 라인의 전압 변화를 감지함으로써, 마진을 향상시켜 정확한 감지가 가능하도록 하는 셀프 레퍼런스 감지 방법 및 장치를 제공한다.
이 때, 본 발명의 실시예들은 MTJ 셀을 통과하는 기록 펄스의 펄스 폭 및 전류값 또는 전압값 중 적어도 어느 하나 각각을 적절한 값으로 설정함으로써, 기록 펄스가 인가되는 동안에, 비트 라인의 전압 변화를 감지할 수 있도록 하는 셀프 레퍼런스 감지 방법 및 장치를 제공한다.
본 발명의 일실시예에 따른 자기 저항 메모리에서 셀프 레퍼런스(self-reference) 감지 방법은 MTJ(Magnetic Tunnel Junction) 셀을 통과하도록 비트 라인(Bit Line; BL)으로부터 소스 라인(Source Line; SL)으로 기록 펄스를 인가하는 단계; 및 상기 기록 펄스에 의한 상기 비트 라인의 전압 변화를 감지하는 단계를 포함한다.
상기 기록 펄스는 열 활성화(thermal activation) 구간에 포함되는 펄스 폭을 가질 수 있다.
상기 기록 펄스는 상기 펄스 폭이 상기 열 활성화 구간에 포함되는 경우의 전류값 또는 전압값 중 적어도 어느 하나를 가질 수 있다.
상기 셀프 레퍼런스 감지 방법은 상기 비트 라인의 전압 변화가 감지된 경우, 상기 MTJ 셀을 통과하도록 상기 소스 라인으로부터 상기 비트 라인으로 상기 기록 펄스를 인가하는 단계를 더 포함할 수 있다.
상기 비트 라인의 전압 변화를 감지하는 단계는 기준이 되는 비트 라인 전압을 샘플링하는 단계; 상기 기록 펄스에 의해 변화되는 비트 라인 전압을 샘플링하는 단계; 및 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압을 비교하는 단계를 포함할 수 있다.
상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압을 비교하는 단계는 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차를 계산하는 단계; 및 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차를 증폭하는 단계를 포함할 수 있다.
상기 셀프 레퍼런스 감지 방법은 상기 감지된 비트 라인의 전압 변화에 기초하여 상기 MTJ 셀의 자화가 반전되는지 여부를 판단하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따른 자기 저항 메모리에서 셀프 레퍼런스(self-reference) 감지 장치는 MTJ(Magnetic Tunnel Junction) 셀을 통과하도록 비트 라인(Bit Line; BL)으로부터 소스 라인(Source Line; SL)으로 기록 펄스를 인가하는 기록 펄스 인가부; 및 상기 기록 펄스에 의한 상기 비트 라인의 전압 변화를 감지하는 감지부를 포함한다.
상기 기록 펄스 인가부는 열 활성화(thermal activation) 구간에 포함되는 펄스 폭을 갖는 상기 기록 펄스를 인가할 수 있다.
상기 기록 펄스 인가부는 상기 펄스 폭이 상기 열 활성화 구간에 포함되는 경우의 전류값 또는 전압값 중 적어도 어느 하나를 갖는 상기 기록 펄스를 인가할 수 있다.
상기 기록 펄스 인가부는 상기 비트 라인의 전압 변화가 감지된 경우, 상기 MTJ 셀을 통과하도록 상기 소스 라인으로부터 상기 비트 라인으로 상기 기록 펄스를 인가할 수 있다.
상기 감지부는 기준이 되는 비트 라인 전압을 샘플링하고, 상기 기록 펄스에 의해 변화되는 비트 라인 전압을 샘플링하여, 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압을 비교할 수 있다.
상기 감지부는 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차를 증폭하는 증폭부를 더 포함하고, 상기 감지부는 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차를 계산하고, 상기 증폭된 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차에 기초하여 상기 비트 라인의 전압 변화를 감지할 수 있다.
상기 감지부는 상기 감지된 비트 라인의 전압 변화에 기초하여 상기 MTJ 셀의 자화가 반전되는지 여부를 판단할 수 있다.
본 발명의 실시예들은 기록 동작 및 재기록 동작의 두 단계로 구성됨으로써, 동작 속도를 개선하고, 마진을 향상시켜 정확한 감지가 가능하도록 하는 셀프 레퍼런스 감지 방법 및 장치를 제공할 수 있다.
특히, 본 발명의 실시예들은 MTJ(Magnetic Tunnel Junction)을 통과하도록 기록 펄스를 인가하여 기록 펄스에 의한 비트 라인의 전압 변화를 감지함으로써, 마진을 향상시켜 정확한 감지가 가능하도록 하는 셀프 레퍼런스 감지 방법 및 장치를 제공할 수 있다.
이 때, 본 발명의 실시예들은 MTJ 셀을 통과하는 기록 펄스의 펄스 폭 및 전류값 또는 전압값 중 적어도 어느 하나 각각을 적절한 값으로 설정함으로써, 기록 펄스가 인가되는 동안에, 비트 라인의 전압 변화를 감지할 수 있도록 하는 셀프 레퍼런스 감지 방법 및 장치를 제공할 수 있다.
도 1은 MTJ 셀의 저항 산포를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 셀프 레퍼런스 감지 장치를 나타낸 개념도이다.
도 3은 도 2에 도시된 셀프 레퍼런스 감지 장치를 나타낸 회로도이다.
도 4는 본 발명의 일실시예에 따른 기록 펄스의 특성을 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 셀프 레퍼런스 감지 방법을 나타낸 플로우 차트이다.
도 6은 도 5에 도시된 비트 라인의 전압 변화를 감지하는 단계를 구체적으로 나타낸 플로우 차트이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 셀프 레퍼런스 감지 장치를 나타낸 개념도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 셀프 레퍼런스 감지 장치는 기록 펄스 인가부(210) 및 감지부(220)를 포함한다. 도면에는, 증폭부를 포함하는 감지부(220)가 차동 감지 증폭기(Sense Amplifier; SA)로 도시되었으나, 이에 제한되거나 한정되지 않고, 증폭부와 별도로 구성되는 회로로 구성될 수 있다.
기록 펄스 인가부(210)는 MTJ 셀(230)을 통과하도록 비트 라인(240)으로부터 소스 라인(Source Line; SL)(250)으로 기록 펄스를 인가한다. 예를 들어, 기록 펄스 인가부(210)는 데이터 I/O bus를 통해 인가된 기록 신호 Din 신호와 감지부(220)의 출력 신호 Dout의 NAND 연산을 통해 발생된 기록 펄스 WDin를 MTJ 셀(230)을 통과하도록 비트 라인(240)으로부터 소스 라인(250)으로 인가할 수 있다.
여기서, MTJ 셀(230)은 pinned layer가 비트 라인(240) 쪽에 위치하는 경우, 초기 상태로서 평형 상태일 수 있고, 자화가 반전된 상태로서 반평형 상태일 수 있다. 또한, MTJ 셀(230)은 pinned layer가 소스 라인(250) 쪽에 위치하는 경우, 초기 상태로서 반평형 상태일 수 있고, 자화가 반전된 상태로서 평형 상태일 수 있다. 이하, MTJ 셀(230)의 pinned layer가 비트 라인(240) 쪽에 위치하는 경우로 설명한다. 따라서, MTJ 셀(230)이 평형 상태일 때, Dout은 0이고 반평형 상태일 때 Dout이 1이라고 한다면, MTJ 셀(230)의 상태가 평형 상태일 때 초기 Dout은 1로 시작한다. 이 때, Din은 1이므로 WDin은 1이 된다.
기록 펄스의 펄스 폭 및 전류값 또는 전압값 중 적어도 어느 하나 각각은 기록 펄스가 인가되는 동안에 비트 라인(240)의 전압 변화가 감지될 수 있도록 적절한 값으로 설정될 수 있다. 예를 들어, 기록 펄스는 열 활성화(thermal activation) 구간에 포함되는 펄스 폭을 가질 수 있고, 펄스 폭이 열 활성화 구간에 포함되는 경우의 전류값 또는 전압값 중 적어도 어느 하나를 가질 수 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.
감지부(220)는 기록 펄스에 의한 비트 라인(240)의 전압 변화를 감지한다. 예를 들어, 감지부(220)는 기록 펄스가 MTJ 셀(230)을 통과하도록 비트 라인(240)으로부터 소스 라인(250)으로 인가됨에 응답하여, 비트 라인(240)의 전압 변화를 감지할 수 있다.
구체적으로, 감지부(220)는 기록 펄스가 MTJ 셀(230)을 통과하도록 비트 라인(240)으로부터 소스 라인(250)으로 인가되는 초기에 기준이 되는 비트 라인 전압을 샘플링하고, 기록 펄스가 MTJ 셀(230)에 인가되어 일정 시간이 소요된 후 기록 펄스에 의해 변화되는 비트 라인 전압을 샘플링하여, 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압을 비교함으로써, 비트 라인(240)의 전압 변화를 감지할 수 있다. 이 때, 기준이 되는 비트 라인 전압을 샘플링하고, 기록 펄스에 의해 변화되는 비트 라인 전압을 샘플링하는 과정은 기록 펄스가 MTJ 셀(230)을 통과하도록 비트 라인(240)으로부터 소스 라인(250)으로 인가되는 짧은 시간 동안에 수행될 수 있다.
여기서, 감지부(220)는 감지된 비트 라인(240)의 전압 변화에 기초하여 MTJ 셀(230)의 자화가 반전되는지 여부를 판단할 수 있다. 예를 들어, 비트 라인(240)의 전압 변화가 감지되었다면, 감지부(220)는 MTJ 셀(230)의 자화가 반전되었음을 판단할 수 있고, 비트 라인(240)의 전압 변화가 감지되지 않았다면, MTJ 셀(230)의 자화가 반전되지 않았음을 판단할 수 있다. 이와 같은 결과에 따라 데이터가 출력될 수 있다. 이 때, 기준이 되는 비트 라인 전압은 캡에 저장될 수 있다.
감지부(220)는 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압 사이의 차를 계산하고, 포함되는 증폭부를 이용하여 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압 사이의 차를 증폭함으로써, 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압을 비교하는 과정을 보다 원활하게 수행할 수 있다.
비트 라인(240)의 전압 변화가 감지되었다면, MTJ 셀(230)의 자화가 반전된 것을 의미하기 때문에, 기록 펄스 인가부(210)는 MTJ 셀(230)의 자화를 초기 상태로 복귀시키기 위하여 재기록 동작을 수행할 수 있다. 이와 같은 재기록 동작은 판독 신호에 의해 결정될 수 있다. 구체적으로, 기록 펄스 인가부(210)는 비트 라인(240)의 전압 변화가 감지된 경우, MTJ 셀(230)을 통과하도록 소스 라인(250)으로부터 비트 라인(240)으로 기록 펄스를 인가할 수 있다. 예를 들어, MTJ 셀(230)의 자화가 반전되었다면, Dout은 0이 되고 WDin은 0이 되기 때문에, WDin 신호에 따라 곧 바로 재기록 동작이 수행될 수 있다. 만일, 초기 MTJ 셀(230)의 상태가 반평형 상태라고 한다면, Dout은 1이 되고 기록 펄스가 끝남과 동시에 데이터를 출력할 수 있다.
이와 같이, 본 발명의 일실시예에 따른 셀프 레퍼런스 감지 장치는 총 두 번의 기록 동작으로 MTJ 셀(230)의 데이터를 결정할 수 있다. 따라서, 셀프 레퍼런스 감지 장치는 기존에 비해 동작 속도를 개선하고, 마진을 향상시켜 정확한 감지가 가능할 수 있다. 또한, 비트 라인(240)의 전압 변화가 감지되지 않았다면, MTJ 셀(230)의 자화가 반전되지 않은 것을 의미(MTJ 셀(230)의 데이터가 0인 경우)하기 때문에, 재기록 동작이 수행되지 않음으로써, Read latency는 절반으로 감소될 수 있다.
도 3은 도 2에 도시된 셀프 레퍼런스 감지 장치를 나타낸 회로도이다.
도 3을 참조하면, 셀프 레퍼런스 감지 장치에 포함되는 감지부(310)는 기록 펄스 인가부에 의해 인가되는 기록 펄스에 의한 비트 라인(320)의 전압 변화를 감지한다. 예를 들어, MTJ 셀(330)의 상태가 평형 상태에서 기록 펄스가 인가되면, 감지부(310)는 기준이 되는 비트 라인 전압을 샘플링하고, 기록 펄스가 인가된 후 충분한 시간이 지나 MTJ 셀(330)의 자화가 반평형 상태로 반전되어 변화되는 비트 라인 전압을 샘플링하여, 기준이 되는 비트 라인 전압과 변화되는 비트 라인 전압을 비교함으로써, 비트 라인(320)의 전압 변화를 감지할 수 있다.
더 구체적인 예를 들면, MTJ 셀(330)에 기록 펄스가 충분한 시간 동안 인가되면, 비트 라인(320)에는 기록 전류(Iw)가 흐르고 있기 때문에, Iw*Rmtj=Vbl에 따라, 비트 라인(320)의 전압은 Iw*(Rap-Rp)= ΔVbl 만큼 변화될 수 있다. 여기서, Rmtj는 MTJ 셀(330)의 저항값을 의미하고, Rap는 MTJ 셀(330)이 반평형 상태의 저항값을 의미하여, Rp는 MTJ 셀(330)이 평형 상태의 저항값을 의미한다.
감지부(310)(증폭부를 포함함)는 이와 같이 변화된 ΔVbl을 증폭하여, 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압을 비교하는 과정을 보다 원활하게 수행할 수 있다.
만일, MTJ 셀(330)의 상태가 변함이 없더라도(예컨대, 반평형 상태), BLb와 BL에 의해, 증폭부는 항상 1의 값을 출력해야 한다. 이는 증폭부의 입력 TR(Transistor)의 Ratio를 조절함으로 쉽게 구현 가능하다. 증폭부의 BLb 입력단은 Load가 Diode로 연결된 PMOS로서, 드레인 전압을 발생한다. BLb는 초기 비트 라인 전압에 대한 Sample 전압이므로 기록 펄스 시간 동안 값을 유지하고, 드레인 전압 또한 변하지 않는다. 만일, 입력 TR이 완전히 매치되어 있다면 양단의 드레인 전압은 같은 값을 갖게 되고 변별력을 가질 수 없다. 따라서, BLb의 드레인 노드 전압이 항상 BL 입력단의 드레인 노드 전압보다 작게 유지하기 위해 " (W/L)BLb/(W/L)BL <1"의 조건을 만족시킬 수 있다. 만일, MTJ 셀(330)에서 자화 반전이 일어나, 비트 라인 전압이 증가하게 되면, BL 입력단의 드레인 노드는 반대로 양의 방향으로 증폭되게 되어 BLb입력단의 드레인 노드 전압보다 커지게 되어 변별력을 가질 수 있다.
도 4는 본 발명의 일실시예에 따른 기록 펄스의 특성을 나타낸 도면이다.
도 4를 참조하면, 자기 저항 메모리에서 기록 동작은 MTJ 셀을 통과하는 전류에 의해 수행될 수 있다. 이와 같은 기록 동작은 spin conserve 현상에 의해 발생되며, 펄스 폭이 10ns 보다 작은 경우에는 스핀의 세차운동에 의해, free layer의 자화 방향을 결정하기 위해 요구되는 기록 전류가 상대적으로 큰 전류값을 가질 수 있다. 펄스 폭이 10ns 보다 큰 경우에는 열 활성화가 발생되어 요구되는 기록 전류가 상대적으로 작은 전류값을 가질 수 있다. 즉, 펄스 폭이 10ns에서 요구되는 기록 전류가 MTJ 셀에 인가되었을 때, MTJ 셀은 곧바로 자화 반전을 발생하지 않고, 일정 시간을 소요한 후, 자화 반전을 발생할 수 있다.
따라서, 본 발명의 일실시예에 따른 기록 펄스는 열 활성화 구간에 포함되는 10ns의 펄스 폭을 가질 수 있고, 펄스 폭이 열 활성화 구간인 10ns에 포함되는 경우의 전류값 또는 전압값 중 적어도 어느 하나를 가질 수 있다. 이와 같은 기록 펄스의 특성을 이용하여, 셀프 레퍼런스 감지 장치는 MTJ 셀에 인가되는 기록 펄스에 의한 비트 라인 전압의 변화를 감지할 수 있다. 여기서, 열 활성화 구간에 포함되는 펄스 폭의 구체적인 값인 10ns는 MTJ 셀의 구성 또는 제작 공정 등에 따라 적응적으로 변경될 수 있다.
도 5는 본 발명의 일실시예에 따른 셀프 레퍼런스 감지 방법을 나타낸 플로우 차트이다.
도 5를 참조하면, 본 발명의 일실시예에 따른 셀프 레퍼런스 감지 장치는 MTJ(Magnetic Tunnel Junction) 셀을 통과하도록 비트 라인(Bit Line; BL)으로부터 소스 라인(Source Line; SL)으로 기록 펄스를 인가하는 기록 동작을 수행한다(510).
여기서, 기록 펄스는 열 활성화(thermal activation) 구간에 포함되는 펄스 폭을 가질 수 있다. 또한, 기록 펄스는 펄스 폭이 열 활성화 구간에 포함되는 경우의 전류값 또는 전압값 중 적어도 어느 하나를 가질 수 있다.
그 후, 셀프 레퍼런스 감지 장치는 기록 펄스에 의한 비트 라인의 전압 변화를 감지한다(520).
그 후, 셀프 레퍼런스 감지 장치는 감지된 비트 라인의 전압 변화에 기초하여 MTJ 셀의 자화가 반전되는지 여부를 판단할 수 있다. 만약, 비트 라인의 전압 변화가 감지된 경우, 셀프 레퍼런스 감지 장치는 MTJ 셀의 자화가 반전되었음을 판단할 수 있다(530). 이 때, 셀프 레퍼런스 감지 장치는 비트 라인의 전압 변화가 감지된 경우(MTJ 셀의 자화가 반전된 경우), 반전된 MTJ 셀에 대응하는 데이터를 출력하고, MTJ 셀의 자화 상태를 초기 상태로 되돌리기 위하여 MTJ 셀을 통과하도록 소스 라인으로부터 비트 라인으로 기록 펄스를 인가하는 재기록 동작을 수행할 수 있다(540).
반면에, 비트 라인의 전압 변화가 감지되지 않은 경우, 셀프 레퍼런스 감지 장치는 MTJ 셀의 자화가 반전되지 않았음을 판단할 수 있다(550). 이 때, 셀프 레퍼런스 감지 장치는 비트 라인의 전압 변화가 감지되지 않았으므로(MTJ 셀의 자화가 반전되지 않은 경우), 초기 상태의 MTJ 셀에 대응하는 데이터를 출력할 수 있다.
도 6은 도 5에 도시된 비트 라인의 전압 변화를 감지하는 단계를 구체적으로 나타낸 플로우 차트이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 셀프 레퍼런스 감지 장치는 기준이 되는 비트 라인 전압을 샘플링할 수 있다(610).
그 다음, 셀프 레퍼런스 감지 장치는 기록 펄스에 의해 변화되는 비트 라인 전압을 샘플링할 수 있다(620).
그 후, 셀프 레퍼런스 감지 장치는 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압을 비교할 수 있다(630). 이 때, 비교 결과 차이가 있다면 비트 라인의 전압이 변화된 것이고, 비교 결과 차이가 없다면 비트 라인의 전압이 변화되지 않은 것일 수 있다. 또한, 도면에는 도시하지 않았지만, 셀프 레퍼런스 감지 장치는 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압 사이의 차를 계산하고, 계산된 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압 사이의 차를 증폭함으로써, 기준이 되는 비트 라인 전압 및 변화되는 비트 라인 전압을 비교하는 과정을 보다 원활하게 수행할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (14)

  1. 자기 저항 메모리에서 셀프 레퍼런스(self-reference) 감지 방법에 있어서,
    MTJ(Magnetic Tunnel Junction) 셀을 통과하도록 비트 라인(Bit Line; BL)으로부터 소스 라인(Source Line; SL)으로 기록 펄스를 인가하는 단계; 및
    상기 기록 펄스에 의한 상기 비트 라인의 전압 변화를 감지하는 단계
    를 포함하고,
    상기 기록 펄스는
    열 활성화(thermal activation) 구간에 포함되는 펄스 폭을 갖는 셀프 레퍼런스 감지 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 기록 펄스는
    상기 펄스 폭이 상기 열 활성화 구간에 포함되는 경우의 전류값 또는 전압값 중 적어도 어느 하나를 갖는 셀프 레퍼런스 감지 방법.
  4. 제1항에 있어서,
    상기 비트 라인의 전압 변화가 감지된 경우, 상기 MTJ 셀을 통과하도록 상기 소스 라인으로부터 상기 비트 라인으로 상기 기록 펄스를 인가하는 단계
    를 더 포함하는 셀프 레퍼런스 감지 방법.
  5. 제1항에 있어서,
    상기 비트 라인의 전압 변화를 감지하는 단계는
    기준이 되는 비트 라인 전압을 샘플링하는 단계;
    상기 기록 펄스에 의해 변화되는 비트 라인 전압을 샘플링하는 단계; 및
    상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압을 비교하는 단계
    를 포함하는 셀프 레퍼런스 감지 방법.
  6. 제5항에 있어서,
    상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압을 비교하는 단계는
    상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차를 계산하는 단계; 및
    상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차를 증폭하는 단계
    를 포함하는 셀프 레퍼런스 감지 방법.
  7. 제1항에 있어서,
    상기 감지된 비트 라인의 전압 변화에 기초하여 상기 MTJ 셀의 자화가 반전되는지 여부를 판단하는 단계
    를 더 포함하는 셀프 레퍼런스 감지 방법.
  8. 자기 저항 메모리에서 셀프 레퍼런스(self-reference) 감지 장치에 있어서,
    MTJ(Magnetic Tunnel Junction) 셀을 통과하도록 비트 라인(Bit Line; BL)으로부터 소스 라인(Source Line; SL)으로 기록 펄스를 인가하는 기록 펄스 인가부; 및
    상기 기록 펄스에 의한 상기 비트 라인의 전압 변화를 감지하는 감지부
    를 포함하고,
    상기 기록 펄스 인가부는
    열 활성화(thermal activation) 구간에 포함되는 펄스 폭을 갖는 상기 기록 펄스를 인가하는 셀프 레퍼런스 감지 장치.
  9. 삭제
  10. 제8항에 있어서,
    상기 기록 펄스 인가부는
    상기 펄스 폭이 상기 열 활성화 구간에 포함되는 경우의 전류값 또는 전압값 중 적어도 어느 하나를 갖는 상기 기록 펄스를 인가하는 셀프 레퍼런스 감지 장치.
  11. 제8항에 있어서,
    상기 기록 펄스 인가부는
    상기 비트 라인의 전압 변화가 감지된 경우, 상기 MTJ 셀을 통과하도록 상기 소스 라인으로부터 상기 비트 라인으로 상기 기록 펄스를 인가하는 셀프 레퍼런스 감지 장치.
  12. 제8항에 있어서,
    상기 감지부는
    기준이 되는 비트 라인 전압을 샘플링하고, 상기 기록 펄스에 의해 변화되는 비트 라인 전압을 샘플링하여, 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압을 비교하는 셀프 레퍼런스 감지 장치.
  13. 제12항에 있어서,
    상기 감지부는
    상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차를 증폭하는 증폭부
    를 더 포함하고,
    상기 감지부는
    상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차를 계산하고, 상기 증폭된 상기 기준이 되는 비트 라인 전압 및 상기 변화되는 비트 라인 전압 사이의 차에 기초하여 상기 비트 라인의 전압 변화를 감지하는 셀프 레퍼런스 감지 장치.
  14. 제8항에 있어서,
    상기 감지부는
    상기 감지된 비트 라인의 전압 변화에 기초하여 상기 MTJ 셀의 자화가 반전되는지 여부를 판단하는 셀프 레퍼런스 감지 장치.
KR1020140103406A 2014-08-11 2014-08-11 자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치 KR101559677B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140103406A KR101559677B1 (ko) 2014-08-11 2014-08-11 자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140103406A KR101559677B1 (ko) 2014-08-11 2014-08-11 자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치

Publications (1)

Publication Number Publication Date
KR101559677B1 true KR101559677B1 (ko) 2015-10-15

Family

ID=54357035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103406A KR101559677B1 (ko) 2014-08-11 2014-08-11 자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101559677B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798621B2 (en) 2020-09-09 2023-10-24 Samsung Electronics Co., Ltd. Resistive memory device and method for reading data in the resistive memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11798621B2 (en) 2020-09-09 2023-10-24 Samsung Electronics Co., Ltd. Resistive memory device and method for reading data in the resistive memory device

Similar Documents

Publication Publication Date Title
TWI489453B (zh) 自我參考讀出電路、ｍｒａｍ記憶陣列，以及讀出ｍｒａｍ位元晶格之未知邏輯態的方法
US9847116B2 (en) Circuit and method for controlling MRAM cell bias voltages
JP5422665B2 (ja) 固定されていない基準層および一方向書込電流を有するスピントルクビットセル
Chen et al. A nondestructive self-reference scheme for spin-transfer torque random access memory (STT-RAM)
KR101093825B1 (ko) 스핀 전달 토크 자기저항 랜덤 액세스 메모리 및 설계 방법
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
US8194444B2 (en) Spin-transfer torque memory self-reference read method
US11514964B2 (en) Storage circuit provided with variable resistance elements, reference voltage circuit and sense amplifier
US20160078915A1 (en) Resistance change memory
KR20130132177A (ko) 반도체 메모리 장치
US9818466B2 (en) Robust slope detection technique for STTRAM and MRAM sensing
KR101559677B1 (ko) 자기 저항 메모리에서 셀프 레퍼런스 감지 방법 및 장치
CN111128265B (zh) 磁性隧道结读取电路、装置以及读取磁性隧道结的方法
Faraji et al. DUSTER: Dual source write termination method for STT-RAM memories
US9111622B2 (en) Self referencing sense amplifier for spin torque MRAM
Faraji et al. TAMPER: Thermal assistant method to improve write performance in STT-RAM memories
KR100827518B1 (ko) 전압 팔로워를 이용한 상변환 메모리 장치
Choi et al. Novel self-reference sense amplifier for spin-transfer-torque magneto-resistive random access memory
Joshi et al. Universal statistical cure for predicting memory loss
TW201833909A (zh) 具有低電流參考電路的記憶體裝置
Chatterjee et al. Dual-source-line-bias scheme to improve the read margin and sensing accuracy of STTRAM in sub-90-nm nodes
Park et al. A novel sensing algorithm for Spin-Transfer-Torque magnetic RAM (STT-MRAM) by utilizing dynamic reference
KR101076814B1 (ko) 자기저항 램

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 5