TWI489453B

TWI489453B - 自我參考讀出電路、ｍｒａｍ記憶陣列，以及讀出ｍｒａｍ位元晶格之未知邏輯態的方法

Info

Publication number: TWI489453B
Application number: TW102103886A
Authority: TW
Inventors: Hung Chang Yu; Kai Chun Lin; Yue Der Chih; Chun Jung Lin
Original assignee: Taiwan Semiconductor Mfg Co Ltd
Priority date: 2012-02-02
Filing date: 2013-02-01
Publication date: 2015-06-21
Also published as: US20130201754A1; KR20130089567A; US8493776B1; KR101379091B1; DE102012111094A1; TW201333948A; DE102012111094B4

Description

自我參考讀出電路、MRAM記憶陣列，以及讀出MRAM位元晶格之未知邏輯態的方法

本發明係關於MRAM積體電路記憶體。

本發明係關於MRAM積體電路記憶體，其中位元晶格中各個磁阻記憶體元件中高低電阻的可變狀態可代表不同邏輯值。在後文中，為了讀取儲存於晶格中的邏輯值，必須先建立代表晶格邏輯狀態的電流位準。之後，低電阻態將會施加於晶格上，而自我參考電流比較電路則可藉此判斷先前的電阻態是較之後施加的低電阻態為高抑或不變。

自旋轉移矩磁阻隨機存取記憶體(spin-transfer torque magneto-resistive random access memory，STT-MRAM)係將資料儲存於磁穿隧接面(magnetic tunnel junction memory，MJT)記憶體元件之中。磁穿隧接面，或簡稱為“MTJ”，具有複數個疊加磁層，並間隔以非磁性導體薄膜。磁層具有磁場，磁場又具有兩組排列方向，並假定其中穿過疊加層的串聯電阻值，與穿過薄膜中的串聯電阻值彼此不同。該等疊加層中的磁場在低電阻態時排列成同一方向(彼此平行)，並在高電阻態時排列成完全相反的方向(彼此逆平行)。

在讀出操作期間，晶格的電阻值會被感測，並以某種方式和一臨限電壓進行比較，其中，該臨限電壓區分了高電阻態以及低電阻態。舉例而言，可透過將已知振幅的讀出電流導入MTJ元件以產生一電壓，而橫跨MTJ的該電壓可在一臨限電壓比較電路或類似電路中與一參考電壓做比較，藉以確認其為高電阻態抑或低電阻態。同樣的，亦可採用施加已知電壓，並將所產生的電流與臨限電流比較的方式達到相同的目的。不論是採用電壓或電流方式，MTJ元件上相對高或相對低的電阻態皆用以表示位元晶格的二進位數值，即邏輯零或邏輯一。

對具有MTJ元件的位元晶格而言，可藉由改變自由層與固定層(pinned layer)間磁場的相對排列方向來改變其邏輯值。使用自旋轉移矩(STT)晶格是具有好處的，吾人可藉由將適當的寫入電流導入磁穿隧接面元件而輕易改變自由層中的磁場。讀出一位元上的數值(或稱偵測其電阻態)，同樣可透過將電流導入MTJ元件的方式達成。相對於寫入電流而言，讀出偏置電流有較低的振幅(位準)，可藉此降低對位元晶格中儲存的邏輯值所造成的改變或干擾。當待測電阻態與讀出偏置電流不尋常地結成時，容易提高讀出干擾的錯誤。由於將MTJ元件由高電阻態改變至低電阻態時需要的寫入電流極性，與由低電阻態改變至高電阻態時所需要的極性不同，因此，讀出電流極性以及讀出電流振幅也將有所不同。

對寫入操作而言，高電阻態(具有逆平行磁場)或低電阻態(具有平行磁場)皆會施加於MTJ之上。藉由使用具有足夠振幅、適當極性的寫入電流，可產生上述兩種電阻態。無論是在哪種電阻態，MTJ皆可在不依靠其他電源的情況下保持穩定。

位元晶格可作為邏輯值儲存電路，其具有至少一MTJ，或具有一個或一個以上的MTJ。MTJ具有兩磁極或兩磁層，兩者被一薄的非磁性絕緣層隔開，舉例而言，材質可為氧化鎂(magnesium oxide，MgO)。兩磁極其中之一具有永久性的磁場排列，可作為參考層(或稱固定層)之用，而另一磁極則隨其磁場排列而改變其磁場(即，自由層)。當自由層的磁場排列平行於固定層的磁場排列時，則MTJ具有相對低的電阻值(R_L )，而當自由層的磁場排列與固定層相反時(彼此逆平行)時，MTJ具有相對高的電阻值(R_H )。舉例而言，電阻值之數量級大約在數百歐姆上下。電阻值R_L 與R_H 間的差異，舉例而言，大致可達阻值的100%。然而，高電阻態與低電阻態的絕對值(特別是R_H )，以及電阻值的比率(R_L /R_H 或R_H /R)會隨著MTJ元件的數量而變化，因為磁極與無磁性絕緣層的尺寸皆會對其造成影響。上述變化發生在不同的積體電路記憶體之間，亦發生在相同積體電路記憶體中的不同晶格之間。這些變化，尤其當其與既有變化(例如不同傳導路徑、雜訊等所造成電阻值的變化)混合時，皆會造成某種程度的不確定性，而MTJ元件的阻值(R_L 與R_H )將以不複雜的方式(例如直接與一參考值做比較)偵知。

當積體電路記憶體具有數以千記的MTJ元件，而各個MTJ元件又具有或高或低的電阻值(總合為或高或低的統計值)時，如何區別電阻態的高低將成為一大挑戰。明確地說，此問題在於如何訂定適當的參考值以做為與臨限值比較的基準。不同的製造工藝亦會對記憶體晶片中為數眾多的記憶體元件之電阻值高低造成影響。晶片中MTJ元件中高低阻值位準上的差異，皆會使電阻態高低的判斷變得困難複雜，甚至使其無法判斷。

固定的參考位準亦可用於比較臨限電壓。雖然MTJ元件改變的是電阻值，但依據歐姆定律，電壓位準或電流振幅皆可做為電阻的比較基準。此外，其他會隨電阻值、電壓或電流改變的參數亦可做為前述比較基準，例如充放電一電阻的相關時間變數。為了使前述參數的比較更為可靠，用以區分邏輯值高低的參考值(臨限值)應當落在MJT元件在高電阻態與低電阻態所分別對應參數的中間點，並與兩電阻態適當間隔。如果臨限值太過接近高或低參數值時，可想而知，在某些情況下會無法產生正確的比較結果(無法正確地區分MTJ元件是排列為平行狀態抑或是逆平行狀態)。當臨限值碰巧高於最高參數值或低於最低參數值時，將無法成功判讀記憶體中的位元晶格的MTJ狀態為何。

高電阻值R_H 與低電阻值R_L 在統計上的分佈必須明顯有所區隔，也就是說，兩者的平均值間具有明顯的差異。然而，在某些情況下，某些MTJ元件的高電阻值其值較另外某些MTJ元件的低電阻還低。在這樣的情況下是不可能訂定固定的比較臨限值的。當在這些元件中進行直接比較或使用固定臨限值時，會發現部分MTJ元件是具有缺陷的，其中，寫入位元晶格的位元件可能無法被準確地再次讀取出來。

雖然具有MTJ元件的電路晶片之高低電阻態分佈可能有所重疊，但通常可在找到相對高以及相對低的電阻態。高電阻態R_H 與低電阻態R_H 是互相依循的。無論是比值TMR=(R_H -R_L )/R_L ，或是比值R_H /R_L ，皆大致保持不變。一般來說，比值TMR係在一至二之間變化。高電阻值R_H 位準通常分佈地較低電阻值R_L 為廣，這很可能是因為，R_H 位準對磁層間的導體厚度較為敏感，因而，較易產生變化(假設不考慮製造因素所造成的變化)。業界已做出各種努力以應付前述那些變化，目地在儘可能地提升比較電路判斷MTJ元件高低電阻態的可靠性。然而，由於R_H 與R_L 在總數上的變化，已及兩者在統計分佈上重疊之故，面臨的考驗也逐漸增加。

習知的方法包括使各個位元晶格陣列中相鄰的MTJ元件維持在相反的電阻態(在此情況下，R_H -R_L 或R_L -R_H 順序皆可用以表示一邏輯值)；並且，藉由將各個MTJ元件的電阻態互相比較，或將各個MTJ元件的電阻態與其所有電阻態的平均值比較，即可判斷位元晶格的邏輯值。習知的方法還包括，舉例而言，在鄰近區域中計算MTJ元件R_H 與R_L 平均值，並透過某些手段，在讀取陣列中不同MTJ元件時，或在讀取不同積體電路MRAM晶片時，將該平均值以提升到比較臨限值。

雖然對既有的MTJ元件而言，R_H 與R_L 可能有所變動，並且分佈範圍可能有所重疊，但對相同的MTJ元件而言，其R_H 一定會比其R_L 高。此一特性表示MTJ元件可提供自我參考的基準，其界定了讀取MTJ元件時介於電阻值R_H 與R_L 之間的比較臨限值。若將MTJ上未知的電阻值與電阻值R_H 與R_L 之平均值進行比較，即能可靠的地完成讀出操作，即便MTJ元件中R_H 與R_L 間僅有一微小差距也無妨。然而，為了實現前述操作，必須知道陣列中所有MTJ元件的R_H 與R_L ，如此方得以在定位並讀取時針對各個MTJ元件的臨限比較值做處理。

可行的自我參考讀取技術涉及接收MTJ元件電阻值位準的相關參數值並將其儲存於一位元晶格中，目的在記錄MTJ元件現有但未知的量測值。而後，在讀出操作中，可先將MTJ元件施加一未知狀態，藉以判斷電阻值是否改變以及如何改變(變高、變低或不變)，最後判定該未知的初始狀態為R_H 或R_L 。在此程序之後，已判定的初始狀態必須重新寫入MTJ元件之中(除非保持原有狀態)，以確保讀取記憶體內容的動作不會使原先儲存的數值受到改變。

一般來說，為了判斷MTJ元件的電阻值R_H 與R_L ，必須在連續的時間裡分別將這兩種狀態施加至MTJ元件上。否則，當兩連續的量測值處於相同狀態，但兩者存有微小的差異而彼此略有不同(差異小於MTJ元件中R_H 與R_L 間差值)時，可能會誤判該MTJ元件的電阻值R_H 與R_L 已發生改變。

前述的自我參考操作需要一個或一個以上的取樣保持放大器、比較器、控制閘和暫存器。舉例而言，電路可依據相位計數器之控制執行各項步驟。這些步驟包括：以一讀出電流偏壓MTJ；讀取並儲存代表未知初始狀態的一電壓；施加兩種寫入電流，這兩種寫入電流皆可依據其未知初始狀態改變 MTJ元件的狀態，包括儲存代表R_H 與R_L 的電壓；將代表R_H 與R_L 電阻值的高低電壓取平均，藉以產生比較用的參考值；將代表未知初始值的電壓與比較用的參考值進行比較，藉以判斷初始值為R_H 或R_L ；以及，寫回初始值，如果MTJ元件的最終狀態與初始狀態不同的話。

MTJ元件的現有值(R_H 或R_L )是隨機且未知的。若得知該值已改變，則可僅儲存先前之值，並且判斷出現有值之高低。但若讀取或寫入的MTJ元件的邏輯值是隨機的，則無法以上述方法得知先前值以及現有值。

在寫入操作中，會透過寫入電流將R_H 或R_L 狀態施加於MTJ元件，該寫入電流具有必要的極性，且具有足夠大的振幅。相反極性的電流則施加於相反的R_H 與R_L 狀態。在一自我參考技術的範例中(請見US7,876,604-Zheng)，讀出偏置電流係施加於一MTJ元件之上，而其中R_H 或R_L 狀態一開始是未知的。讀出電流具有與寫入電流具有相同的極性，若振幅足夠時，可將MTJ推入R_H 與R_L 狀態兩者其中之一。但振幅一開始必須保持在預設的電流極性，並且具有低於能夠造成狀態改變的最小振幅。在量測電阻值的相關參數值(例如，在既定偏置電流下之電壓)之後，電流偏置振幅會增加，並且超過能夠將R_H 或R_L 狀態寫入至MTJ元件上所需的最小振幅。若MTJ元件一開始處於與所施加的狀態相同的狀態，則當電流回復到較低的讀出電流振幅時，電阻相關參數亦會回歸其量測值。若MTJ元件並未處於所施加的狀態，則當電流回復到較低的讀出電流振幅時，電阻相關參數亦會變成高於或低於其量測值。最後即可判斷初始狀態究竟為。必要時，初始狀態必須再次施加至MTJ元件。

綜上所述，陣列中數以千計的MTJ元件可能具有不同R_H 與R_L 電阻值，且其範圍相互重疊，使得某些MTJ元件的R_H 高於其他某些MTJ元件的R_L ；此外，初始電阻態(位元晶格邏輯值)是隨機且未知的(可能為高電阻態或低電阻態)，在這些前提下，如何能夠有效、可靠地區分位元晶格及其中MTJ元件的R_H 與R_L 狀態是亟為業界所需的。

本發明提供一種自我參考讀出電路。該電路係用以判斷儲存於一MRAM位元晶格中一最初未知的數值，該位元晶格具有一磁穿隧接面元件，其以一固定層(pinned layer)建立一永久磁場的參考方向，並以一可變磁場元件的一自由層(free layer)，選擇性地在該磁穿隧接面元件為低電阻態時及高電阻態時分別排列成平行及逆平行(anti-parallel)於該參考方向，該自我參考讀出電路包括：一電流偏置電源以及一切換電路，兩者相連，用以提供一讀出偏置電流至該磁穿隧接面元件，藉此建立代表未知電阻態的電流振幅與電位差；一儲存電路，用以回應該讀出電路以儲存代表該未知電阻態之一數值；一寫出電路用以在該儲存電路儲存該數值後將一電阻態施加於該磁穿隧接面元件之上，其中該切換電路接著將該磁穿隧接面元件耦接至該電流偏置電源，以建立代表該未知電阻態的狀態，而後建立代表該施加的電阻態的電流振幅與電位差；一電流求和節點用以計算兩電流位準之總和值，其中一電流位準隨著該未知電阻態與該施加的電阻態兩者中一者的電阻值增加，而另一電流位準則隨另一者的電阻值減低；以及一輸出電路用以回應該總和值以確認該未知電阻態與該施加的電阻態彼此相同或是不同。

本發明另提供一種讀出MRAM位元晶格之未知邏輯態的方法。其中該位元晶格具有一磁穿隧接面元件，其以一固定層(pinned layer)建立一永久磁場的參考方向，並以一可變磁場元件的一自由層(free layer)，選擇性地在該磁穿隧接面元件為低電阻態時及高電阻態時分別排列成平行及逆平行(anti-parallel)於該參考方向。該方法包括：將該磁穿隧接面元件耦接至具有預設電壓或電流振幅的一電流偏置電源，藉以在該磁穿隧接面元件中建立一電流振幅以及代表高或低的未知電阻態下該磁穿隧接面元件之電阻值的一電位差；於一儲存裝置中儲存該電流振幅或該電位差之量測值；藉由提供具有充份振幅及正確極性的一寫入電流而產生一未知的電阻態，並將該未知的電阻態施加於該磁穿隧接面元件之上；產生兩量測訊號，分別表示該未知電阻態以及該施加的未知電阻態下該磁穿隧接面元件之電阻值；比較該正及負量測訊號而判斷出一差值；若該差值小於一預設靈敏度臨限時，輸出一邏輯值以表示該未知電阻態等於該施加的電阻態，否則發出一相反的邏輯值。

本發明另提供一MRAM記憶陣列。該陣列包括：複數個用以儲存邏輯狀態的位元晶格，各位元晶格具有至少一磁穿隧接面元件，各磁穿隧接面元件以一固定層(pinned layer)建立一永久磁場的參考方向，並以一可變磁場元件的一自由層 (free layer)，選擇性地在該磁穿隧接面元件為低電阻態時及高電阻態時分別排列成平行及逆平行(anti-parallel)於該參考方向；至少一電流偏置電源，在一自我參考讀出電路中，用以判斷儲存於該位元晶格的一未知數值；其中，一切換電路係用以將一讀出偏置電流提供至該磁穿隧接面元件，藉此建立代表該未知電阻態的電流振幅與電位差；其中，一儲存電路係用以回應該讀出電路，包括至少一電容器，其用以儲存代表該未知電阻態的一電壓；其中，一寫出電路係用以在該儲存電路儲存該電壓之後將一低電阻態施加於該磁穿隧接面元件上；其中，該切換電路接著將該磁穿隧接面元件耦接至該電流偏置電源，以建立代表該未知電阻態之狀態，並建立代表該施加的電阻態的電流振幅與電位差，之後在該低電阻態下將該磁穿隧接面耦合至該電流偏置電源；其中在該未知電阻態下該電容器所儲存的電壓，以及在該低電阻態下操作該磁穿隧接面時所產生的一對應電壓，兩者係耦接至轉導電路，並分別提升及降低一電流求和節點上之電流；以及，其中該電流求和節點係耦接至一電流比較器，該電流比較器具有一差值最大補償值，並具有代表該位元晶格之邏輯狀態的一輸出。

20‧‧‧位元晶格

22‧‧‧MTJ元件

23‧‧‧切換電晶體

35‧‧‧參考晶格

42‧‧‧電流至電壓轉換元件

46‧‧‧電容器

52‧‧‧開關

54‧‧‧開關

62‧‧‧轉導元件

64‧‧‧轉導器

65‧‧‧電晶體

66‧‧‧電流比較器

67‧‧‧電晶體

69‧‧‧電晶體

70‧‧‧節點

71‧‧‧電晶體

73‧‧‧電晶體

80‧‧‧節點

83‧‧‧電晶體

84‧‧‧電晶體

85‧‧‧電晶體

86‧‧‧電晶體

87‧‧‧電晶體

88‧‧‧電晶體

102‧‧‧相位計數器

C‧‧‧電容器

WL‧‧‧字元線

SL‧‧‧位元線

Iref‧‧‧最小臨限值

Vout‧‧‧輸出值

SW1‧‧‧開關

SW2‧‧‧開關

I_{_C1} ‧‧‧電流

I_{_C2} ‧‧‧電流

△I‧‧‧輸出電流

第1圖係一自我參考讀出電路示意圖。

第2圖係MTJ元件的磁層與磁場示意圖。

第3圖為兩晶片的RH與RL電阻值分佈的範圍圖。

第4圖為RL/RH之比值分佈範圍。

第5圖為大量MTJ元件22中RH與RL值的範例分佈圖。

第6圖為一簡單的比較電路。

第7圖與第8圖為使用轉導電路的詳細實施例。

第9圖為第1、7及8圖電路在一實際實施例中的電路詳圖。

第10圖為相位輸入的時序圖。

第11圖為本發明步驟的方法流程圖。

下文為介紹本發明之最佳實施例。各實施例用以說明本發明之原理，但非用以限制本發明。本發明之範圍當以後附之權利要求項為準。

第1圖係一自我參考讀出電路示意圖，該自我參考讀出電路係用以判斷磁阻式隨機存取記憶體(MRAM)中磁穿隧接面(magnetic tunnel junction memory，MJT)的電阻態。本文中採用磁阻技術的記憶體位元晶格20係以一個或一個以上(至少一個)磁穿隧接面(MTJ)元件22做為位元晶格。在此例中，位元晶格20具有一MTJ元件20以及一切換電晶體23；當選取位元晶格20時，切換電晶體23會將MTJ元件20耦接至一電源線。記憶陣列中的位元晶格20一般具有上千個位元晶格，其排列成列(字元)與行(位元)，可配合適當的偏壓條件(用以進行讀取或寫入操作)，並透過致能字元線或位元線訊號選擇之。

在第1圖中，MTJ元件22係一可變電阻。請特別參照第2圖，各MTJ元件22包括一對疊加的磁層，兩者之間隔以無磁性的導體層。其一磁層稱為“固定層”，具有固定方向的永久磁場(以單頭箭號表示)。另一磁層稱為“自由層”，具有方向可變的磁場(以雙頭箭號表示)。

當自由層與固定層的磁場兩者互相平行時，疊加層的電阻值(固定層、導體層與自由層所串聯而成的電阻值)，會與當自由層與固定層的磁場兩者互相逆平行(anti-parallel)時有所不同。當一位元晶格僅有一MTJ元件22時，位元晶格的邏輯值即由該MTJ元件22處於平行排列或逆平行排列而定。當磁場排列為平行時，MTJ元件22係處於低電阻態R_L ；而當磁場排列為逆平行時，MTJ元件22係處於高電阻態R_H 。透過感測固定層、導體層與自由層所串聯而成的電阻值即可讀出位元晶格的邏輯值為R_H 或R_L 。在其他組態中(圖未示)，例如位元晶格具有兩個或兩個以上排列成相反方向的MTJ元件時，邏輯位準可表示為R_H -R_L 或R_L -R_H 。各個MTJ元件可判讀其R_H 或R_L 狀態，藉以讀出該組態下的邏輯值。

將一電流振幅導入MTJ元件22後，測量其電位差之高低(分別表示高電阻態與低電阻態)，即可完成讀出操作。或者，在施加已知電壓振幅後，測量導通於MTJ元件的電流是否具高振幅或低振幅(分別表示高電阻態與低電阻態)，亦可完成讀出操作。

對寫入操作而言，自由層的磁場可被強制排列為與固定層的磁場平行或逆平行。在某技術中，可透過施加一外部磁場來改變自由層的磁場方向。在自旋轉移矩(spin-transfer torque)，包括將足夠大的電流振幅，以兩相反極性中的一極性導入MTJ元件22之中，藉以將自由層推向兩方向其中之一。在第2圖中，上左方的正電流極性將電子由固定層導向自由層。在固定層中，電子旋轉並逐漸變成沿固定層的方向排列，若電流振幅充足時，將使自由層與固定層兩層彼此平行，可用以表示低的電阻態R_L ，如第2圖的右上方所示。當負電流其有足夠大的振幅時，如第2圖下左方所示，電子會在自由層中隨機旋轉，並消除現有的排列組態。相鄰固定層的磁場(包括永久磁場)，將使自由層呈逆平行排列，可用以表示高的電阻態R_H 。

一種用以判斷MTJ元件22是否處於高或低電阻態的方法，其包括施加已知的電流或電壓；感測之後的電流或電壓(其值隨MTJ元件的電阻值而變，如歐姆定律V=IR所示)；並且透過比較法來判斷元件上的最終電壓是高於或低於臨限值，該臨限值理論上應落於高電阻態與低電阻態之間的某處，舉例來說，高電阻態與低電阻態之中間點。請參照第3圖至第6圖，由於晶片上MTJ元件22的R_H 與R_L 電阻值時常變化，前述方法可能會難以進行。在第3圖中，兩晶片的R_H 與R_L 電阻值分佈於不同的範圍，並隨著位元晶格位址而提升(因為導體長度的變化)，此外，R_H 的變化又高於R_L 。在第4圖中，兩晶片之間，R_L /R_H 之比值是相似的，但該比值的分佈範圍則相似於R_H 值的分佈範圍。

第5圖為大量MTJ元件22中R_H 與R_L 值的範例分佈圖，MTJ元件22如同第3圖。不同的兩峰分別表示R_H 與R_L 的總合，其中R_H 的分佈較R_L 為廣。R_H 與R_L 互相重疊會造成一些問題。某些R_L 之值高於另外某些R_H ；而某些R_H 值低於另外某些R_L 。

第6圖(標示為先前技術)繪示一簡單的比較電路。對既有的位元線BL而言，參考電路具有參考晶格35，代表做為比較用的電阻，其與具有MTJ元件22的位元晶格20並聯，而兩者透過NMOS電流負載平衡電晶體32取得相同的電壓/電流供應。當位元線BL及字元線WL選出位元晶格20，且電源線SL提供一偏置電流至該位元晶格20時，輸出電壓V將會依電流Iref或Icell而有不同的電壓位準，分別表示MTJ元件22係位於R_H 或R_L 電阻態。

當欲任意選擇參考電阻值做為參考晶格的比較臨限值時，某些MTJ元件將無法被正確地讀取，因為MTJ元件的低電阻R_L 可能會高於該臨限值，而高電阻R_H 可能會低於該臨限值。要安全並可靠地建立比較參考值，並使該比較參考值在所有將被讀取的元件上都能高於低電阻並低於高電阻，是件無法達成的任務。另一方面，雖然第3圖中R_H 與R_L 電阻總合互相重疊，但就單一MTJ元件22而言，其高電阻值R_H 仍保證高於其低電阻值R_L 。本發明即在提供有效、可靠的方法，以比較位元晶格20的MTJ元件的高低電阻值電阻值R_H 與R_L 。

有別於將元件電阻值與固定臨限值做比較的方式(如第6圖所示)，本發明提供另一種電路以及技術，透過此電路及技術，磁穿隧接面元件22之電阻值可進行自我比較。此技術係藉由下述程序完成：儲存未知電阻態的一MTJ元件22之電阻值相關量測值；之後施加一已知的狀態；並判斷該已知的電阻態是高或低於該未知電阻態。

雖然MTJ元件22最主要的參數是串列電阻值，但可了解的是，吾人仍可以電壓或電流表示電阻值上的差異。舉例而言，施加於MTJ元件的已知電壓會產生可變電流，其值會隨電阻值(R_H 或R_L )。已知的偏置電流可使MTJ上的電壓隨其電阻值變化。間接的變化亦可反映出電阻值的差異。MTJ元件22串聯至其元件於一電流電源線與一電源供應電壓之間，MTJ元件與其他元件構成一分壓器，其他元件上的跨壓亦會受到該MTJ元件上電阻值差異的影響。

在第1圖以及第7圖至第9圖中，未知電阻態的量測值為代表未知高或低電阻態R_H 或R_L 的電壓位準。施加的已知狀態可為低電阻態R_L ，如第3圖所示，其在晶片的位元晶格中相對穩定。可變電流源可提供代表未知電阻態的電流，而儲存的電壓位準可作為可變電流源的控制參數。代表未知電阻態的電流會與供應至具有已知電阻態的相同MTJ元件22的電流平衡於電流求和節點之上，意即，在切換至已知電阻態前後(最好是低電阻態R_L )可以正負電流表示MTJ元件22的已知及未知電阻值。

參照第1圖，電容器46位於於供應電源Vs與電流至電壓轉換元件42之間，並與MTJ元件22串聯。電流至電壓轉換元件以電流提供一電壓差(在一實例中，元件42可為操作於電晶體的正比導通區)。裝置可依據兩開關52與54之切換依循進行下述動作：判斷並儲存MTJ元件22在操作狀態下未知電阻值的量測值；並在低電阻態被寫至MTJ元件22後為MTJ元件22建立一相似的操作狀態，即低電阻態。當處於已知的低電阻態時，會產生電流I_{_C1} 及電流I_{_C2} ，用以間接地表示MTJ元件22在未知的低電阻值。接著比較電流I_{_C1} 及電流I_{_C2} ，方法是在節點 70上以相反極性將兩電流之振幅予以加總(即，從一電流中扣除另一電流)。此方法可產生補償電流值△I，其振幅可決定MTJ元件22的電阻值是否高於未知的電阻態。

有利的是，輸出電流△I(即，I_{_C1} 減去I_{_C2} )的位準可受電流比較器66所控制，而該電流比較器66具有一零敏度或最小差值臨限。電流比較器66的功能係用以產生一最小電流差值△I，其可做為一偏壓，當先前狀態為較高電阻態R_H 時，該偏壓必須被超出，藉以提供一真值輸出Vout。偏壓△I係一補償值，，在輸出值指出未知電阻態為高電阻態前，電流I_{_C1} 與I_{_C2} 相差該補償值。若電流I_{_C1} 與I_{_C2} 在參考容限值(由輸入至電流比較器66的電流Iref所決定)的範圍內大致相近時，則未知電阻態為低電阻態。電流比較器可避免因為電流I_{_C1} 與I_{_C2} 間量測誤差所導致的微小的差異，而誤判電阻態發生改變。

相位計數器(第1圖未示)可控制並切換本裝置操作的狀態或步驟。在讀出操作序列的第一相位中，開關SW1關閉，透過電晶體23以及字元線WL與電源(位元線)SL訊號，電源供應之電流可被提供至MTJ元件22。電容器46被轉導元件62充電至一電壓值，該電壓值可表示MTJ元件22被讀取時的未知電阻態。在此相位中，未知的位準亦可以電流位準I_{_C1} 表示，其耦接至電流求和節點70，之後會受到電容器46上的跨壓所控制。

在下個相位中，開關SW1開啟，而寫入偏置電流會以足夠的振幅施加至MTJ元件22之上，藉以將MTJ元件22推至低電阻態(即，使自由層的磁場排列平行於固定層的磁場排列)。此電流在自由層極性更趨向正端，可將自旋的極化電子由固定層導向自由層，並且使自由層的磁場與固定層的磁場平行。此外，亦可透過有別於前述第2圖自旋轉導矩技術的方法，將平行磁場施加於自由層上而達到施加低電阻態的目的。

在次一相位中，開關SW2關閉，並再次讀取MTJ元件22，此時已得知為低電阻態。電流I_{_C2} 係由轉導器64所產生。電流△I，其值為I_{_C1} 減去I_{_C2} ，其會耦接至電流比較器66。當電流△I超出最小臨限值Iref(其決定量測欲度及誤差)時，輸出值Vout會切換至真值。此即表示MTJ元件原本處於高電阻態。當輸出值被移位至暫存器(圖未示)之後，可透過一具有正確極性、足夠大振幅的寫入偏置電流，將原本的高電阻態寫回至MTJ元件22之中，如第2圖所示。若輸出值Vout尚未被切換至真值，則未知的初始態應為低電阻態，在將輸出值被移位至暫存器後無須進行任何動作。

未知電阻態的量測值會被儲存，可在讀出操作下、位元晶格切換前後做為比較之用。功能示意圖如第1圖所示。在本實施例中，相同磁穿隧接面元件(MTJ)的電阻值會在施加低電阻態前後被量測，而兩電阻值會被互相比較。在進行讀出程序前，MTJ的電阻態是未知的。當將一隨機數值寫入MTJ元件時，其電阻值可能增加、減少或保持不變。

第7圖與第8圖為使用轉導電路的詳細實施例。在此實施例中，轉導電路係做為壓控電流源之用。當讀出偏置電流被施加於未知電阻態時，MTJ元件22上未知的電阻量測值會被儲存，舉例而言，可透過充電電容器46至一MTJ元件22所產生的電壓(或與MTJ元件上電壓、電流相關的電壓)達成。之後，MTJ元件會被寫至其低電阻態(其值可能改變或可能不變)。接著再次施加讀出偏置電流以產生其他電壓，相似地，此電壓代表MTJ元件處於已知的低電阻態。

第7圖以相同的符號表示與第1圖相同的元件。比較電路在節點70上進行電流加總，並以一補償值做為差值最小容限值(在此例中，臨限容限值為Iref2-Iref1)而判斷元件的電阻值在寫入操作之後降低了還是保持不變。此方式可判斷出元件的邏輯狀態。電阻值的差異必須超出差值的最小臨限值，而該最小臨限值略大於量測欲度。由於量測欲度之故，連續以壓差進行讀取不會造成邏輯狀態的改變。

在第7圖中，電流至電壓轉換元件(第1圖元件42)由PMOS電晶體65代表，其可做為一電阻直到開關SW1關閉為止，因而使C1電容器46充電，且使得PMOS電晶體67能透過NMOS電晶體69接地，而其振幅係由C1電容器46上的電壓而定。若MTJ電阻值相對低時，C1電容器46之跨壓相對高，而PMO電晶體67之閘極電壓相對低，如此一來，會有更多電流流通於PMOS電晶體67與NMOS電晶體69之上。因此，電晶體67、69之電流I_{_C1} 即為MTJ元件22上在未知電阻態下的電流。轉導器64位於NMOS輸出電晶體71上，該NMOS輸出電晶體71耦接至節點70，當具有PMOS電晶體73的轉導元件62將電流加至70時，轉導器64可從節點70導出一電流I_{_C1} 。輸出電流△I為I_{_C2} 超出I_{_C1} 的部分。

在第7圖中，輸出電流比較器對應至第1圖的元件 66，其亦為電流求和節點8，具有電流輸出Iref2及Iref1。電流Iref1振幅略大於電流Iref2，使得節點70的輸出△I至少略大於Iref2-Iref1，目的在使輸出值Vout轉變成直值(即正值。電流Iref2與Iref1的差值最好能有足夠的容限錯誤，此可確保連續對MTJ元件22電阻態的讀取操作不會產生正值的輸出Vout，除非MTJ元件22確實已改變狀態。電流Iref1對Iref2之差值所決定的電流容限，其對應的電阻差值設定成略大所有MTJ元件中R_H 與R_L 間的最小的差值(最糟情況)即可。在第3圖R_H 與R_L 之分佈形態中，由於位元晶格的R_H 與R_L 差值小於大約150Ω，故可設定大約50Ω至100Ω的容限。

第8圖表示一電流產生器，其可提供兩電流Iref1和Iref2，其中Iref1>Iref2，而電流出現於節點80之上。此電路包括數對串聯的PMOS和NMOS電晶體83與84，或85與86，以及一補償電阻R_offset。若電流△I存在，則此偏壓組態為Iref2>Iref2其中，節點70上的電流△I已討論於前文。

第7圖表示一相位計數器102，其可循序控制開關52與54(即SW1和SW2)。相位計數器102包括二位元計數器和數對閘極(圖示)，其以高於系統時脈控制線讀取和寫入記憶體的頻率同步循環著。

第9圖為第1、7及8圖電路在一實際實施例中的電路詳圖。在此組態中，開關係以電晶體構成，用以回應相位輸入。相位計數器係如圖所示。第10圖為相位輸入的時序圖，其控制開關52及54的切換、以及讀取Vout的時機。寫入的間隔訊號係以兩脈衝表示，其中後者用以表示將低電阻態寫入MTJ元件22之中。相位一(phase1)用以關閉及開啟開關SW1；相位二(phase2)關閉開關SW2；而相位三(phase3)觸發對Vout輸出的讀取動作。如第10圖所示，兩時序最後會造成不同的輸出值，分別代表或邏輯值零與一。

如前文所述，自我參考讀出電路可用以判斷儲存於一MRAM位元晶格20中的最初未知的數值。位元晶格具有一磁穿隧接面元件，其以一固定層(pinned layer)建立一永久磁場的參考方向，並以一可變磁場元件的一自由層(free layer)，選擇性地在該磁穿隧接面元件為低電阻態時及高電阻態時分別排列成平行及逆平行(anti-parallel)於該參考方向。電流偏置電源和切換電路(即第7圖的Vs、電晶體65、定址電晶體23)兩者相連，用以提供一讀出偏置電流至該磁穿隧接面元件22，藉此建立代表未知電阻態的電流振幅I_MTJ 與電位V_MTJ 。此狀態可透過電流振幅I_MTJ 或電位差V_MTJ 確實反映出來。

在讀出操作中，儲存電路(例如第7圖的電容器C1)反應讀出訊號而將代表未知電阻態的數值(例如第7圖電晶體65的跨壓)予以儲存，該數值大致等於供應電壓Vs減去MTJ元件22上的電位差V_MTJ 。在一實施例中，此儲存的值可以用以在MTJ元件22被寫入已知電阻態後，產生補償電流，用以補償(例如R_L 低電阻態)另一讀出操作所產生的電流。因此，在儲存電路儲存該值之後，寫出電路可用以將其中一電阻態(例如R_L 低電阻態)施加於磁穿隧接面元件之上。切換電路SW1、SW2依序將磁穿隧接面元件耦接至電流偏置電源，以建立代表未知電阻態的組態，接著建立代表所施加的電阻態的電流振幅與電位差 (例如R_L 狀態)。低電阻態中儲存值△V1和相關V_MTJ 分別耦接至各自的電流源，即轉導電流控制64(電晶體67、69、71)和62(電晶體73)。

電流求和節點70產生總合值△I，其加入了電流位準I_{_C1} 並減除電流位準I_{_C2} ，其中電流位準I_{_C1} 與電流位準I_{_C2} 分別代表MTJ元件22的未知狀態或所施加的狀態。輸出電路(例如電流比較器66)回應該總合值以判斷未知電阻態和所施加的電阻態彼此相同或不同(以訊號Vout表示)。

雖然在前述實施例中，寫出電路施加於磁穿隧接面元件的電阻態為低電阻態R_L ，但在其他實施例中亦可施加高電阻態。由於低電阻態較高電阻態穩定，因此施加低電阻態較佳。

在前述實施例中，兩轉導電路62、64分別回應儲存電路C1以產生代表未知電阻態的電流，並直接回應磁穿隧接面元件MTJ元件22而產生代表施加的電阻態的電流。轉導器62、64分別在電流求和節點70上提供相反極性的電流I_{_C2} 與I_{_C1} 。

當未知電阻態和施加的電阻態下偵測到的電阻值差存在有一最小值時最為理想，因為，如此一來，在所量測的差值為正值但太小時(例如，當未知電阻態為低電阻態，但所儲存的量測值卻稍低於於所施加的R_L 電阻態時)，可避免狀態改變所造成的誤判。基於此一目的，輸出電路(電流臨限比較器66)可在電流求和節點上之電流超過電流最小值Iref時提供真值輸出。

在一實施例中，兩相反極性電流源Iref1和Iref2會自電流求和節點70以電流△I的形式輸出至電流臨限比較器66、80。有比較器的電流臨限(即最小差值)始得以判斷未知電阻態為R_L ，而此判斷至少部分係基於相反極性電流源的差值(Iref2減去Iref1)。

在第1圖與第7圖的實施例中(不以此為限)，儲存電路存有MTJ元件的未知初始電阻態的量測值，其中，該MTJ元件包括一電容器C1，其被充電至一電壓，而該電壓係與供應電壓VS與磁穿隧接面元件22在未知電阻態下的電位差VMJT間的差值有關。當電流供應為壓控電流源(如前述轉導元件62、64)時，本方法將會相當方便。

電路操作需要不同的相位。在一開始的相位中，讀出偏置電流源係耦接至MTJ元件22，開關SW1操作於下一個相位，用以將未知電阻態的量測值儲存於儲存電路之中(即充電C1電容器46至電壓△V1)。一開關斷開，而所儲存的量測值可使電流源64代表MTJ元件在未知電阻態下的電阻值。接著，在下一個相位中，寫入偏置電流施加於MTJ元件22之上，其極性和振幅可將低電阻態R_L 施加於MTJ元件22之上。之後，一開關可將讀出偏置電流輸出至MTJ元件22，而未知狀態的量測值(其值可與先前儲存的未知電阻態相同)可被讀出，藉以控制第二電流源62。此時即可進行比較作業。若結果指出未知電阻態為R_H ，則寫入操作可將狀態寫回至MTJ元件22。前述操作依序執行，舉例而言，可受相位計數器102之控制，該相位計數器102用以控制切換電路而使其依循將磁穿隧接面元件耦接至電流偏置電源上產生代表未知電阻態的狀態，並在之後建立代表所施加的電阻態的電流振幅與電位差。

本發明除了提供裝置之外，亦提供了方法。第11圖為本發明步驟的方法流程圖。本方法係用以讀取MRAM位元晶格20的邏輯狀態，其中該位元晶格具有一磁穿隧接面元件，其以一固定層(pinned layer)建立一永久磁場的參考方向，並以一可變磁場元件的一自由層(free layer)，選擇性地在該磁穿隧接面元件為低電阻態時及高電阻態時分別排列成平行及逆平行(anti-parallel)於該參考方向。磁穿隧接面元件22係耦接至一電流偏置電源Vs，藉以提供具有一預設振幅的電壓或電流。磁穿隧接面元件MTJ元件22上所建立的電流振幅及/或其上之跨壓可表示MTJ元件22的高或低電阻態R_H 或R_L 。量測到的電流振幅或電位差會儲存於儲存裝置之中。之後，已知的電阻態(例如R_L )會在寫入操作中透過寫入電流施加於MTJ元件22上，該寫入電流具有充份的振幅和正確極性，可使自由層的磁場排列成與固定層的磁場平行。兩量測訊號I_{_C1} 與I_{_C2} 接著產生，其與磁穿隧接面元件在未知電阻態以及所施加的已知電阻態下的電阻值有關。之後比較這些訊號。若以電流為訊號，其正與負的量測訊號皆會輸出至電流求和節點。電壓訊號會被提供至放大器的反相或非反相輸入。上述訊號可用以設定門閂電路的狀態。所建立的邏輯值可做為電路的輸出值。在較佳實施例中，未知電阻態的量測值與已知電阻態的量測值必須間隔一差量，而該差量必須大於預設的量測容限值，目的在避免連續讀取相同電阻態時無法適當地產生正確的輸出以告知未知電阻態已改變。

施加於磁穿隧接面元件的電阻態最好是低電阻態。兩量測訊號包括轉導電路所產生的電流訊號，該轉導電路具有耦接至電流求和節點的輸出端。轉導電路可回應磁穿隧接面元件22上的電位差而成為一壓控電流源。磁穿隧接面上的電位差係由MTJ在未知的電阻態或所施加的電阻態兩狀態中一者所產生，而另一狀態下的電位差的量測值則被儲存。兩狀態下的電位差in可為MTJ元件22或其他元件(例如，電晶體65)上的電位差，只要其變化方式與MTJ元件22的電阻值變化有關即可。

此這些實施例中(不以此為限)，儲存的步驟包括將電容器C1充電至一電壓，而該電壓係將偏置電流施加於未知電阻態的磁穿隧接面而得。

當判斷得知MTJ元件22的未知電阻態與操作時所施加的狀態(例如R_L )不同時，則原始狀態可在完成讀出操作之後寫回至磁穿隧接面元件22。

在範例的實施例中，量測訊號一般為電壓，但此電壓係用以控制電流源，而電流源所產生的電流係做為比較之用。藉由將正負電流源耦合至電流求和節點即可進行比較，而電流求和節點上的正負電壓極性即可指出比較結果。然而，如前文所述，最佳的情形是判斷結果為：電流源所輸出的總和(例如，相反極性轉導電流源的輸出)不同，且相差超過最小差值臨限(代表相同電阻態下磁穿隧接面在連續量測時的近似公差)。必須注意的是，此臨限值在比較MTJ元件電阻值時不成問題。重要的是，確保MTJ元件電阻值在初始未知電阻態下施加已知狀態，其前後所偵測到的差值足以做為相同MTJ元件自我參考比較之用(R_L 比R_H ，或R_H 比R_L )，並可進而判斷MTJ元件的電阻態發生改變，才是一件重要的事。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。