KR20120070956A

KR20120070956A - 터치스크린 및 그 제조방법

Info

Publication number: KR20120070956A
Application number: KR1020100132507A
Authority: KR
Inventors: 김진한; 이영섭; 정석홍; 이명섭; 문대승; 오경석; 우정훈; 이동철; 임종현; 장성일; 조용구; 고형준; 김경훈; 김정은; 김현범; 노대빈; 박재영; 백은진; 이충희; 정성호
Original assignee: 에쓰이에이치에프코리아 (주)
Priority date: 2010-12-22
Filing date: 2010-12-22
Publication date: 2012-07-02
Also published as: KR101366358B1

Abstract

본 발명에 따른 터치스크린은 상부 기판, 상기 상부 기판의 하면에 형성되며 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴이 상기 상부 기판의 하면에 제1 방향으로 제1 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 상부 투명 도전 패턴들을 복수 개 포함하고 상기 복수의 상부 투명 도전 패턴들이 차례로 제2 간격을 두고 평행하게 배열되는 상부 투명 도전층, 상기 상부 투명 도전층의 가장자리에 형성되며 상기 복수의 상부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 상부 전극 패턴들을 갖는 상부 전극, 상기 상부 투명 도전층 및 상기 상부 전극의 하면에 형성된 유전층, 상기 유전층의 하면에 형성되며 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴이 상기 유전층의 하면에 제2 방향으로 제2 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 하부 투명 도전 패턴들을 복수 개 포함하고 상기 복수의 하부 투명 도전 패턴들이 차례로 제1 간격을 두고 평행하게 배열되는 하부 투명 도전층, 상기 하부 투명 도전층의 가장자리에 형성되며 상기 복수의 하부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 하부 전극 패턴들을 갖는 하부 전극, 및 상기 하부 투명 도전층 및 상기 하부 전극의 하면에 접착되는 디스플레이 패널을 포함하고, 두께가 얇으면서 감도가 우수한 터치스크린을 제공한다.

Description

터치스크린 및 그 제조방법{TOUCH SCREEN AND METHOD FOR MANUFACTURING THEM}

본 발명은 터치스크린에 관한 것으로, 특히 초박형 정전용량 방식의 터치스크린에 관한 것이다.

일반적으로, 터치스크린(touch-screen)은 키보드를 사용하지 않고 화면(screen)에 나타난 문자나 특정 위치에 사람의 손끝 또는 기타 물체가 닿으면, 그 위치를 파악하여 저장된 소프트웨어에 의해 특정 처리를 할 수 있도록 화면에서 직접 입력자료를 받을 수 있게 한 화면을 말한다.

터치스크린은 정밀도가 높지는 않지만, 키보드가 필요 없고 조작이 간단하기 때문에 대중들이 많이 이용하는 장소 즉, 지하철, 백화점, 은행 등의 장소에서 안내용 소프트웨어에 많이 이용되며, 각종 점포에서 판매용 단말기에도 많이 응용될 뿐만 아니라, 일반 업무용으로도 활용되고 있다.

터치스크린의 종류로는 저항막 방식(resistive overlay), 정전용량 방식(capacitive overlay), 표면 초음파 방식(surface acoustic wave) 및 적외선 방식(infrared beam) 등이 있다. 정전용량 방식의 터치스크린은 투명 기판상에 소정의 형상으로 패터닝되는 투명 도전층을 부착하고, 투명 도전층은 투명 기판상에 배치되는 전극과 전기적으로 연결된다. 상기 전극은 터치스크린을 제어하는 제어 모듈과 연결되고, 신체의 접촉에 따라 투명 전극에서 발생하는 정전용량(capacitance)의 변화가 상기 제어 모듈로 전달되어 접촉 위치를 판단할 수 있게 된다.

정전용량 방식의 터치스크린을 등가 회로로 구현하면 RC회로로 만들 수 있는데, RC회로는 전압 인가시 커패시터가 충전되고, 전압을 차단하면 커패시터가 방전을 한다. 이와 같은 원리는 정전용량 방식의 터치스크린을 구현하는 것에 이용되는데, 정전용량이 커지면 충전 시간과 방전 시간이 길어진다. 즉, RC회로에서 커패시터의 충전 시간 및 방전 시간을 나타내는 시정수 τ(=R×C)에서, C가 증가함에 따라 시정수 τ가 증가하여 충전 시간 및 방전 시간이 증가함을 확인할 수 있다. 이렇게 커패시터의 충전 시간 및 방전 시간이 길어지면 빠른 응답특성을 기대할 수 없기 때문에 터치스크린의 감도는 떨어질 수밖에 없다. 따라서 빠른 응답특성을 위해서는 정전용량을 작게 설계할 필요가 있다. 정전용량은 다음의 수학식 1과 같이 표현된다.

여기에서, C는 정전용량(F), ε₀은 진공에서의 유전율(=8.854×10^-12), ε_r은 유전체의 유전율(F/m), A는 전극의 면적(㎡), d는 전극 사이의 거리(m)를 나타낸다.

한편, 종래의 정전용량 방식 터치스크린은 상부 및 하부 기판에 각각 ITO가 코팅된 두 장의 필름을 일정한 패턴으로 각각 에칭한 후 두 장의 필름을 합지하여 상하판 ITO 필름에서 발생하는 정전용량을 이용하여 좌표를 인식할 수 있도록 제조되었다. 따라서, 종래의 필름 합지 공정을 통해 생산된 터치스크린은 전극 사이의 두께인 d값이 크기 때문에, 정전용량을 결정하는 다른 요소들인 A(면적)나 ε_r(유전율)의 값을 설계함에 있어서 큰 어려움이 없었다. 그러나 종래 방식에 의한 터치스크린 제조 방법은 충분히 정밀하지 못한 합지 공정으로 인하여 수율이 감소하는 문제가 발생하였으며, 제품의 슬림화에 방해요인이 되었다.

상기와 같은 문제점을 해결하기 위한 본 발명에 따른 터치스크린 및 터치스크린 제조방법은 스퍼터링 공정에 의해 투명 도전층, 전극층 및 유전층을 형성함으로써 초박형의 터치스크린을 제공하면서, 커패시터 전극의 면적 및 합성저항의 크기를 최적화함으로써 빠른 응답 특성을 제공함에 있다.

본 발명의 일 실시 예에 따른 터치스크린은, 상부 기판, 상기 상부 기판의 하면에 형성되며 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴이 상기 상부 기판의 하면에 제1 방향으로 제1 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 상부 투명 도전 패턴들을 복수 개 포함하고 상기 복수의 상부 투명 도전 패턴들이 차례로 제2 간격을 두고 평행하게 배열되는 상부 투명 도전층, 상기 상부 투명 도전층의 가장자리에 형성되며 상기 복수의 상부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 상부 전극 패턴들을 갖는 상부 전극, 상기 상부 투명 도전층 및 상기 상부 전극의 하면에 형성된 유전층, 상기 유전층의 하면에 형성되며 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴이 상기 유전층의 하면에 제2 방향으로 제2 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 하부 투명 도전 패턴들을 복수 개 포함하고 상기 복수의 하부 투명 도전 패턴들이 차례로 제1 간격을 두고 평행하게 배열되는 하부 투명 도전층, 상기 하부 투명 도전층의 가장자리에 형성되며 상기 복수의 하부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 하부 전극 패턴들을 갖는 하부 전극, 및 상기 하부 투명 도전층 및 상기 하부 전극의 하면에 접착되는 디스플레이 패널을 포함하는 것을 특징으로 한다. 상기 실시 예에서, 상기 제1 방향 및 제2 방향은 직교하며, 상기 유전층을 사이에 두고 상기 제2 단위 투명 도전 패턴들 및 상기 제4 단위 투명 도전 패턴들이 일대일로 교차하도록 상기 상부 투명 도전층 및 하부 투명 도전층의 투명 도전 패턴들이 형성될 수 있다.

또한, 본 발명의 다른 실시 예에 따르면, 상기 유전층은 1 내지 2㎛ 두께의 유기막으로 형성되고, 상기 제2 단위 투명 도전 패턴 및 상기 제4 단위 투명 도전 패턴이 교차하는 부분의 면적은 0.01 내지 0.04㎟가 되도록 상기 상부 투명 도전층 및 하부 투명 도전층이 ITO로 형성되는 것을 특징으로 한다.

또한, 본 발명의 또 다른 실시 예에 따른 터치스크린에서, 상기 제2 단위 투명 도전 패턴 및 상기 제4 단위 투명 도전 패턴이 교차하는 부분에 전기적으로 연결되는 합성저항의 크기가 10 내지 80㏀인 것을 특징으로 한다.

본 발명의 일 실시 예에 따른 터치스크린 제조방법은, 상부 기판을 형성하는 단계, 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴이 상기 상부 기판의 하면에 제1 방향으로 제1 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 상부 투명 도전 패턴 복수 개를 제2 간격을 두고 차례로 평행하게 배열되는 상부 투명 도전층을 상기 상부 기판의 하면에 형성하는 단계, 상기 복수의 상부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 상부 전극 패턴들을 갖는 상부 전극을 상기 상부 투명 도전층의 가장자리에 형성하는 단계, 유전층을 상기 상부 투명 도전층 및 상기 상부 전극의 하면에 형성하는 단계, 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴이 상기 유전층의 하면에 제2 방향으로 제2 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 하부 투명 도전 패턴 복수 개를 제1 간격을 두고 차례로 평행하게 배열되는 하부 투명 도전층을 상기 유전층의 하면에 형성하는 단계, 상기 복수의 하부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 하부 전극 패턴들을 갖는 하부 전극을 상기 하부 투명 도전층의 가장자리에 형성하는 단계, 및 상기 하부 투명 도전층 및 상기 하부 전극의 하면에 디스플레이 패널을 접착하는 단계를 포함하는 것을 특징으로 한다. 또한, 상기 실시 예에서, 상기 제1 방향 및 제2 방향은 직교하며, 상기 유전층을 사이에 두고 상기 제2 단위 투명 도전 패턴들 및 상기 제4 단위 투명 도전 패턴들이 일대일로 교차하도록 상기 상부 투명 도전층 및 하부 투명 도전층의 투명 도전 패턴들을 형성할 수 있다.

또한, 본 발명의 다른 실시 예에 따른 터치스크린 제조방법에서, 상기 유전층은 1 내지 2㎛ 두께의 유기막으로 형성하고, 상기 제2 단위 투명 도전 패턴 및 상기 제4 단위 투명 도전 패턴이 교차하는 부분의 면적은 0.01 내지 0.04㎟가 되도록 상기 상부 투명 도전층 및 하부 투명 도전층을 ITO로 형성하는 것을 특징으로 한다.

또한, 본 발명의 또 다른 실시 예에 따른 터치스크린 제조방법에서, 상기 제2 단위 투명 도전 패턴 및 상기 제4 단위 투명 도전 패턴이 교차하는 부분에 전기적으로 연결되는 합성저항의 크기가 10 내지 80㏀이 되도록 하는 것을 특징으로 한다.

본 발명에 따른 터치스크린 및 터치스크린 제조방법은, 형성 공정을 이용하여 투명 도전층, 전극 층 및 유전층을 형성함으로써 터치스크린의 두께를 얇게 유지하면서도, 전극의 면적을 최적화하여 터치스크린을 형성하는 커패시터의 정전용량 크기를 작게 하거나, 터치스크린의 등가 회로 상의 합성저항 크기를 작게 하여 응답시간을 짧게 함으로써 터치스크린의 감도를 증가시킬 수 있는 이점이 있다.

도 1은 본 발명의 일 실시 예에 따른 터치스크린의 단면을 도시한 단면도,
도 2는 본 발명의 일 실시 예에 따른 상부 투명 도전층 및 상부 전극을 도시한 도면,
도 3은 본 발명의 일 실시 예에 따른 상부 투명 도전 패턴을 도시한 도면,
도 4는 본 발명의 일 실시 예에 따른 하부 투명 도전층 및 하부 전극을 도시한 도면,
도 5는 본 발명의 일 실시 예에 따른 하부 투명 도전 패턴을 도시한 도면,
도 6은 본 발명의 일 실시 예에 따른 터치스크린에서 상부 투명 도전 패턴들 및 하부 투명 도전 패턴들이 일대일로 교차하는 부분 및 교차하는 부분의 확대도를 도시한 도면,
도 7은 본 발명의 일 실시 예에 따른 터치스크린 제조방법의 각 단계를 도시한 도면.

하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

도 1은 본 발명의 일 실시 예에 따른 터치스크린의 단면을 도시한 단면도이다.

도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 터치스크린은, 상부 기판(11), 상부 투명 도전층(12), 상부 전극(13), 유전층(14), 하부 투명 도전층(15), 하부 전극(16) 및 디스플레이 패널(17)을 포함한다.

상기 상부 기판(11)은 폴리카보네이트(Polycarbonate), 글라스(glass) 또는 폴리에틸렌 테레프트레이트(Poly Ethylene Terephthalate)와 같은 재질의 투명 재질로 형성될 수 있다.

상기 상부 투명 도전층(12)은 상기 상부 기판(11)의 하면에 형성된다. 또한, 상기 상부 투명 도전층(12)은 복수의 상부 투명 도전 패턴을 포함하고, 상기 상부 투명 도전 패턴은 복수의 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴을 포함한다. 즉, 상기 상부 투명 도전층(12)은 복수의 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴이 상기 상부 기판(11)의 하면에 제1 방향으로 제1 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 상부 투명 도전 패턴들을 복수 개 포함하고, 상기 복수의 상부 투명 도전 패턴들이 차례로 제2 간격을 두고 평행하게 배열된다.

상기 상부 투명 도전층(12)은 ITO(Indium Tin Oxide)로 형성될 수 있으며, 이외에도 투명하고 전도성이 뛰어난 재료들로 형성될 수 있다. 종래에는 ITO 층이 코팅된 투명 필름을 에칭한 후 합지하여 터치스크린을 제조하였기 때문에, 정밀도가 낮았을 뿐만 아니라 터치스크린의 두께도 두꺼워 제품의 슬림화에 방해요인이 되어왔다. 그러나 본 발명의 일 실시 예에 따르면, 상기 상부 기판(11) 하면에 특정 패턴의 마스크(mask)를 덮은 후, ITO와 같은 투명한 전도성 재료를 스퍼터링(sputtering) 공정을 이용하여 상기 상부 기판(11) 하면에 상기 상부 투명 도전층(12)을 직접 형성한다. 스퍼터링 공정을 이용하여 상기 상부 투명 도전층(12)을 직접 형성함으로써, 선폭을 미세하게 구현할 수 있어서 보다 정밀하고 슬림한 터치스크린을 구현할 수 있다. 또한, 상기 상부 투명 도전층(12)을 상기 상부 기판(11) 하면에 형성하는 방법으로 리소그라피 공정을 이용할 수도 있다.

상기 상부 전극(13)은 상기 상부 투명 도전층(12)의 가장자리 및 상기 상부 기판(11) 하면에 형성된다. 상기 상부 전극(13)은 상기 상부 투명 도전 패턴들에 전압을 인가할 수 있도록 상기 복수의 상부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 상부 전극 패턴들을 포함한다. 즉, 상기 상부 전극 패턴들의 일단은 상기 상부 투명 도전 패턴들의 일단과 일대일로 전기적으로 연결되고, 타단은 외부 회로와 연결하는 패드에 전기적으로 연결된다.

상기 상부 전극(13)은 은(silver)으로 형성될 수 있으며, 이외에도 다양한 전도성 재료로 형성될 수 있다. 상기 상부 투명 도전층(12)의 형성 방법과 마찬가지로, 상기 상부 전극(13)을 형성 시, 마스크를 덮은 후, 은과 같은 전도성 재료를 스퍼터링 공정을 이용하여 상기 상부 투명 도전층(12)의 가장자리 및 상기 상부 기판(11) 하면에 직접 형성하여 형성할 수 있다. 또한, 리소그라피 공정을 이용하여 상기 상부 전극(13)을 형성할 수도 있다. 이렇게 상기 상부 전극(13)을 상기 상부 투명 도전층(12)의 가장자리 및 상기 상부 기판(11) 하면에 직접 형성함으로써 선폭을 미세하게 구현할 수 있어서 보다 정밀하고 슬림한 터치스크린을 구현할 수 있다.

상기 유전층(14)은 상기 상부 투명 도전층(12) 및 상기 상부 전극(13)의 하면에 형성된다. 상기 유전층(14)의 재료로 SiO₂ 또는 유기막과 같은 유전체를 사용할 수 있다.

본 발명에 따른 정전용량 방식의 터치스크린에서, 상기 유전층(14)이 양단의 투명 도전층 사이에서 유전체 역할을 함으로써, 커패시터(capacitor)와 같은 물리소자로 구현될 수 있다. 따라서 상기 수학식 1에서처럼, 상기 유전층(14)의 두께 d는 정전용량 C를 결정하는 중요한 변수가 될 수 있다. 종래에는 ITO 코팅된 투명필름을 합지하는 방법을 이용하였기 때문에, 유전층의 두께를 두껍게 할 수 있었다. 그러나 본 발명의 일 실시 예에 따르면, 터치스크린을 슬림화하기 위해 스퍼터링 공정을 이용하여 상기 유전층(14)을 직접 형성하기 때문에 두께를 얇게 할 수밖에 없다. 본 발명의 일 실시 예에 따르면, 상기 유전층(14)으로 1 내지 2㎛의 유기막으로 사용될 수 있다.

상기 하부 투명 도전층(15)은 상기 유전층(14)의 하면에 형성된다. 또한, 상기 하부 투명 도전층(15)은 복수의 하부 투명 도전 패턴을 포함하고, 상기 하부 투명 도전 패턴은 복수의 제3 단위 투명 도전 패턴(51) 및 제4 단위 투명 도전 패턴(52)을 포함한다. 즉, 상기 하부 투명 도전층(15)은 복수의 제3 단위 투명 도전 패턴(51) 및 제4 단위 투명 도전 패턴(52)이 상기 유전층(14)의 하면에 제2 방향으로 제2 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 하부 투명 도전 패턴들을 복수 개 포함하고, 상기 복수의 하부 투명 도전 패턴들이 차례로 제1 간격을 두고 평행하게 배열된다.

상기 하부 투명 도전층(15)도 상기 상부 투명 도전층(12)과 마찬가지로, ITO와 같이 투명하고 전도성이 뛰어난 재료로 형성될 수 있다. 본 발명의 일 실시 예에 따르면, 상기 유전층(14)의 하면에 특정 패턴의 마스크를 덮은 후, ITO와 같은 투명한 전도성 재료를 스퍼터링(sputtering) 공정을 이용하여 상기 유전층(14)의 하면에 상기 하부 투명 도전층(15)을 직접 형성한다. 스퍼터링 공정을 이용하여 상기 하부 투명 도전층(15)을 직접 형성함으로써, 선폭을 미세하게 구현할 수 있어서 보다 정밀하고 슬림한 터치스크린을 구현할 수 있다. 또한, 상기 하부 투명 도전층(15)을 상기 유전층(14)의 하면에 형성하는 방법으로 리소그라피 공정을 이용할 수도 있다.

상기 하부 전극(16)은 상기 하부 투명 도전층(15)의 가장자리 및 상기 유전층(14) 하면에 형성된다. 상기 하부 전극(16)은 상기 하부 투명 도전 패턴들에 전압을 인가할 수 있도록 상기 복수의 하부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 하부 전극 패턴들을 포함한다. 즉, 상기 하부 전극 패턴들의 일단은 상기 하부 투명 도전 패턴들의 일단과 일대일로 전기적으로 연결되고, 타단은 외부 회로와 연결하는 패드에 전기적으로 연결된다.

상기 하부 전극(16)은 은(silver)으로 형성될 수 있으며, 이외에도 다양한 전도성 재료로 형성될 수 있다. 상기 상부 투명 도전층(12)의 형성 방법과 마찬가지로, 상기 하부 전극(16)을 형성 시, 마스크를 덮은 후, 은과 같은 전도성 재료를 스퍼터링 공정을 이용하여 상기 하부 투명 도전층(15)의 가장자리 및 상기 유전층(14)의 하면에 직접 형성하여 형성할 수 있다. 또한, 리소그라피 공정을 이용하여 상기 하부 전극(16)을 형성할 수도 있다. 이렇게 상기 하부 전극(16)을 상기 하부 투명 도전층(15)의 가장자리 및 상기 유전층(14)의 하면에 직접 형성함으로써 선폭을 미세하게 구현할 수 있어서 보다 정밀하고 슬림한 터치스크린을 구현할 수 있다.

상기 디스플레이 패널(17)은 상기 하부 투명 도전층(15) 및 상기 하부 전극(16)의 하면에 접착된다. 상기 디스플레이 패널(17)이 상기 상/하부 투명 도전층(12, 15) 등으로 이루어진 터치 패널과 접착됨으로써, 입출력이 가능한 터치스크린이 형성된다. 상기 디스플레이 패널(17)의 종류로는 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diodes) 등이 될 수 있다.

도 2는 본 발명의 일 실시 예에 따른 상부 투명 도전층(도 2(a)) 및 상부 전극(도 2(b))을 도시한 도면이다.

도 2(a)에 도시된 바와 같이, 복수의 상기 상부 투명 도전 패턴(21)이 상기 상부 기판(11)의 하면에 제2 간격(d2)의 등간격으로 평행하게 배열된다. 상기 상부 투명 도전 패턴(21)과 이에 따른 상기 하부 투명 도전 패턴, 상기 상부 전극 패턴 및 상기 하부 전극 패턴의 수를 증가시킬수록 터치 포인트의 수가 증가하므로 더욱 정밀한 터치감지 능력을 갖게 된다. 도 2(a)에 따른 실시 예에서는, 9개의 상기 상부 투명 도전 패턴(21)들을 도시하고 있다.

도 2(b)에는 상기 상부 투명 도전 패턴(21)들의 일단과 일대일로 전기적으로 연결되는 상기 상부 전극 패턴들을 도시하고 있다. 상기 상부 전극 패턴의 일단(22)은 상기 상부 투명 도전 패턴(21)의 일단과 전기적으로 연결되고, 타단은 외부 회로와 전기적으로 연결되도록 하는 패드(23)에 전기적으로 연결된다.

도 2(b)에 따른 실시 예에서는, 상기 상부 투명 도전 패턴(21)들의 우측단에 상기 상부 전극 패턴들의 일단이 전기적으로 연결되도록 형성되고, 디스플레이 화면의 영상을 가리지 않도록 상기 상부 기판(11) 하면의 가장자리 부분으로 상기 상부 전극 패턴의 라인을 형성하여 상기 패드(23)에 전기적으로 연결되도록 형성하였다. 도 2(b)에 따른 실시 예에서는, 상기 상부 전극 패턴으로 인해 디스플레이 화면이 가려지는 것을 최소화하기 위해, 상기 상부 전극 패턴의 라인을 두 부분으로 나누어 형성하였다. 즉, 상부로부터 4개의 전극 패턴의 라인은 반시계 방향으로 형성하여 패드(23)에 각각 연결하였고, 나머지 5개의 전극 패턴의 라인은 시계 방향으로 형성하여 패드(23)에 각각 연결하였다.

또한, 도 2(b)에 따른 실시 예에서, 외부 회로와의 연결을 용이하게 하기 위해, 상기 패드(23)들의 위치를 하기의 하부 전극 패턴들과 연결되는 패드(43)들의 위치와 분리되도록 상기 상부 기판(11) 하면의 일단에서 중심을 제외한 양측에 형성하였다. 즉 좌측에는 상기 반시계 방향으로 형성된 4개의 전극 패턴의 라인과 전기적으로 연결되는 패드를 형성하고, 우측에는 상기 시계 방향으로 형성된 5개의 전극 패턴의 라인과 전기적으로 연결되는 패드를 형성하였다.

도 3은 본 발명의 일 실시 예에 따른 상기 상부 투명 도전 패턴(21)을 도시한 도면이다.

도 3에 도시된 바와 같이, 상기 상부 투명 도전 패턴(21)은 복수의 제1 단위 투명 도전 패턴(31) 및 제2 단위 투명 도전 패턴(32)을 포함한다. 상기 복수의 제1 단위 투명 도전 패턴(31) 및 제2 단위 투명 도전 패턴(32)이 상기 상부 기판의 하면에 제1 방향으로 교대로 배열되어 서로 전기적으로 연결됨으로써 하나의 상기 상부 투명 도전 패턴(21)이 형성된다. 여기에서 상기 상부 투명 도전 패턴(21)의 양단은 상기 제1 단위 투명 도전 패턴(31) 및 제2 단위 투명 도전 패턴(32)의 일부가 절단된 형태로 형성될 수 있다.

상기 제1 단위 투명 도전 패턴(31) 및 제2 단위 투명 도전 패턴(32)의 형상은 다각형, 원형 등 다양한 형상으로 형성될 수 있다. 또한, 상기 제1 단위 투명 도전 패턴(31) 및 제2 단위 투명 도전 패턴(32)의 형상은 동일할 수도 있다. 도 3에 따른 실시 예에서는, 상기 제1 단위 투명 도전 패턴(31)은 육각형의 형상으로, 상기 제2 단위 투명 도전 패턴(32)은 사각형의 형상을 하고 있으며, 좌우측 변을 공통으로 하면서 교대로 번갈아 배열된다. 본 발명의 명세서에서는 각각 하나의 제1 단위 투명 도전 패턴(31) 및 제2 단위 투명 도전 패턴(32)으로 이루어진 단위 투명 도전 패턴의 제1 방향으로의 길이를 d1이라 하고, 이를 제1 간격이라고 한다.

도 4는 본 발명의 일 실시 예에 따른 하부 투명 도전층(도 4(a)) 및 하부 전극(도 4(b))을 도시한 도면이다.

도 4(a)에 도시된 바와 같이, 복수의 상기 하부 투명 도전 패턴(41)이 상기 유전층(14)의 하면에 상기 제1 간격(d1)의 등간격으로 평행하게 배열된다. 상기 하부 투명 도전 패턴(41)의 수는 상기 상부 투명 도전 패턴(21)의 형상(즉, 상기 배열된 제2 단위 투명 도전 패턴의 개수)에 따라 결정된다. 도 4(a)에 따른 실시 예에서는, 6개의 상기 하부 투명 도전 패턴(41)들을 도시하고 있다.

도 4(b)에는 상기 하부 투명 도전 패턴(41)들의 일단과 일대일로 전기적으로 연결되는 상기 하부 전극 패턴들을 도시하고 있다. 상기 하부 전극 패턴의 일단(42)은 상기 하부 투명 도전 패턴(41)의 일단과 전기적으로 연결되고, 타단은 외부 회로와 전기적으로 연결되도록 하는 패드(43)에 전기적으로 연결된다.

도 4(b)에 따른 실시 예에서는, 상기 하부 전극 패턴들의 일단이 상기 하부 투명 도전 패턴(41)들의 하단에 전기적으로 연결되도록 형성되었다. 상기한 바와 같이, 도 4(b)에 따른 실시 예에서, 외부 회로와의 연결을 용이하게 하기 위해, 상기 패드(43)들의 위치를 상기 상부 전극 패턴들과 연결되는 패드(23)들의 위치와 분리되도록 상기 유전층(14) 하면의 일단에서 중심에 형성하였다. 따라서, 터치스크린의 하단에서 좌우측에는 상기 상부 투명 도전 패턴(21)에 연결된 패드(23)들이 형성되며, 중심에는 상기 하부 투명 도전 패턴(41)에 연결된 패드(43)들이 형성된다.

도 5는 본 발명의 일 실시 예에 따른 하부 투명 도전 패턴(41)을 도시한 도면이다.

도 5에 도시된 바와 같이, 상기 하부 투명 도전 패턴(41)은 복수의 제3 단위 투명 도전 패턴(51) 및 제4 단위 투명 도전 패턴(52)을 포함한다. 상기 복수의 제3 단위 투명 도전 패턴(51) 및 제4 단위 투명 도전 패턴(52)이 상기 유전층(14)의 하면에 제2 방향으로 교대로 배열되어 서로 전기적으로 연결됨으로써 하나의 상기 하부 투명 도전 패턴(41)이 형성된다. 여기에서 상기 하부 투명 도전 패턴(41)의 양단은 상기 제3 단위 투명 도전 패턴(51) 및 제4 단위 투명 도전 패턴(52)의 일부가 절단된 형태로 형성될 수 있다.

상기 제3 단위 투명 도전 패턴(51) 및 제4 단위 투명 도전 패턴(52)의 형상은 다각형, 원형 등 다양한 형상으로 형성될 수 있다. 또한, 상기 제3 단위 투명 도전 패턴(51) 및 제4 단위 투명 도전 패턴(52)의 형상은 동일할 수도 있다. 도 5에 따른 실시 예에서는, 상기 제3 단위 투명 도전 패턴(51)은 육각형의 형상으로, 상기 제4 단위 투명 도전 패턴(52)은 사각형의 형상을 하고 있으며, 상하측 변을 공통으로 하면서 교대로 번갈아 배열된다. 상기 상부 투명 도전 패턴(21)들 사이의 간격인 d2는, 각각 하나의 제3 단위 투명 도전 패턴(51) 및 제4 단위 투명 도전 패턴(52)으로 이루어진 단위 투명 도전 패턴의 제2 방향으로의 길이와 동일하고, 이를 제2 간격이라고 한다.

상기 제1 방향 및 상기 제2 방향은 서로 다른 방향이어야 한다. 본 발명의 일 실시 예에 따르면 상기 제1 방향 및 상기 제2 방향은 서로 직교하지만, 직교하지 않을 수도 있다.

도 6은 본 발명의 일 실시 예에 따른 터치스크린에서 상기 상부 투명 도전 패턴(21)들 및 하부 투명 도전 패턴(41)들이 일대일로 교차하는 부분 및 교차하는 부분의 확대도를 도시한 도면이다.

도 6(a)는 상기 상부 투명 도전층(12) 및 하부 투명 도전층(15)이 상기 유전층(14)을 사이에 두고 형성된 모습을 도시한 평면도이다. 상기 상부 투명 도전 패턴(21)의 제2 단위 투명 도전 패턴(32)과 상기 하부 투명 도전 패턴(41)의 제4 단위 투명 도전 패턴(52)이 상기 유전층(14)을 사이에 두고 교차함으로써, 교차한 부분(61)을 양단 전극(electrode)으로 하고, 상기 유전층(14)을 유전체로 하는 하나의 캐패시터(capacitor)로 구현될 수 있다.

상기 상부 투명 도전 패턴(21)의 수와 상기 하부 투명 도전 패턴(41)의 수에 따라 터치스크린 상에 구현되는 상기 커패시터의 수가 결정되는데, 예를 들어 도 6(a)에서는 가로 6개, 세로 10개로 총 60개의 커패시터가 구현되었다. 상기 구현된 커패시터 각각에 연결된 상기 전극 패턴을 이용하여 각각의 커패시터에 좌표를 설정하고, 신체 접촉시 전하량이 변하는 커패시터를 감지하여 기설정된 좌표를 참조함으로써 터치 포인트를 인식하게 된다.

도 6(b)는 상기 교차한 부분(61)을 확대한 도면이다. 도 6(b)에서와 같이, 교차한 부분(61)은 상기 제2 단위 투명 도전 패턴(32)과 상기 제4 단위 투명 도전 패턴(52) 내에서만 형성될 수 있다. 상기 교차한 부분(61)의 면적을 A라 하고, 상기 유전층(14)의 두께를 d라고 하며, 상기 유전층(14)의 유전율을 ε_r이라고 했을 때, 상기 교차한 부분(61)에 해당하는 커패시터의 정전용량 C는 수학식 1과 같이 C=ε_o×ε_r×A／d가 된다.

본 발명의 일 실시 예에 따르면, 상기 유전층(14)은 1 내지 2㎛ 두께의 유기막(ε_r=4.5 F/m)으로 형성되고, 상기 교차한 부분(61)의 면적은 0.01 내지 0.04㎟가 될 수 있다. 따라서, 상기 실시 예에 따르면 정전용량 C는 약 2×10^-12 내지 16×10^-12 F이 될 것이다. 도 6(a)에 따른 실시 예에서, 병렬 연결된 60개의 커패시터 전체의 합성 정전용량 C는 약 120×10^-12 내지 960×10^-12 F이 될 것이다.

상기 유전층(14)을 스퍼터링 공정에 의해 직접 형성하기 때문에 상기 유전층(14)의 두께를 두껍게 형성하는 것은 시간적, 비용적 측면에서 유리하지 못하며, 터치스크린의 슬림화를 저해할 수 있기 때문에 얇게 형성해야 한다. 그러나 터치스크린의 빠른 응답속도를 위해서는 정전용량 크기를 작게 해야되고, 결국 유전체의 유전율을 작게 하거나 전극의 면적을 작게 할 수밖에 없다. 즉, 상기 교차한 부분(61)의 면적을 조절함으로써 적절한 정전용량 크기를 결정하고, 이로써 터치스크린의 빠른 응답특성을 구현할 수 있다.

또한, 터치스크린의 응답특성(τ=R×C)을 결정하는 요소 중 하나로서, RC 등가 회로 상의 R에 해당하는 상기 커패시터에 연결되는 저항값을 조절함으로써 상기 터치스크린의 응답속도를 빠르게 할 수 있다. 즉, 도 6(a)에 따른 실시 예에서, 상기 교차한 부분(61)에 의한 커패시터의 양단에 전기적으로 연결되는 상기 전극 패턴 및 그들 사이의 상기 상부 투명 도전 패턴(21) 및 하부 투명 도전 패턴(41)의 나머지 부분이 상기 RC 등가 회로 상의 저항으로서 역할을 한다. 따라서, 상기 전극 패턴 및 투명 도전 패턴으로 이루어진 저항의 크기를 작게 조절함으로써 터치스크린의 응답특성을 개선할 수 있다. 또한, 상기 RC 등가 회로 상의 저항체로서 상기 터치스크린 외부의 회로 상에 별도의 저항체를 연결함으로써 적절한 크기의 저항값을 설정할 수도 있다.

본 발명의 일 실시 예에 따르면, 상기 RC 등가 회로 상의 저항으로서 각각의 커패시터에 연결되는 합성저항의 크기를 10 내지 80㏀으로 설정할 수 있다. 상기 합성저항의 크기 및 상기 정전용량의 크기를 고려했을 때, 응답특성을 나타내는 시정수 τ의 값은 20 내지 320㎱가 되며, 이러한 값은 LCD 패널의 반응속도보다 10⁵배 정도 빠르며, OLED 패널의 반응속도보다도 100배 정도 빠른 수준이다.

도 7은 본 발명의 일 실시 예에 따른 터치스크린 제조방법의 각 단계를 도시한 도면이다.

상기 상부 기판(11)의 형성 단계(S71)에서, 상기 상부 기판(11)은 폴리카보네이트, 글라스 또는 폴리에틸렌 테레프탈레이트와 같은 재질의 투명 재질로 형성할 수 있다.

상기 상부 투명 도전층 형성 단계(S72)에서, 상기 상부 투명 도전층을 상기 상부 기판의 하면에 형성한다. 또한, 상기 상부 투명 도전층은 복수의 상부 투명 도전 패턴을 포함하고, 상기 상부 투명 도전 패턴은 복수의 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴을 포함한다. 즉, 상기 상부 투명 도전층은 복수의 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴이 상기 상부 기판의 하면에 제1 방향으로 제1 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 상부 투명 도전 패턴들을 복수 개 포함하고, 상기 복수의 상부 투명 도전 패턴들이 차례로 제2 간격을 두고 평행하게 배열된다. 여기에서 상기 상부 투명 도전 패턴의 양단은 상기 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴의 일부가 절단된 형태로 형성될 수 있다.

상기 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴의 형상은 다각형, 원형 등 다양한 형상으로 형성될 수 있다. 또한, 상기 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴의 형상은 동일할 수도 있다. 본 발명의 일 실시 예에 따르면, 상기 제1 단위 투명 도전 패턴은 육각형의 형상으로, 상기 제2 단위 투명 도전 패턴은 사각형의 형상을 하고 있으며, 좌우측 변을 공통으로 하면서 교대로 번갈아 배열된다. 본 발명의 명세서에서는 각각 하나의 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴으로 이루어진 단위 투명 도전 패턴의 제1 방향으로의 길이를 d1이라 하고, 이를 제1 간격이라고 한다.

상기 상부 투명 도전층은 ITO로 형성할 수 있으며, 이외에도 투명하고 전도성이 뛰어난 재료들로 형성할 수 있다. 본 발명의 일 실시 예에 따르면, 상기 상부 기판 하면에 특정 패턴의 마스크를 덮은 후, ITO와 같은 투명한 전도성 재료를 스퍼터링 공정을 이용하여 상기 상부 기판 하면에 상기 상부 투명 도전층을 직접 형성한다. 스퍼터링 공정을 이용하여 상기 상부 투명 도전층을 직접 형성함으로써, 선폭을 미세하게 구현할 수 있어서 보다 정밀하고 슬림한 터치스크린을 구현할 수 있다. 또한, 상기 상부 투명 도전층을 상기 상부 기판 하면에 형성하는 방법으로 리소그라피 공정을 이용할 수도 있다.

상기 상부 전극 형성 단계(S73)에서, 상기 상부 전극을 상기 상부 투명 도전층의 가장자리 및 상기 상부 기판 하면에 형성한다. 상기 상부 투명 도전 패턴들에 전압을 인가할 수 있도록 상기 복수의 상부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 상부 전극 패턴들을 포함한다. 즉, 상기 상부 전극 패턴들의 일단은 상기 상부 투명 도전 패턴들의 일단과 일대일로 전기적으로 연결되고, 타단은 외부 회로와 연결하는 패드에 전기적으로 연결된다.

상기 상부 전극은 은으로 형성될 수 있으며, 이외에도 다양한 전도성 재료로 형성될 수 있다. 상기 상부 투명 도전층의 형성 방법과 마찬가지로, 상기 상부 전극을 형성 시, 마스크를 덮은 후, 은과 같은 전도성 재료를 스퍼터링 공정을 이용하여 상기 상부 투명 도전층의 가장자리 및 상기 상부 기판 하면에 직접 형성하여 형성할 수 있다. 또한, 리소그라피 공정을 이용하여 상기 상부 전극을 형성할 수도 있다. 이렇게 상기 상부 전극을 상기 상부 투명 도전층의 가장자리 및 상기 상부 기판 하면에 직접 형성함으로써 선폭을 미세하게 구현할 수 있어서 보다 정밀하고 슬림한 터치스크린을 구현할 수 있다.

상기 유전층 형성 단계(S74)에서, 상기 유전층을 상기 상부 투명 도전층 및 상기 상부 전극의 하면에 형성한다. 상기 유전층의 재료로 SiO₂ 또는 유기막과 같은 유전체를 사용할 수 있다.

본 발명에 따른 정전용량 방식의 터치스크린에서, 상기 유전층이 양단의 투명 도전층 사이에서 유전체 역할을 함으로써, 커패시터(capacitor)와 같은 물리소자로 구현될 수 있다. 따라서 상기 수학식 1에서처럼, 상기 유전층의 두께 d는 정전용량 C를 결정하는 중요한 변수가 될 수 있다. 본 발명의 일 실시 예에 따르면, 터치스크린을 슬림화하기 위해 스퍼터링 공정을 이용하여 상기 유전층을 직접 형성하기 때문에 두께를 얇게 할 수밖에 없다. 본 발명의 일 실시 예에 따르면, 상기 유전층으로 1 내지 2㎛의 유기막이 사용될 수 있다.

상기 하부 투명 도전층 형성 단계(S75)에서, 상기 하부 투명 도전층을 상기 유전층의 하면에 형성한다. 또한, 상기 하부 투명 도전층은 복수의 하부 투명 도전 패턴을 포함하고, 상기 하부 투명 도전 패턴은 복수의 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴을 포함한다. 즉, 상기 하부 투명 도전층은 복수의 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴이 상기 유전층의 하면에 제2 방향으로 제2 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 하부 투명 도전 패턴들을 복수 개 포함하고, 상기 복수의 하부 투명 도전 패턴들이 차례로 제1 간격을 두고 평행하게 배열된다. 여기에서 상기 상부 투명 도전 패턴의 양단은 상기 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴의 일부가 절단된 형태로 형성될 수 있다.

상기 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴의 형상은 다각형, 원형 등 다양한 형상으로 형성될 수 있다. 또한, 상기 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴의 형상은 동일할 수도 있다. 본 발명의 일 실시 예에 따르면, 상기 제3 단위 투명 도전 패턴은 육각형의 형상으로, 상기 제4 단위 투명 도전 패턴은 사각형의 형상을 하고 있으며, 상하측 변을 공통으로 하면서 교대로 번갈아 배열된다. 상기 상부 투명 도전 패턴들 사이의 간격인 d2는, 각각 하나의 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴으로 이루어진 단위 투명 도전 패턴의 제2 방향으로의 길이와 동일하고, 이를 제2 간격이라고 한다.

상기 하부 투명 도전층도 상기 상부 투명 도전층과 마찬가지로, ITO와 같이 투명하고 전도성이 뛰어난 재료로 형성될 수 있다. 본 발명의 일 실시 예에 따르면, 상기 유전층의 하면에 특정 패턴의 마스크를 덮은 후, ITO와 같은 투명한 전도성 재료를 스퍼터링 공정을 이용하여 상기 유전층의 하면에 상기 하부 투명 도전층을 직접 형성한다. 스퍼터링 공정을 이용하여 상기 하부 투명 도전층을 직접 형성함으로써, 선폭을 미세하게 구현할 수 있어서 보다 정밀하고 슬림한 터치스크린을 구현할 수 있다. 또한, 상기 하부 투명 도전층을 상기 유전층의 하면에 형성하는 방법으로 리소그라피 공정을 이용할 수도 있다.

상기 하부 전극 형성 단계(S76)에서, 상기 하부 전극을 상기 하부 투명 도전층의 가장자리 및 상기 유전층 하면에 형성한다. 상기 하부 전극은 상기 하부 투명 도전 패턴들에 전압을 인가할 수 있도록 상기 복수의 하부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 하부 전극 패턴들을 포함한다. 즉, 상기 하부 전극 패턴들의 일단은 상기 하부 투명 도전 패턴들의 일단과 일대일로 전기적으로 연결되고, 타단은 외부 회로와 연결하는 패드에 전기적으로 연결된다.

상기 하부 전극은 은으로 형성될 수 있으며, 이외에도 다양한 전도성 재료로 형성될 수 있다. 상기 상부 투명 도전층의 형성 방법과 마찬가지로, 상기 하부 전극을 형성 시, 마스크를 덮은 후, 은과 같은 전도성 재료를 스퍼터링 공정을 이용하여 상기 하부 투명 도전층의 가장자리 및 상기 유전층의 하면에 직접 형성하여 형성할 수 있다. 또한, 리소그라피 공정을 이용하여 상기 하부 전극을 형성할 수도 있다. 이렇게 상기 하부 전극을 상기 하부 투명 도전층의 가장자리 및 상기 유전층의 하면에 직접 형성함으로써 선폭을 미세하게 구현할 수 있어서 보다 정밀하고 슬림한 터치스크린을 구현할 수 있다.

상기 디스플레이 패널 접착 단계(S77)에서, 상기 디스플레이 패널은 상기 하부 투명 도전층 및 상기 하부 전극의 하면에 접착된다. 상기 디스플레이 패널이 상기 상/하부 투명 도전층 등으로 이루어진 터치 패널과 접착됨으로써, 입출력이 가능한 터치스크린이 형성된다. 상기 디스플레이 패널의 종류로는 LCD, OLED 등이 될 수 있다.

본 발명에 따른 터치스크린 제조방법에 의해, 상기 상부 투명 도전 패턴의 제2 단위 투명 도전 패턴과 상기 하부 투명 도전 패턴의 제4 단위 투명 도전 패턴이 상기 유전층을 사이에 두고 교차함으로써, 교차한 부분을 양단 전극으로 하고, 상기 유전층을 유전체로 하는 하나의 커패시터로 구현될 수 있다.

상기 교차한 부분은 상기 제2 단위 투명 도전 패턴과 상기 제4 단위 투명 도전 패턴 내에서만 형성될 수 있다. 상기 교차한 부분의 면적을 A라 하고, 상기 유전층의 두께를 d라고 하며, 상기 유전층의 유전율을 ε_r이라고 했을 때, 상기 교차한 부분에 해당하는 커패시터의 정전용량 C는 수학식 1과 같이 C=ε_o×ε_r×A／d가 된다.

본 발명의 일 실시 예에 따르면, 상기 유전층은 1 내지 2㎛ 두께의 유기막(ε_r=4.5 F/m)으로 형성되고, 상기 교차한 부분의 면적은 0.01 내지 0.04㎟가 될 수 있다. 따라서, 상기 실시 예에 따르면 정전용량 C는 약 2×10^-12 내지 16×10^-12 F이 될 것이다.

상기 유전층을 스퍼터링 공정에 의해 직접 형성하기 때문에 상기 유전층의 두께를 두껍게 형성하는 것은 시간적, 비용적 측면에서 유리하지 못하며, 터치스크린의 슬림화를 저해할 수 있기 때문에 얇게 형성해야 한다. 그러나, 터치스크린의 빠른 응답속도를 위해서는 정전용량 크기를 작게 해야되고, 결국 유전체의 유전율을 작게 하거나 전극의 면적을 작게 할 수밖에 없다. 즉, 상기 교차한 부분의 면적을 조절함으로써 적절한 정전용량 크기를 결정하고, 이로써 터치스크린의 빠른 응답 특성을 구현할 수 있다.

또한, 터치스크린의 응답특성(τ=R×C)을 결정하는 요소 중 하나로서, RC 등가 회로 상의 R에 해당하는 상기 커패시터에 연결되는 저항값을 조절함으로써 상기 터치스크린의 응답속도를 빠르게 할 수 있다. 본 발명의 일 실시 예에 따르면, 상기 교차한 부분에 의한 커패시터의 양단에 전기적으로 연결되는 상기 전극 패턴 및 그들 사이의 상기 상부 투명 도전 패턴 및 하부 투명 도전 패턴의 나머지 부분이 상기 RC 등가 회로 상의 저항으로서 역할을 한다. 따라서, 상기 전극 패턴 및 투명 도전 패턴으로 이루어진 저항의 크기를 작게 조절함으로써 터치스크린의 응답특성을 개선할 수 있다. 또한, 상기 RC 등가 회로 상의 저항체로서 상기 터치스크린 외부의 회로 상에 별도의 저항체를 연결함으로써 적절한 크기의 저항값을 설정할 수도 있다.

한편, 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

11: 상부 기판, 12: 상부 투명 도전층, 14: 유전층, 15: 하부 투명 도전층, 17: 디스플레이 패널

Claims

상부 기판;
상기 상부 기판의 하면에 형성되며, 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴이 상기 상부 기판의 하면에 제1 방향으로 제1 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 상부 투명 도전 패턴들을 복수 개 포함하고, 상기 복수의 상부 투명 도전 패턴들이 차례로 제2 간격을 두고 평행하게 배열되는 상부 투명 도전층;
상기 상부 투명 도전층의 가장자리에 형성되며, 상기 복수의 상부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 상부 전극 패턴들을 갖는 상부 전극;
상기 상부 투명 도전층 및 상기 상부 전극의 하면에 형성된 유전층;
상기 유전층의 하면에 형성되며, 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴이 상기 유전층의 하면에 제2 방향으로 제2 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 하부 투명 도전 패턴들을 복수 개 포함하고, 상기 복수의 하부 투명 도전 패턴들이 차례로 제1 간격을 두고 평행하게 배열되는 하부 투명 도전층;
상기 하부 투명 도전층의 가장자리에 형성되며, 상기 복수의 하부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 하부 전극 패턴들을 갖는 하부 전극; 및
상기 하부 투명 도전층 및 상기 하부 전극의 하면에 접착되는 디스플레이 패널을 포함하는 것을 특징으로 하는 터치스크린.
제1 항에 있어서,
상기 제1 방향 및 제2 방향은 직교하며, 상기 유전층을 사이에 두고 상기 제2 단위 투명 도전 패턴들 및 상기 제4 단위 투명 도전 패턴들이 일대일로 교차하도록 상기 상부 투명 도전층 및 하부 투명 도전층의 투명 도전 패턴들이 형성되는 것을 특징으로 하는 터치스크린.
제1 항에 있어서,
상기 유전층은 1 내지 2㎛ 두께의 유기막으로 형성되고, 상기 제2 단위 투명 도전 패턴 및 상기 제4 단위 투명 도전 패턴이 교차하는 부분의 면적은 0.01 내지 0.04㎟가 되도록 상기 상부 투명 도전층 및 하부 투명 도전층이 ITO로 형성되는 것을 특징으로 하는 터치스크린.
제1 항에 있어서,
상기 제2 단위 투명 도전 패턴 및 상기 제4 단위 투명 도전 패턴이 교차하는 부분에 전기적으로 연결되는 합성저항의 크기가 10 내지 80㏀인 것을 특징으로 하는 터치스크린
상부 기판을 형성하는 단계;
제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴이 상기 상부 기판의 하면에 제1 방향으로 제1 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 상부 투명 도전 패턴 복수 개를 제2 간격을 두고 차례로 평행하게 배열되는 상부 투명 도전층을 상기 상부 기판의 하면에 형성하는 단계;
상기 복수의 상부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 상부 전극 패턴들을 갖는 상부 전극을 상기 상부 투명 도전층의 가장자리에 형성하는 단계;
유전층을 상기 상부 투명 도전층 및 상기 상부 전극의 하면에 형성하는 단계;
제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴이 상기 유전층의 하면에 제2 방향으로 제2 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 하부 투명 도전 패턴 복수 개를 제1 간격을 두고 차례로 평행하게 배열되는 하부 투명 도전층을 상기 유전층의 하면에 형성하는 단계;
상기 복수의 하부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 하부 전극 패턴들을 갖는 하부 전극을 상기 하부 투명 도전층의 가장자리에 형성하는 단계; 및
상기 하부 투명 도전층 및 상기 하부 전극의 하면에 디스플레이 패널을 접착하는 단계를 포함하는 것을 특징으로 하는 터치스크린 제조방법.
제5 항에 있어서,
상기 제1 방향 및 제2 방향은 직교하며, 상기 유전층을 사이에 두고 상기 제2 단위 투명 도전 패턴들 및 상기 제4 단위 투명 도전 패턴들이 일대일로 교차하도록 상기 상부 투명 도전층 및 하부 투명 도전층의 투명 도전 패턴들을 형성하는 것을 특징으로 하는 터치스크린 제조방법.
제5 항에 있어서,
상기 유전층은 1 내지 2㎛ 두께의 유기막으로 형성하고, 상기 제2 단위 투명 도전 패턴 및 상기 제4 단위 투명 도전 패턴이 교차하는 부분의 면적은 0.01 내지 0.04㎟가 되도록 상기 상부 투명 도전층 및 하부 투명 도전층을 ITO로 형성하는 것을 특징으로 하는 터치스크린 제조방법.
제5 항에 있어서,
상기 제2 단위 투명 도전 패턴 및 상기 제4 단위 투명 도전 패턴이 교차하는 부분에 전기적으로 연결되는 합성저항의 크기가 10 내지 80㏀이 되도록 하는 것을 특징으로 하는 터치스크린 제조방법.