KR20120059791A - 다이싱 블레이드 - Google Patents

다이싱 블레이드 Download PDF

Info

Publication number
KR20120059791A
KR20120059791A KR1020100121235A KR20100121235A KR20120059791A KR 20120059791 A KR20120059791 A KR 20120059791A KR 1020100121235 A KR1020100121235 A KR 1020100121235A KR 20100121235 A KR20100121235 A KR 20100121235A KR 20120059791 A KR20120059791 A KR 20120059791A
Authority
KR
South Korea
Prior art keywords
blade
dicing
wafer
contact
dicing blade
Prior art date
Application number
KR1020100121235A
Other languages
English (en)
Inventor
우중범
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100121235A priority Critical patent/KR20120059791A/ko
Publication of KR20120059791A publication Critical patent/KR20120059791A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

본 발명의 다이싱 블레이드는, 자재의 제1면에 접촉하여 일직선으로 절단하는 제1 블레이드 및 제1 블레이드의 일 측면에 부착되고 상기 자재의 제2면에 접촉하여 경사각으로 절단하는 제2 블레이드를 포함한다.

Description

다이싱 블레이드{Dicing blade}
본 발명은 반도체 소자 제조에 관한 것으로서, 보다 상세하게는 다이싱 블레이드에 관한 것이다.
반도체 소자를 제조하는 공정에서 반도체 소자 제조시 적용되는 자재를 개별 단위로 분리하는 공정들이 복수의 공정 단계에서 진행되고 있다. 예를 들어, 패키징 공정을 진행하기 이전에 다수의 미세 패턴들을 웨이퍼 상에 제작하고, 제조된 웨이퍼를 개별 칩(chip) 단위로 분리하는 공정을 진행하고 있다. 웨이퍼를 개별 칩 단위로 분리하는 공정은 웨이퍼 쏘잉(sawing) 공정 또는 웨이퍼 다이싱(dicing) 공정으로 알려져 있다. 또한 개별 단위로 분리되어 몰딩(molding) 공정까지 완료된 패키지들을 분리하는 공정이 후속 단계에서 이루어지고 있다. 이러한 자재, 예를 들어 웨이퍼 또는 패키지를 포함하는 자재를 개별 칩 단위로 분리하는 공정은 일반적으로, 자재를 정렬하고, 자재를 관통하여 절단하는 단계를 포함하여 진행된다. 이하 웨이퍼를 개별 칩 단위로 분리하는 공정을 예로 들어 설명하기로 한다. 웨이퍼를 관통하여 절단하는 단계는 통상적으로 일직선(straight) 형상의 절삭날로 구성된 다이싱 블레이드(dicing blade)를 이용하여 진행되고 있다. 일직선 형상의 절삭날을 사용하여 웨이퍼를 개별 칩 단위로 분리하는 공정은, 다이싱 블레이드의 절삭날을 절단하고자 하는 웨이퍼 타겟의 스크라이브 레인에 접촉시켜 이동시키고, 이 때 발생되는 마찰에 의해 웨이퍼 타겟의 스크라이브 레인을 물리적으로 갈아내어 절단시키는 방법으로 수행하고 있다. 그런데 일직선 형상의 절삭날로 구성된 다이싱 블레이드를 사용하여 웨이퍼를 절단하면, 한 번의 절단 공정으로 웨이퍼를 절단하게 되며, 이렇게 형성된 칩의 사이즈의 크기가 커 유효 면적이 감소하는 문제가 있다. 또한 일직선 형상의 절삭날의 단일 구성으로 이루어진 다이싱 블레이드로는 웨이퍼 경사면(chamfer)을 가공하기가 어려운 점이 있다. 이에 웨이퍼의 경사면을 별도로 가공하는 챔퍼링(chamfering) 공정이 추가로 요구되어 공정 단계가 증가하는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 제조 공정에서 적용하고 있는 자재들을 개별 단위로 분리하는 공정에서 자재의 가장자리 부분의 가공시 일직선 가공 및 경사면 가공을 동시에 진행할 수 있는 다이싱 블레이드를 제공하는데 있다.
본 발명에 따른 다이싱 블레이드는, 자재의 제1면에 접촉하여 일직선으로 절단하는 제1 블레이드 및 상기 제1 블레이드의 일 측면에 부착되고 상기 자재의 제2면에 접촉하여 경사각으로 절단하는 제2 블레이드를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 블레이드 및 제2 블레이드는 일체형으로 형성된다.
상기 제1 블레이드는 상기 자재의 제1면에 접촉하는 제1 절삭날의 면이 이루는 각도가 90도로 이루어지고, 상기 제2 블레이드는 상기 자재의 제2면에 접촉하는 제2 절삭날의 면이 이루는 각도가 90도보다 작은 각도로 이루어진다.
상기 제2면은 상기 자재의 가장자리부의 경사면이다.
상기 제2 블레이드는 단면이 상부면이 평평한 메사(mesa) 형상으로 이루어지는 것이 바람직하다.
상기 제1 블레이드는 내부에 상기 제2 블레이드가 안치되는 홈(groove)을 더 포함하여 형성된다.
상기 자재는, 웨이퍼, 인쇄회로기판, 패키지, 금속기판 또는 반도체 제조용 테이프 가운데 하나인 것이 바람직하다.
본 발명에 따르면, 일직선 형상 및 경사면 형상으로 각각 디자인된 다이싱 블레이드를 결합한 1개의 다이싱 블레이드를 이용하여 칩의 개별화 공정 및 경사면 가공 공정을 동시에 진행할 수 있다. 이에 따라 24회 이상의 공정 단계가 요구되는 절단 시퀀스를 감소시켜 장비의 전체적인 단위 시간당 패키지 처리 속도를 향상시킬 수 있다.
도 1 내지 도 3은 본 발명의 다이싱 블레이드를 개략적으로 나타내보인 도면들이다.
도 4는 본 발명의 다이싱 블레이드를 이용한 웨이퍼 가공 공정을 설명하기 위해 나타내보인 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1 내지 도 3은 본 발명의 다이싱 블레이드를 개략적으로 나타내보인 도면이다. 특히 도 2는 도 1을 I-I' 방향으로 잘라내어 나타내보인 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 다이싱 블레이드(300)는 반도체 웨이퍼의 제1 면에 접촉하는 제1 블레이드(200) 및 반도체 웨이퍼의 제2 면에 접촉하는 제2 블레이드(100)를 포함하여 이루어진다. 여기서 제1 블레이드(200)는 접촉될 반도체 웨이퍼의 제1면과 평행하게 배치되고, 제2 블레이드(100)는 접촉될 반도체 웨이퍼의 제2 면에 평행하게 배치된다. 여기서 반도체 웨이퍼의 제1 면 및 제2 면은 서로 인접하여 위치한다. 본 발명에서는 바람직한 실시예로 반도체 웨이퍼에 적용하는 경우를 설명하고 있으나, 다이싱 블레이드(300)는 반도체 웨이퍼 뿐만 아니라, 반도체 제조시 이용하고 있는 자재에 적용할 수 있다. 예를 들어, 반도체 제조시 이용하는 자재인, 인쇄회로기판, 패키지, 금속기판 또는 반도체 제조용 테이프를 절단하기 위한 공정에 적용하여 사용할 수 있다.
도 1을 I-I' 방향으로 잘라내어 나타내보인 단면도인 도 2를 참조하면, 다이싱 블레이드(300)의 제1 블레이드(200)는 반도체 웨이퍼의 제1 표면에 접촉되는 제1 절삭날(205)이 반도체 웨이퍼와 수직을 이루어 접촉하게 된다. 그리고 다이싱 블레이드(300)의 제2 블레이드(100)는 반도체 웨이퍼의 제2 표면에 접촉되는 제2 절삭날(105)이 반도체 웨이퍼와 경사각을 이루어 접촉하게 된다. 즉, 제1 블레이드(200)는 반도체 웨이퍼의 제1 표면에 접촉하는 선단부의 면이 이루는 각도가 90도로 이루어지고, 제2 블레이드(100)는 반도체 웨이퍼의 제2 표면에 접촉하는 선단부의 면이 이루는 각도가 90도보다 작은 경사각으로 이루어진다. 여기서 제1 및 제2 블레이드(200, 100)는 평면 형상이 원형으로 이루어지며, 중심부에는 회전축에 의한 회전운동을 할 수 있도록 홀(hole, 110)이 배치되어 있다. 또한 제2 블레이드(100)의 단면은 도 2에 도시한 바와 같이, 상부면이 평평한 메사(mesa) 형상으로 이루어진다.
반도체 웨이퍼를 개별 칩으로 분리하는 공정에서 제1 블레이드(200)는 반도체 웨이퍼의 제1 표면에 접촉하는 선단부의 면이 이루는 각도가 90도로 이루어짐에 따라 일직선(straight)으로 절단시키는데 이용될 수 있고, 제2 블레이드(100)는 반도체 웨이퍼의 제2 표면에 접촉하는 선단부의 면이 이루는 각도가 90도보다 작은 경사각으로 이루어짐에 따라 반도체 웨이퍼 가장자리를 경사(chamfering) 가공하는데 이용될 수 있다. 이러한 제1 블레이드(200) 및 제2 블레이드(100)는 도 3에 도시한 바와 같이, 제2 블레이드(100)가 제1 블레이드(200)에 결합하여 일체형으로 형성되어 개별화 공정에 적용된다. 이를 위해 제1 블레이드(200)는 내부에 제2 블레이드(100)가 안치되는 홈(groove, 210)을 더 포함하여 형성되며 제1 두께(w)로 형성된다.
이러한 제1 블레이드(200) 및 제2 블레이드(100)의 일체형으로 이루어진 다이싱 블레이드(300)를 이용하여 웨이퍼를 개별 칩 단위로 분리하는 공정을 진행하면, 제1 블레이드(200)로는 웨이퍼를 일직선(straight) 형상으로 절단하면서 이와 동시에 제2 블레이드(100)로는 웨이퍼 경사면을 가공하는 공정을 동시에 진행할 수 있다. 구체적으로, 본 발명의 다이싱 블레이드를 이용한 웨이퍼 가공 공정을 나타내보인 도 4를 참조하면, 다이싱 블레이드(300)의 제1 블레이드(200)는 반도체 소자(400)의 제1 표면(405)에 접촉하는 선단부의 면이 이루는 각도(α1)가 90도로 이루면서 접촉하여 절단한다. 그리고 제1 블레이드(200)와 일체형으로 형성된 제2 블레이드(100)는 제1 블레이드(200)가 반도체 소자(400)의 제1 표면(405)에 접촉하는 것과 동시에 반도체 소자(400)의 제2 표면(410)에 접촉하며, 이 제2 표면(310)에 접촉하는 선단부의 면이 이루는 각도가 90도보다 작은 경사각으로 이루면서 접촉하여 반도체 소자(400)의 제2 표면(410)을 절단한다. 이에 따라 제1 블레이드(200)에 접촉되는 반도체 소자(200)의 제1 표면(405)은 일직선(straight) 형상으로 가공되고, 제2 블레이드(100)에 접촉되는 반도체 소자(200)의 제2 표면(410)은 경사면(taper) 형상으로 가공된다. 여기서 도 4의 제1 블레이드(200) 및 제2 블레이드(100)는 도 2의 'A'부분을 일부 확대하여 나타내었다.
종래의 일직선 형상의 블레이드 면의 단일 구성으로 이루어진 다이싱 블레이드로는 웨이퍼 경사면(chamfer)을 가공하기가 어려운 점이 있어 경사면을 별도로 가공하는 챔퍼링(chamfering) 공정이 추가로 요구됨에 따라 공정 단계가 증가하는 문제가 있었다. 이에 대해 본 발명에 따른 다이싱 블레이드는 일직선 형상의 제1 블레이드 및 경사면을 가지는 제2 블레이드가 일체형으로 구성됨에 따라 1개의 다이싱 블레이드를 이용하여 칩의 개별화 공정 및 경사면 가공 공정을 동시에 진행할 수 있다. 이에 따라 웨이퍼 가공 공정 단계를 절반 이하로 감소시킬 수 있다. 예를 들어 24회에 걸쳐 진행하는 쏘잉 공정(sawing sequence)을 5회로 감소시켜 진행할 수 있다. 또한 본 발명의 다이싱 블레이드는 경사면 가공 공정이 필요한 작업에 적용할 수 있다. 예를 들어, U-SD 카드를 형성하는 작업에 적용할 수 있다.
100: 제2 블레이드 105: 제2 블레이드 면
200: 제1 블레이드 205: 제1 블레이드 면
300: 다이싱 블레이드

Claims (8)

  1. 자재의 제1면에 접촉하여 일직선으로 절단하는 제1 블레이드 및 상기 제1 블레이드의 일 측면에 부착되고 상기 자재의 제2면에 접촉하여 경사각으로 절단하는 제2 블레이드를 포함하는 다이싱 블레이드.
  2. 제1항에 있어서,
    상기 제1 블레이드 및 제2 블레이드는 일체형으로 형성되는 다이싱 블레이드.
  3. 제1항에 있어서,
    상기 제1 블레이드는 상기 자재의 제1면에 접촉하는 제1 절삭날의 면이 이루는 각도가 90도로 이루어지는 다이싱 블레이드.
  4. 제1항에 있어서,
    상기 제2 블레이드는 상기 자재의 제2면에 접촉하는 제2 절삭날의 면이 이루는 각도가 90도보다 작은 각도로 이루어지는 다이싱 블레이드.
  5. 제1항에 있어서,
    상기 제2면은 상기 자재의 가장자리부의 경사면인 다이싱 블레이드.
  6. 제1항에 있어서,
    상기 제2 블레이드는 단면이 상부면이 평평한 메사(mesa) 형상으로 이루어진 다이싱 블레이드.
  7. 제1항에 있어서,
    상기 제1 블레이드는 내부에 상기 제2 블레이드가 안치되는 홈(groove)을 더 포함하여 형성된 다이싱 블레이드.
  8. 제1항에 있어서,
    상기 자재는, 웨이퍼, 인쇄회로기판, 패키지, 금속기판 또는 반도체 제조용 테이프 가운데 하나인 다이싱 블레이드.
KR1020100121235A 2010-12-01 2010-12-01 다이싱 블레이드 KR20120059791A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100121235A KR20120059791A (ko) 2010-12-01 2010-12-01 다이싱 블레이드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100121235A KR20120059791A (ko) 2010-12-01 2010-12-01 다이싱 블레이드

Publications (1)

Publication Number Publication Date
KR20120059791A true KR20120059791A (ko) 2012-06-11

Family

ID=46610868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100121235A KR20120059791A (ko) 2010-12-01 2010-12-01 다이싱 블레이드

Country Status (1)

Country Link
KR (1) KR20120059791A (ko)

Similar Documents

Publication Publication Date Title
US7554211B2 (en) Semiconductor wafer and manufacturing process for semiconductor device
US7648891B2 (en) Semiconductor chip shape alteration
JP5341087B2 (ja) 半導体デバイスの応力緩和
JP2009099681A (ja) 基板の個片化方法
US6744134B2 (en) Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
US20060223234A1 (en) Semiconductor-device manufacturing method
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US20110193200A1 (en) Semiconductor wafer chip scale package test flow and dicing process
JP2005252078A5 (ko)
KR102210294B1 (ko) 칩 정렬 방법
JP4495916B2 (ja) 半導体チップの製造方法
KR20090024627A (ko) 웨이퍼
JP6257291B2 (ja) パッケージ基板の加工方法
US7037753B2 (en) Non-planar surface for semiconductor chips
KR20120059791A (ko) 다이싱 블레이드
JP2010087193A (ja) 電子部品製造用の切削装置及び切削方法
JPS60154639A (ja) ダイシング方法及び装置
CN111430229B (zh) 切割方法
US20220059472A1 (en) Semiconductor substrate and method of sawing the same
US20050233549A1 (en) Multi-elevation singulation of device laminates in wafer scale and substrate processing
US20090155981A1 (en) Method and apparatus for singulating integrated circuit chips
US20140151879A1 (en) Stress-resilient chip structure and dicing process
JP2006086200A (ja) 半導体ウェハのダイシング方法
CN106158762A (zh) 电子封装件及其制法
JP5886522B2 (ja) ウェーハ生産方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination