KR20120048067A - 반도체 소자용 금속 범프 형성 방법 - Google Patents

반도체 소자용 금속 범프 형성 방법 Download PDF

Info

Publication number
KR20120048067A
KR20120048067A KR1020100109484A KR20100109484A KR20120048067A KR 20120048067 A KR20120048067 A KR 20120048067A KR 1020100109484 A KR1020100109484 A KR 1020100109484A KR 20100109484 A KR20100109484 A KR 20100109484A KR 20120048067 A KR20120048067 A KR 20120048067A
Authority
KR
South Korea
Prior art keywords
bump
metal
forming
metal material
semiconductor devices
Prior art date
Application number
KR1020100109484A
Other languages
English (en)
Inventor
신진수
이정우
Original Assignee
엘비세미콘 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘비세미콘 주식회사 filed Critical 엘비세미콘 주식회사
Priority to KR1020100109484A priority Critical patent/KR20120048067A/ko
Publication of KR20120048067A publication Critical patent/KR20120048067A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자용의 금속 범프를 형성하는 기법에 관한 것으로, 이를 위하여, 본 발명은, 플럭스를 코팅하기 전에 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질을 선택 제거하는 종래 방법과는 달리, 플럭스 코팅 공정과 리플로우 공정을 진행한 이후에 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질을 선택 제거함으로써, 플럭스 코팅과 리플로우로 인해 폴리머가 손상되는 것을 효과적으로 방지할 수 있으며, 리플로우 공정 및 세정 공정을 진행한 후 플럭스 잔류물 또는 다른 이물 등이 잔존하더라도 이후에 진행되는 범프 하부 금속 물질의 식각 공정시에 이를 동시에 제거할 수 있기 때문에 반도체 소자용 금속 범프의 제품 신뢰도를 더욱 증진시킬 수 있는 것이다.

Description

반도체 소자용 금속 범프 형성 방법{METHOD FOR FORMING METAL BUMP ON SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자용의 금속 범프(솔더 범프 또는 상호접속 범프)를 형성하는 기법에 관한 것으로, 더욱 상세하게는 플럭스 및 리플로우 공정에 의해 폴리머가 손상되는 것을 방지하는데 적합한 반도체 소자용 금속 범프 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자의 패키징을 위한 플립 칩(flip chip)을 본딩하기 위해서는 반도체 칩 상에 범프 전극(또는 금속 범프)을 형성해야 하는데, 이러한 범프 전극은 범프 하부 금속층(UBM : under bump metal)과 금속 범프로 이루어지는 구조를 갖는다.
도 1a 내지 1i는 종래 방법에 따라 반도체 소자용의 금속 범프를 형성하는 주요 과정을 도시한 공정 순서도이다.
도 1a를 참조하면, 실리콘웨이퍼 등과 같은 기판(102) 상에 형성된 칩 패드(104)의 상부 일부를 노출시키는 패턴으로 된 폴리머(106)를 형성한다.
다음에, 증착 공정을 실시함으로서, 일 예로서 도 1b에 도시된 바와 같이, 기판(102)의 전면에 복합 구조의 범프 하부 금속 물질(UBM)(108a)을 형성하고, 포토리소그라피 공정을 실시함으로써, 일 예로서 도 1c에 도시된 바와 같이, 범프 하부 금속 물질(108a)의 상부 일부를 선택적으로 노출시키는 포토레지스트 패턴(110)을 형성한다.
이어서, 도금 공정을 실시함으로써, 일 예로서 도 1d에 도시된 바와 같이, 상부가 노출된 범프 하부 금속 물질(108a) 상에 금속 범프 물질(112a)을 형성하고, PR 스트리핑 공정을 실시하여 포토레지스트 패턴(110)을 제거함으로써, 일 예로서 도 1e에 도시된 바와 같이, 범프 하부 금속 물질(108a)을 통해 칩 패드(104)와 연결되는 금속 범프 구조물(112b)을 완성한다.
다음에, 식각 공정을 실시함으로써, 일 예로서 도 1f에 도시된 바와 같이, 상부가 노출된 범프 하부 금속 물질, 즉 금속 범프 구조물(112b)의 하부 이외의 영역에 있는 범프 하부 금속 물질(108a)을 선택적으로 제거하여 범프 하부 금속층(108)을 형성한다.
다시, 코팅 공정 등을 실시함으로써, 일 예로서 도 1g에 도시된 바와 같이, 금속 범프 구조물(112b)이 형성된 기판(102)의 전면에 플럭스(flux)(114)를 코팅한다.
이어서, 리플로우 공정을 실시함으로써, 일 예로서 도 1h에 도시된 바와 같이, 금속 범프 구조물(112b)을 금속 범프(112)로 전환시키고, 다시 클리닝 공정을 실시함으로써, 일 예로서 도 1i에 도시된 바와 같이, 기판 상에 잔류하는 플럭스 잔류물 등을 제거하며, 이를 통해 기판(102)의 칩 패드(104) 상에 범프 하부 금속층(108)과 금속 범프(112)가 완성된다.
그러나, 플럭스를 코팅하기 전에 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질을 선택 제거하는 종래 방법은 플럭스 코팅 공정을 진행할 때 폴리머로 구성된 웨이퍼의 표면(상부가 노출된 표면)이 플럭스와 반응하게 됨으로써 바람직하지 않는 손상이 야기되는 문제점을 갖는다.
또한, 종래 방법은 리플로우 및 세정 공정 이후 불충분한 세정으로 인해 플럭스 잔류물 또는 다른 이물질이 잔존하는 경우 후속 공정에서의 2차적인 불량을 야기시킬 수 있다는 문제가 있다.
본 발명은, 일 관점에 따라, 폴리머를 통해 그 상부 일부가 노출되는 칩 패드를 갖는 기판 상에 범프 하부 금속 물질을 형성하는 과정과, 상기 칩 패드 상의 범프 하부 금속 물질의 상부 일부에 금속 범프 구조물을 선택 형성하는 과정과, 상기 기판의 전면에 플럭스를 코팅하는 과정과, 리플로우 공정을 실시하여 상기 금속 범프 구조물을 금속 범프로 전환시키는 과정과, 상기 금속 범프 이외의 영역에 있는 상부가 노출된 범프 하부 금속 물질을 제거하는 과정반도체 소자용 금속 범프 형성 방법을 제공한다.
본 발명은, 다른 관점에 따라, 폴리머를 통해 그 상부 일부가 노출되는 칩 패드를 갖는 기판 상에 복합 구조의 범프 하부 금속 물질을 형성하는 과정과, 상기 칩 패드 상의 범프 하부 금속 물질의 상부 일부에 금속 범프 구조물을 선택 형성하는 과정과, 상기 금속 범프 구조물 이외의 영역에 있는 상부가 노출된 범프 하부 금속 물질의 복합 구조의 일부 층을 선택 제거하는 과정과, 상기 기판의 전면에 플럭스를 코팅하는 과정과, 리플로우 공정을 실시하여 상기 금속 범프 구조물을 금속 범프로 전환시키는 과정과, 상기 금속 범프 이외의 영역에 있는 상부가 노출된 범프 하부 금속 물질의 복합 구조의 나머지 층을 제거하는 과정반도체 소자용 금속 범프 형성 방법을 제공한다.
본 발명은, 플럭스 코팅 공정과 리플로우 공정을 진행한 이후에 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질을 선택 제거하기 때문에 플럭스 코팅과 리플로우로 인해 폴리머가 손상되는 것을 효과적으로 방지할 수 있으며, 리플로우 공정 및 세정 공정을 진행한 후 플럭스 잔류물 또는 다른 이물 등이 잔존하더라도 이후에 진행되는 범프 하부 금속 물질의 식각 공정시에 이를 동시에 제거할 수 있기 때문에 반도체 소자용 금속 범프의 제품 신뢰도를 더욱 증진시킬 수 있다.
도 1a 내지 1i는 종래 방법에 따라 반도체 소자용의 금속 범프를 형성하는 주요 과정을 도시한 공정 순서도,
도 2a 내지 2h는 본 발명의 실시 예에 따라 반도체 소자용의 금속 범프를 형성하는 주요 과정을 도시한 공정 순서도.
본 발명의 기술요지는, 플럭스를 코팅하기 전에 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질을 선택 제거하는 종래 방법과는 달리, 플럭스 코팅 공정과 리플로우 공정을 진행한 이후에 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질을 선택 제거한다는 것으로, 본 발명은 이러한 기술적 수단을 통해 종래 방식에서의 문제점들을 효과적으로 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
도 2a 내지 2h는 본 발명의 실시 예에 따라 반도체 소자용의 금속 범프를 형성하는 주요 과정을 도시한 공정 순서도이다.
도 2a를 참조하면, 증착 및 식각 공정 등을 실시하여 그 상부에 칩 패드(204)가 형성된 실리콘웨이퍼 등과 같은 기판(202) 상에 칩 패드(204)의 상부 일부를 노출시키는 패턴으로 된 폴리머(206)를 형성한다.
다음에, 금속 물질 증착 공정을 실시함으로서, 일 예로서 도 2b에 도시된 바와 같이, 기판(202)의 전면에 박막의 범프 하부 금속 물질(UBM)(208a)을 형성하는데, 이러한 범프 하부 금속 물질(208a)은 Ti, TiW, Cu, Ni, Cr 중 적어도 두 물질 이상을 포함하는 복합 구조로 형성될 수 있다.
이어서, 포토리소그라피 공정(예컨대, 포토레지스트 물질 도포, 노광, 현상 등)을 실시함으로써, 일 예로서 도 2c에 도시된 바와 같이, 기판(202)의 상부에 범프 하부 금속 물질(208a)의 상부 일부를 선택적으로 노출(오픈)시키는 패턴, 즉 후속하는 공정을 통해 형성되어질 금속 범프 영역(A)을 정의하는 패턴으로 된 포토레지스트 패턴(210)을 형성한다.
다시, 전기 도금, 무전해 도금 등과 같은 도금 공정을 실시함으로써, 일 예로서 도 2d에 도시된 바와 같이, 금속 범프 영역(A)에 금속 범프 물질(212a)을 매립한다. 여기에서, 금속 범프 물질(212a)로는, 단일 금속, 이원계 합금(예컨대, SnAg, SnPb, SnCu 등), 삼원계 합금(예컨대, SnAgCu 등), 사원계 합금(예컨대, SnAgCuNi 등) 등이 이용될 수 있다.
이후, PR 스트리핑 공정 등을 실시하여 포토레지스트 패턴(210)을 제거함으로써, 일 예로서 도 2e에 도시된 바와 같이, 범프 하부 금속 물질(208a)을 통해 칩 패드(204)와 물리적으로 연결되는 금속 범프 구조물(212b)을 완성한다.
다음에, 코팅 공정 등을 실시함으로써, 일 예로서 도 2f에 도시된 바와 같이, 금속 범프 구조물(212b)이 형성된 기판(202)의 전면에 플럭스(flux)(214)를 코팅한다. 여기에서, 플럭스(214)를 코팅하는 것은 후속하는 리플로우 공정 중에 금속 범프가 재산화하는 것을 방지하고, 또한 젖음성(wetting)을 개선해 주기 위해서이다.
이어서, 리플로우 공정 및 클리닝 공정을 실시함으로써, 일 예로서 도 2g에 도시된 바와 같이, 금속 범프 구조물(212b)을 금속 범프(212)로 전환시킨다. 즉, 리플로우 공정을 통해 범프 내의 보이드를 제거하고, 클리닝 공정을 통해 기판 상에 잔류하는 플럭스 잔류물 등을 제거한다. 여기에서, 금속 범프(212)는, 예컨대 솔더 범프 또는 상호접속 범프로 정의될 수 있다.
마지막으로, 습식 식각 또는 건식 식각 공정 등을 실시함으로써, 일 예로서 도 2h에 도시된 바와 같이, 상부가 노출된 범프 하부 금속 물질, 즉 금속 범프(212)의 하부 이외의 영역에 있는 범프 하부 금속 물질(208a)을 선택적으로 제거한다. 즉, 이러한 일련의 과정을 통해 기판(202)의 칩 패드(204) 상에 범프 하부 금속층(208)과 금속 범프(212)가 완성된다.
즉, 본 발명은 플럭스를 코팅하기 전에 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질을 선택 제거하는 종래 방법과는 달리, 플럭스 코팅 공정과 리플로우 공정을 진행한 이후에 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질을 선택 제거함으로써, 플럭스 코팅과 리플로우로 인해 폴리머가 손상되는 것을 효과적으로 방지할 수 있다.
또한, 본 발명은 리플로우 공정 및 세정 공정을 진행한 후 플럭스 잔류물 또는 다른 이물 등이 잔존하더라도 이후에 진행되는 범프 하부 금속 물질의 식각 공정시에 이를 동시에 제거할 수 있기 때문에 반도체 소자용 금속 범프의 제품 신뢰도를 더욱 증진시킬 수 있다.
한편, 본 실시 예에서는 리플로우 및 클리닝 공정을 진행한 후 금속 범프의 하부 이외의 영역에 있는 범프 하부 금속 물질 모두를 선택 제거하는 것으로 하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 금속 범프 구조물을 형성한 후에 범프 하부 금속층의 복합 구조의 일부 층만을 선택 제거하고, 리플로우 및 클리닝 공정을 진행한 후에 잔류하는 범프 하부 금속층의 나머지 층을 제거하는 방식으로 금속 범프를 제조할 수도 있음은 물론이다. 예컨대, 범프 하부 금속층의 일부 층(M1)이 Ti 또는 TiW이고, 나머지 층(M2)이 Cu 또는 Ni이라고 가정할 때, 금속 범프 구조물을 형성한 후 M1을 제거하고, 이후 리플로우 및 클리닝 공정을 진행한 후에 M2를 제거할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
202 : 기판 204 : 칩 패드
206 : 폴리머 208 : 범프 하부 금속층
210 : 포토레지스트 패턴 212 : 금속 범프

Claims (14)

  1. 폴리머를 통해 그 상부 일부가 노출되는 칩 패드를 갖는 기판 상에 범프 하부 금속 물질을 형성하는 과정과,
    상기 칩 패드 상의 범프 하부 금속 물질의 상부 일부에 금속 범프 구조물을 선택 형성하는 과정과,
    상기 기판의 전면에 플럭스를 코팅하는 과정과,
    리플로우 공정을 실시하여 상기 금속 범프 구조물을 금속 범프로 전환시키는 과정과,
    상기 금속 범프 이외의 영역에 있는 상부가 노출된 범프 하부 금속 물질을 제거하는 과정
    반도체 소자용 금속 범프 형성 방법.
  2. 제 1 항에 있어서,
    상기 범프 하부 금속 물질은,
    Ti, TiW, Cu, Ni, Cr 중 적어도 두 물질 이상을 포함하는 복합 구조인
    반도체 소자용 금속 범프 형성 방법.
  3. 제 1 항에 있어서,
    상기 선택 형성하는 과정은,
    상기 기판 상에 상기 범프 하부 금속 물질의 상부 일부를 선택 노출시키는 포토레지스트 패턴을 형성하는 과정과,
    상기 범프 하부 금속 물질 상에 상기 금속 범프 구조물을 형성하는 과정과,
    상기 포토레지스트 패턴을 제거하는 과정
    을 포함하는 반도체 소자용 금속 범프 형성 방법.
  4. 제 3 항에 있어서,
    상기 금속 범프 구조물은,
    도금 공정을 통해 형성되는
    반도체 소자용 금속 범프 형성 방법.
  5. 제 4 항에 있어서,
    상기 도금 공정은,
    전기 도금 공정 또는 무전해 도금 공정 중 어느 하나인
    반도체 소자용 금속 범프 형성 방법.
  6. 제 1 항에 있어서,
    상기 방법은,
    상기 리플로우 공정을 실시한 후 클리닝 공정을 실시하는 과정
    을 더 포함하는 반도체 소자용 금속 범프 형성 방법.
  7. 제 1 항에 있어서,
    상기 상부가 노출된 범프 하부 금속 물질의 제거는,
    습식 식각 또는 건식 식각 공정으로 진행되는
    반도체 소자용 금속 범프 형성 방법.
  8. 폴리머를 통해 그 상부 일부가 노출되는 칩 패드를 갖는 기판 상에 복합 구조의 범프 하부 금속 물질을 형성하는 과정과,
    상기 칩 패드 상의 범프 하부 금속 물질의 상부 일부에 금속 범프 구조물을 선택 형성하는 과정과,
    상기 금속 범프 구조물 이외의 영역에 있는 상부가 노출된 범프 하부 금속 물질의 복합 구조의 일부 층을 선택 제거하는 과정과,
    상기 기판의 전면에 플럭스를 코팅하는 과정과,
    리플로우 공정을 실시하여 상기 금속 범프 구조물을 금속 범프로 전환시키는 과정과,
    상기 금속 범프 이외의 영역에 있는 상부가 노출된 범프 하부 금속 물질의 복합 구조의 나머지 층을 제거하는 과정
    반도체 소자용 금속 범프 형성 방법.
  9. 제 8 항에 있어서,
    상기 일부 층은 Ti, TiW, Cu, Ni, Cr 중 어느 하나이고, 상기 나머지 층은 Ti, TiW, Cu, Ni, Cr 중 다른 어느 하나인
    반도체 소자용 금속 범프 형성 방법.
  10. 제 8 항에 있어서,
    상기 선택 형성하는 과정은,
    상기 기판 상에 상기 범프 하부 금속 물질의 상부 일부를 선택 노출시키는 포토레지스트 패턴을 형성하는 과정과,
    상기 범프 하부 금속 물질 상에 상기 금속 범프 구조물을 형성하는 과정과,
    상기 포토레지스트 패턴을 제거하는 과정
    을 포함하는 반도체 소자용 금속 범프 형성 방법.
  11. 제 10 항에 있어서,
    상기 금속 범프 구조물은,
    도금 공정을 통해 형성되는
    반도체 소자용 금속 범프 형성 방법.
  12. 제 11 항에 있어서,
    상기 도금 공정은,
    전기 도금 공정 또는 무전해 도금 공정 중 어느 하나인
    반도체 소자용 금속 범프 형성 방법.
  13. 제 8 항에 있어서,
    상기 방법은,
    상기 리플로우 공정을 실시한 후 클리닝 공정을 실시하는 과정
    을 더 포함하는 반도체 소자용 금속 범프 형성 방법.
  14. 제 8 항에 있어서,
    상기 일부 층 및 나머지 층의 제거는,
    습식 식각 또는 건식 식각 공정으로 진행되는
    반도체 소자용 금속 범프 형성 방법.
KR1020100109484A 2010-11-05 2010-11-05 반도체 소자용 금속 범프 형성 방법 KR20120048067A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100109484A KR20120048067A (ko) 2010-11-05 2010-11-05 반도체 소자용 금속 범프 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109484A KR20120048067A (ko) 2010-11-05 2010-11-05 반도체 소자용 금속 범프 형성 방법

Publications (1)

Publication Number Publication Date
KR20120048067A true KR20120048067A (ko) 2012-05-15

Family

ID=46266476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109484A KR20120048067A (ko) 2010-11-05 2010-11-05 반도체 소자용 금속 범프 형성 방법

Country Status (1)

Country Link
KR (1) KR20120048067A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017978A (zh) * 2020-08-26 2020-12-01 颀中科技（苏州）有限公司 一种芯片金属凸块的成型方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017978A (zh) * 2020-08-26 2020-12-01 颀中科技（苏州）有限公司 一种芯片金属凸块的成型方法

Similar Documents

Publication Publication Date Title
US20240105654A1 (en) Method of making semiconductor device and semiconductor device
TWI659478B (zh) 具有相反輪廓銅柱的整合扇出結構及其形成方法
US9219016B2 (en) Structure design for 3DIC testing
US8735273B2 (en) Forming wafer-level chip scale package structures with reduced number of seed layers
US9947630B2 (en) Package with solder regions aligned to recesses
KR101218897B1 (ko) 금속 범프 구조들에서 ｕｂｍ 언더컷을 감소시키는 방법
US8546254B2 (en) Mechanisms for forming copper pillar bumps using patterned anodes
US8259464B2 (en) Wafer level package (WLP) device having bump assemblies including a barrier metal
US20130341800A1 (en) Integrated Circuit Packages and Methods for Forming the Same
US20120040524A1 (en) Process for making conductive post with footing profile
JP2010192478A (ja) 半導体装置の製造方法
KR101132825B1 (ko) 알루미늄이 함유되지 않은 솔더 범프 연결용 다이 영역 및 알루미늄이 함유되지 않은 와이어 본딩 용 테스트 구조를 포함하는 반도체 디바이스
US8501613B2 (en) UBM etching methods for eliminating undercut
TWI528479B (zh) 電性連接物的形成方法
KR20120048067A (ko) 반도체 소자용 금속 범프 형성 방법
TWI493637B (zh) 增進底膠附著力之凸塊製程
TW200418160A (en) Wafer surface processing
JP2016039358A (ja) フォトレジスト剥離方法
US20060276023A1 (en) Method for forming bumps
US9941176B2 (en) Selective solder bump formation on wafer
JP6385202B2 (ja) 半導体装置の製造方法
JP5852937B2 (ja) 半導体装置及びその製造方法
CN116598209A (zh) 一种凸点结构的制作方法和一种凸点结构
CN108288590B (zh) 凸块封装方法
KR20050005303A (ko) 플립 칩 솔더 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application