KR20120042428A - 커패시터 내장형 인쇄회로기판 - Google Patents

Abstract

본 발명은 커패시터 내장형 인쇄회로기판에 관련되며, 캐비티 또는 홈 부가 형성된 코어층, 상기 캐비티 또는 홈 부에 내장되며, 극성을 달리하는 제1 전극과 제2 전극이 각각 연결된 복수의 커패시터, 상기 금속코어층의 일면 또는 양면에 적층된 내층 절연층, 및 상기 제1 전극과 상기 제2 전극에 각각 연결되며, 상기 내층 절연층의 외면에 형성된 배선패턴을 포함한다.

Description

커패시터 내장형 인쇄회로기판{Printed circuit board with capacitor embedded therein}

본 발명은 커패시터 내장형 인쇄회로기판에 관한 것이다.

일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동으로 배선패턴을 형성한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하는 부품이다.

일반적으로 IC(Interated Circuit) 칩과 같은 능동소자, 커패시터과 같은 수동소자 등은 이러한 인쇄회로기판의 각 해당하는 회로에 표면 실장된다.

그러나, 이러한 표면 실장방법은 전자부품을 인쇄회로기판의 표면에만 실장하기 때문에, 부품의 크기를 현저히 줄이는 방법과 회로를 최적화하는 방법 등으로 고밀도화를 추진하고 있으나, 실장 후 전체 두께가 인쇄회로기판 및 전자부품의 두께의 합보다 작아질 수 없어 고밀도화에 어려움이 있었다. 또한, 전자부품과 인쇄회로기판 사이에 접속단자(패드 또는 범프)를 이용하여 전기적 접속이 이루어지는 바, 접속단자의 절단, 부식 등으로 인해 전기적 접속이 끊어지거나 오작동 되는 등의 문제점이 있었다.

따라서, 전자부품을 외부가 아닌 인쇄회로기판의 내부에 실장하고 빌드업(Build-up)층을 형성시켜 전기적 접속을 함으로써 소형화 및 고밀도화를 추구하고, 와이어 본딩이나 플립칩에 의한 실장방법에서 부품 연결시 발생하는 문제점을 개선하고자 하는 방법들이 소개되고 있다.

현재까지 알려진 일반적인 부품내장형 인쇄회로 기판에 있어서, 복수의 커패시터를 내장하는 인쇄회로기판은 코어층에 복수의 캐비티 또는 홈 부를 형성하고, 각각에 커패시터를 하나씩 내장하는 방식에 의해 제조되고 있다.

이러한 커패시터 내장형 인쇄회로기판은 코어층에 복수의 캐비티(cavity)나 홈 부를 형성해야되기 때문에 제조공정이 복잡하고 제조시간이 지연되는 문제점이 있었다. 또한, 커패시터에 형성된 2개의 전극이 각각 배선패턴과 연결되어야 하기 때문에 배선패턴이 복잡해지는 문제점이 있었다.

본 발명은 상술한 문제점을 해결하기 위해 창안된 것으로, 복수의 커패시터가 전극이 연결됨으로써 대용량의 커패시터를 구성하고, 하나의 캐비티나 홈 부에 상기 커패시터를 내장하여 복수의 커패시터를 내장하더라도 복수의 캐비티나 홈 부를 형성할 필요가 없는 커패시터 내장형 인쇄회로기판을 제안하는 것을 목적으로 한다.

본 발명은 커패시터 내장형 인쇄회로기판에 관련되며, 캐비티 또는 홈 부가 형성된 코어층, 상기 캐비티 또는 홈 부에 내장되며, 극성을 달리하는 제1 전극 및 제2 전극이 각각 연결된 복수의 커패시터, 상기 금속코어층의 일면 또는 양면에 적층된 내층 절연층, 및 상기 제1 전극과 상기 제2 전극에 각각 연결되며, 상기 내층 절연층의 외면에 형성된 배선패턴을 포함한다.

또한, 본 발명은 상기 배선패턴을 커버하는 보호층을 더 포함한다.

또한, 본 발명은 상기 배선패턴 상에 적층된 빌드업층을 더 포함한다.

또한, 본 발명의 상기 코어층은 방열성을 향상시키는 금속재료로 구성된 것을 특징으로 한다.

또한, 본 발명의 상기 복수의 커패시터는 단층구조로, 인접하는 상기 제1 전극 및 인접하는 상기 제2 전극 각각은 전도성 접착제에 의해 연결된 것을 특징으로 한다.

또한, 본 발명의 상기 복수의 커패시터는 다층구조로, 인접하는 상기 제1 전극 및 인접하는 상기 제2 전극 각각은 전도성 접착제에 의해 연결된 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명은 하나의 캐비티 또는 홈 부를 형성하여 복수의 커패시터를 내장할 수 있어 제조공정이 단순해진다.

또한, 본 발명은 코어층에 금속부재를 채용하여 방열성이 향상된다.

또한, 본 발명은 대용량의 커패시터를 채용할 필요가 없이 전극이 연결된 복수의 커패시터를 채용함으로써, 동일한 정전용량을 갖는 커패시터를 내장하기 위한 제조비용이 감소한다.

도 1 내지 도 3은 본 발명에 채용될 수 있는 전극이 연결된 복수의 커패시터를 간략하게 도시한 평면도 및 사시도이다.
도 4 내지 도 7은 본 발명에 따른 커패시터 내장형 인쇄회로기판을 간략하게 도시한 단면도이다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 1 내지 도 3은 본 발명에 채용될 수 있는 전극이 연결된 복수의 커패시터를 간략하게 도시한 평면도 및 사시도이다. 이하, 이를 참조하여 본 발명에 적용될 수 있는 커패시터에 대해 설명한다.

커패시터는 두 도체 사이의 공간에 전기장을 만드는 장치이다. 하나의 커패시터는 보통 두 개의 금속판으로 구성되어 있고, 그 사이에 유전체가 들어간다. 각 금속판의 표면과 유전체의 경계 부분에 전하가 비축되며, 양 표면에 모이는 전하량의 크기는 같지만 부호는 반대이다.

따라서, 하나의 금속판이 제1 전극(예를 들면 양전극)이 된다면, 다른 하나의 금속판은 제2 전극(예를 들면 음전극)이 된다.

커패시터의 전하량을 Q, 전위차를 V라고 하면 이때 정전용량 C는 "C=Q/V"로 정의된다. 그리고, 커패시터의 종류에 따라 일부 상이하나, 전극이 평판형 금속판으로 구성되는 경우 정전용량 C는 유전체의 유전율 및 금속판의 면적에 비례하고, 금속판의 거리에 반비례한다.

유전체는 고용량의 커패시터를 구현하기 위해서는 유전상수가 높은 유전체를 채용하는 것이 바람직하고, 예를 들면 에폭시 수지 또는 폴리이미드 등과 같은 플라스틱 수지 또는 세라믹으로 구성될 수 있다.

본 발명에 따른 인쇄회로기판에 내장되는 커패시터는 도 1 내지 도 3에 도시된 것과 같이, 복수의 커패시터가 극성을 달리하는 제1 전극과 제2 전극이 각각 연결된다. 그에 따라 복수의 커패시터는 병렬연결되며, 정전용량 C_t=C₁+C₂+C₃+…+C_n이 된다. 한편, 커패시터의 갯수는 선택적 사항으로 도 1 내지 도 3에 도시된 커패시터의 갯수는 예시에 불과하다.

도 1 및 도 2에 도시된 것과 같이, 본 발명에 따른 인쇄회로기판에 내장되는 커패시터(100)는 동일한 극성을 갖는 전극이 연결된다. 도시된 것과 같이 제1 커패시터(100-1), 제2 커패시터(100-2) 및 제3 커패시터(100-3)의 제1 전극(110-1 내지 110-3)들이 연결되고, 제2 전극(120-1 내지 120-3)들이 연결됨으로써 대용량의 커패시터가 형성된다. 정전용량은 C_t=C₁+C₂+C₃ 이 된다.

커패시터(100-1 내지 100-3)는 다양한 커패시터가 채용될 수 있으나, 보다 큰 정전용량을 확보할 수 있으며, 소형화가 가능한 다층 세라믹 커패시터(MLCC)로 구성되는 것이 바람직하다. 다층 세라믹 커패시터의 구성은 공지된 바 상세한 설명은 생략한다.

이때, 인접하는 커패시터의 동일한 극성을 갖는 전극은 전도성 접착제(A) 등에 의해 결합된다. 전도성 접착제는 전도성과 접착력을 갖는 모든 공지된 물질이 가능하며, 예를 들면 솔더 페이스트, 금속입자가 함침된 수지접착제 등이 채용될 수 있다. 솔더 페이스트는 납, 은, 구리 또는 이들의 합금이 일정한 점성을 갖도록 만든 물질로 경화될 때 인접하는 전극을 결합시킨다. 그리고, 금속입자가 함침된 수지접착제는 전도성이 좋은 은(Ag) 입자를 포함하는 것이 바람직하다.

그리고, 도 1 및 도 2에 도시된 것과 같이, 복수의 커패시터(100)는 단층구조로, 인접하는 제1 전극(110-1 내지 110-3)과 인접하는 제2 전극(120-1 내지 120-3) 각각은 전도성 접착제(A)에 의해 연결된다.

또한, 도 3에 도시된 것과 같이 복수의 커패시터는 다층구조를 가질 수도 있다. 다층구조를 갖더라도 동일한 극성을 갖는 전극이 서로 연결되기 때문에 대용량의 커패시터(100')가 구현된다.

도 3에서 1층에는 3개의 커패시터(100-1 내지 100-3)가 연결되어 있어며, 2층에는 1개의 커패시터(100-4)가 연결되어 있다. 이때, 적층수는 제한되지 않고, 동일한 층에 구성되는 커패시터의 갯수도 제한되지 않는다.

도 1 내지 도 3을 참조하여 설명한 동일한 극성을 갖는 전극이 연결된 복수의 커패시터는 인쇄회로기판에 내장될 때 본 발명에 따른 목적을 달성할 수 있다. 이는 도 4 내지 도 6을 참조하여 설명한다.

상술한 커패시터를 내장하는 인쇄회로기판은 종래에 복수의 커패시터를 내장하는 인쇄회로기판과 달리 하나의 캐비티 또는 홈 부를 필요로 하기 때문에 코어층의 구성이 단순해지며, 제조시간이 감소하고, 배선패턴의 단순해진다.

도 4에 도시된 것과 같이, 본 발명에 따른 인쇄회로기판은 캐비티(250)가 형성된 코어층(200), 캐비티(250)에 내장된 커패시터(100), 코어층(200)에 형성된 절연층(300), 절연층(300) 상에 형성된 배선패턴(400)을 포함한다.

코어층(200)는 인쇄회로기판의 기초를 이루며, 외형을 결정하고 인쇄회로기판의 두께를 결정하고, 강성을 향상시킨다. 코어층(200)은 페놀 수지, 에폭시 수지, 이미드 수지 등으로 구성된 절연층, 보강재를 포함하는 절연층인 프리프레그 또는 금속부재로 구성된다.

이때, 코어층(200)이 금속부재로 구성되면 수지코어층과 달리 열전달 효율이 높기 때문에 전자부품을 내장함에 있어서, 방열특성이 뛰어난 장점을 갖는다. 마그네슘(Mg), 티타늄(Ti), 하프늄(Hf), 아연(Zn) 등 다양한 금속으로 구성될 수 있으나, 알루미늄 또는 알루미늄 합금으로 구성되는 것이 바람직하다. 알루미늄은 경량 소재이므로 방열기판 전체의 무게를 감소시킬 수 있다.

코어층(200)에는 상술한 커패시터(100)를 내장하기 위한 캐비티(250)가 형성된다. 이러한 캐비티(250)는 코어층(200)에 드릴링공정, 레이저 가공, 또는 에칭공정을 수행하여 형성된다.

코어층(200)이 금속코어층으로 구성되는 경우 커패시터(100)의 전극과 금속코어층이 단락이 되지 않도록 캐비티(250)의 내벽에 절연막을 형성하는 것이 바람직하다.

커패시터(100)을 내장하는 코어층(200)의 양면에는 내층 절연층(300)이 적층된다. 인쇄회로기판이 다층으로 구성되는 경우 다른 절연층과의 구별을 위해 본 명세서에서 코어층(200)과 접촉하는 절연층을 '내층 절연층'으로 지칭한다.

이러한 내층 절연층(300)은 페놀 수지, 에폭시 수지, 이미드 수지 등으로 구성된 수지층 또는 보강재를 포함하는 수지층인 프리프레그가 채용될 수 있다.

도 4에 도시된 것과 같이 내층 절연층(300)이 코어층(200)의 양면에 형성되는 경우 하부 내층 절연층(310)에 캐비티(250)가 형성된 코어층(200)을 적층한 후 캐비티(250)에 커패시터(100)를 실장하고, 상부 내층 절연층(320)을 적층하는 방식으로 제조될 수 있다.

이때, 인쇄회로기판을 제조하는 과정에서 전자부품이 이동하거나 손상되는 것을 방지하기 위해 접착제를 사용하여 커패시터(100)를 하부 내층 절연층(310)에 고정한 후 후속 공정을 진행할 수 있다. 좀 더 구체적으로 검토하면, 하부 내층 절연층(310)에 캐비티(250)가 형성된 코어층(200)을 적층한 후 캐비티(250)의 바닥면에 수지접착제에 의해 접착층을 형성하고 커패시터(100)의 밑면이 접착층에 의해 접착하도록 캐비티(250)에 내장한다.

내층 절연층(300)의 외면에는 배선패턴(400)이 형성된다. 도 4에 도시된 것과 같이 양면에 형성되거나, 일면(도 1에서 상부 내층 절연층)에만 형성될 수 있다. 배선패턴(400)은 신호를 전달하는 신호패턴, 전원이 인가되는 전원패턴 및 그라운드 패턴을 포함할 수 있다.

이러한 배선패턴(400)은 커패시터와 연결되는데, 종래의 인쇄회로기판은 복수의 커패시터를 내장함에 있어서, 각각의 커패시터와 연결되는 배선패턴을 별도로 형성해야되는 문제점이 있었다. 이를 위해, 관통홀을 형성하는 공정을 비롯하여 복잡한 제조공정이 요구되고, 다수의 배선패턴을 형성해야되기 때문에 인접하는 배선패턴 사이의 단락문제도 발생하였다.

본 발명에 따른 인쇄회로기판에 내장된 복수의 커패시터는 전극이 연결된 구조이기 때문에 3개의 커패시터를 내장하더라도 각각에 연결되는 배선패턴을 형성할 필요가 없이 하나의 커패시터에만 연결되더라도 합성정전용량이 제공된다.

도 4에 도시된 것과 같이 배선패턴(400)은 복수개의 커패시터 중에서 하나의 커패시터에 연결된다. 배선패턴(400)은 통상적인 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브(Subtractive)법 등을 이용하여 형성할 수 있다.

배선패턴(400)은 커패시터와 통전되는 제1 비아(v1)를 포함하여 정의되는데, 제1 비아(v1)는 YAG 레이저 또는 CO₂ 레이저 등을 이용하여 내층 절연층(300)에 관통홀을 형성한 후, 상술한 공정에 의해 관통홀의 내벽에 도금층을 형성함으로써 형성된다.

종래에는 3개의 커패시터를 내장하는 경우 커패시터의 제1 전극과 배선패턴을 연결하기 위해 3개의 제1 비아가 필요했으나, 본 발명은 도 4에 도시된 것과 같이 3개의 커패시터가 전극이 연결되었기 때문에 3개의 제1 전극(110-1 내지 110-3) 중 어느 하나와 연결되는 하나의 제1 비아(v1)를 통해 동일한 효과를 얻을 수 있다.

도 4에 도시된 것과 같이 비아를 통해 연결될 수 있을 뿐만 아니라, 도 5에 도시된 것과 같이, 솔더볼 또는 솔더범프를 통해서도 커패시터(100)와 배선패턴(400')이 연결될 수도 있다.

솔더볼이나 솔더범프를 통해 커패시터(100)와 배선패턴(400')이 연결되는 경우 코어층(200)의 하측에 배치된 내층 절연층(310)에 형성된 배선패턴(400')과 연결된다.

이러한 인쇄회로기판은 배선패턴(400')이 형성된 하부 내층 절연층(310)을 준비하고 커패시터(100)와 접속되는 접속패드(410)에 솔더볼 또는 솔더범프를 형성한 후 리플로우 공정을 거쳐 하부 내층 절연층(310)에 커패시터(100)를 실장한다. 그 후, 캐비티(250)가 형성된 코어층(200)을 하부 내층 절연층(310)에 적층하고, 상부 내층 절연층(320)을 적층한다. 반경화 상태의 상부 내층 절연층(320)이 적층되면 캐비티(250)와 커패시터(100) 사이의 빈공간이 상부 내층 절연층(320)으로 충진될 수도 있다.

한편, 상부 내층 절연층(320)에도 배선패턴이 형성될 수 있음은 물론이며, 도 4를 참조하여 설명한 공정에 의해 형성될 수 있다.

그리고, 하부 내층 절연층(310)과 상부 내층 절연층(320) 각각에 형성된 배선패턴(400) 또한 연결될 수 있다. 도 4 및 도 5에 도시된 것과 같이, 코어층(200)의 외면에도 배선패턴이 형성된 경우 내층 절연층(300)을 관통하는 비아와 코어층(200)을 관통하는 비아를 통해 하부 내층 절연층(310)과 상부 내층 절연층(320) 각각에 형성된 배선패턴(400)이 연결될 수 있고, 코어층(200)의 외면에 배선패턴이 형성되지 않는 경우 내층 절연층(300)과 코어층(200)을 동시에 관통하는 비아를 통해 하부 내층 절연층(310)과 상부 내층 절연층(320) 각각에 형성된 배선패턴(400)이 연결될 수 있다.

그리고, 본 발명에 따른 인쇄회로기판은 도 4 및 도 5에 도시된 것과 같이, 배선패턴(400)을 커버하는 보호층(500)을 더 포함할 수 있다. 외부에 노출된 배선패턴(400)에 이물질이 접촉되거나 물리적 손상이 일어나 배선의 단락, 오접속의 문제가 발생할 수 있다. 특히, 전자소자를 실장하는 경우 솔더가 원하지 않는 영역에 접속하는 경우가 발생할 수 있다. 보호층(500)은 이러한 문제점을 해결하기 위해 배선패턴(400)을 커버하도록 형성된다.

보호층(500)은 솔더레지스트가 채용될 수 있는데, 스크린 인쇄법, 롤러 코팅법, 커튼 코팅법, 스프레이 코팅법 중 어느 하나에 의해 형성될 수 있다. 보호층(500)은 솔더가 용해되는 온도에 충분히 견디는 내열성 수지로 구성된다.

배선패턴(400)이 패드부를 포함하는 경우 보호층(500)은 패드부를 노출시키는 개구부를 포함하도록 형성된다.

또한, 도 6에 도시된 것과 같이 배선패턴(400) 상에 적층된 빌드업층(600)을 더 포함할 수 있다. 빌드업층(600)을 포함하는 인쇄회로기판은 다층 인쇄회로기판이 된다.

빌드업층(600)은 배선패턴(400) 상에 절연층(610)을 적층한 후 도금과 인쇄방법 등으로 또 다른 배선패턴(620)을 형성하는 공정을 반복하여 제조한다. 더욱 상세히 살펴보면, 별도의 절연소재를 적층하고 YAG 레이저 또는 CO₂레이저를 이용하여 비아홀을 형성한 후, SAP(Semi-Additive Process) 또는 MSAP(Modified Semi-Additive Process) 등을 수행하여 비아를 포함한 배선패턴을 형성함으로써 완성할 수 있다.

한편, 도 6에는 빌드업층(600)이 코어층(200)의 양측에 모두 형성되어있지만 반드시 양면에 모두 형성되어야 하는 것은 아니고, 어느 한면에만 빌드업층이 형성되어도 본 발명의 권리범위에 포함되는 것은 물론이다.

그리고, 도 6에는 인쇄회로기판의 양면에 1층의 절연층(610)과 1층의 배선패턴(620)을 포함하는 빌드업층(600)이 도시되어 있으나, 이는 하나의 예시에 불과하고 적층수는 변경되어 실시될 수 있다.

그리고, 빌드업층(600)을 더 포함하는 경우 보호층(500)은 최외층 배선패턴(620)을 커버하도록 형성된다.

그리고 본 발명의 또 다른 실시예에 따른 인쇄회로기판은 도 7에 도시된 것과 같이 캐비티(250)와 대등적인 홈 부(250')가 형성된 코어층(200)이 채용된다. 이하, 이를 참조하여 본 발명에 따른 커패시터 내장형 인쇄회로기판(이하, 인쇄회로기판)을 설명한다. 다만, 도 1 내지 도 6을 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.

본 실시예에 따른 인쇄회로기판은, 도 7에 도시된 것과 같이 코어층(200)에 커패시터를 내장하는 홈 부(250')가 형성된다.

그리고, 코어층(200)에 내층 절연층(300)이 적층된다. 도 7에는 코어층(200)의 일면에 내층 절연층(300)이 적층되어 있으나, 도 3 내지 도 5와 같이 코어층(200)의 양면에 적층될 수도 있다.

본 실시예에 따른 인쇄회로기판은 코어층(200)에 형성된 홈 부(250')의 바닥면에 커패시터(100)이 실장될 수 있기 때문에 커패시터(100)가 안정되게 실장될 수 있고, 금속코어층이 채용되는 경우 커패시터와 접촉면적이 증가하기 때문에 방열성이 향상된다. 한편, 금속코어층이 채용되는 경우 홈 부의 내벽에 절연막이 형성되는 것이 바람직하다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

100 : 커패시터 200, 200' : 코어층
250 : 캐비티 250' : 홈 부
300 : 절연층 400, 400' : 배선패턴
410 : 접속패드 500 : 보호층
600 : 빌드업층 v1 : 제1 비아

Claims (6)

1. 캐비티 또는 홈 부가 형성된 코어층;
   상기 캐비티 또는 홈 부에 내장되며, 극성을 달리하는 제1 전극 및 제2 전극이 각각 연결된 복수의 커패시터;
   상기 금속코어층의 일면 또는 양면에 적층된 내층 절연층; 및
   상기 제1 전극과 상기 제2 전극에 각각 연결되며, 상기 내층 절연층의 외면에 형성된 배선패턴;
   을 포함하는 커패시터 내장형 인쇄회로기판.
   
2. 청구항 1에 있어서,
   상기 배선패턴을 커버하는 보호층을 더 포함하는 커패시터 내장형 인쇄회로기판.
   
3. 청구항 1에 있어서,
   상기 배선패턴 상에 적층된 빌드업층을 더 포함하는 커패시터 내장형 인쇄회로기판.
   
4. 청구항 1에 있어서,
   상기 코어층은 방열성을 향상시키는 금속재료로 구성된 것을 특징으로 하는 커패시터 내장형 인쇄회로기판.
   
5. 청구항 1에 있어서,
   상기 복수의 커패시터는 단층구조로, 인접하는 상기 제1 전극 및 인접하는 상기 제2 전극 각각은 전도성 접착제에 의해 연결된 것을 특징으로 하는 커패시터 내장형 인쇄회로기판.
   
6. 청구항 1에 있어서,
   상기 복수의 커패시터는 다층구조로, 인접하는 상기 제1 전극 및 인접하는 상기 제2 전극 각각은 전도성 접착제에 의해 연결된 것을 특징으로 하는 커패시터 내장형 인쇄회로기판.

Images