KR20120040855A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20120040855A
KR20120040855A KR1020100102333A KR20100102333A KR20120040855A KR 20120040855 A KR20120040855 A KR 20120040855A KR 1020100102333 A KR1020100102333 A KR 1020100102333A KR 20100102333 A KR20100102333 A KR 20100102333A KR 20120040855 A KR20120040855 A KR 20120040855A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting device
electrode layer
Prior art date
Application number
KR1020100102333A
Other languages
English (en)
Other versions
KR101663192B1 (ko
Inventor
이상열
정환희
문지형
최광기
송준오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100102333A priority Critical patent/KR101663192B1/ko
Publication of KR20120040855A publication Critical patent/KR20120040855A/ko
Application granted granted Critical
Publication of KR101663192B1 publication Critical patent/KR101663192B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층된 발광 구조물, 상기 발광 구조물 아래의 상기 제2 도전형 반도체층과 접하는 제2 전극층, 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 상기 제2 전극층 아래의 제1 전극층, 상기 제1 전극층, 상기 제2 도전형 반도체층, 및 상기 활성층 각각과 상기 제1 도전형 전극 사이의 절연층, 및 상기 발광 구조물 상의 재흡수 방지층을 포함한다.

Description

발광 소자{A light emitting device}
본 발명은 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
실시예는 발광 효율을 개선할 수 있는 발광 소자, 그 제조 방법 및 발광 소자 패키지를 제공한다.
실시예에 따른 발광 소자는 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층된 발광 구조물, 상기 발광 구조물 아래의 상기 제2 도전형 반도체층과 접하는 제2 전극층, 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 상기 제2 전극층 아래의 제1 전극층, 상기 제1 전극층, 상기 제2 도전형 반도체층, 및 상기 활성층 각각과 상기 제1 도전형 전극 사이의 절연층, 및 상기 발광 구조물 상의 재흡수 방지층을 포함한다.
상기 제1 전극층은 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 적어도 하나의 접촉 전극을 가질 수 있다. 상기 재흡수 방지층은 상기 적어도 하나의 접촉 전극과 오버랩될 수 있다.
실시 예는 발광 효율을 개선할 수 있다.
도 1은 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 2는 다른 실시예에 따른 발광 소자를 나타낸다.
도 3 내지 도 8은 실시예에 따른 발광 소자의 제조 방법을 나타낸다.
도 9 및 도 10은 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 11은 실시예에 따른 발광 소자 패키지를 나타낸다.
도 12a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 12b는 도 12a에 도시된 표시 장치의 광원 부분의 단면도이다.
도 13은 실시예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지에 대하여 설명한다.
도 1은 실시예에 따른 발광 소자를 나타내는 단면도이다. 도 1을 참조하면, 발광 소자(100)는 지지 기판(110), 제1 전극층(115), 제2 전극층(120), 발광 구조물(130), 절연층(140), 재흡수 방지층(150), 보호층(170), 및 제1 전극 패드(190)를 포함한다. 발광 소자(100)는 복수의 화합물 반도체층 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.
지지 기판(110)은 전도성 기판 또는 절연 기판일 수 있으며, 발광 구조물(130)을 지지한다. 예를 들어, 지지 기판(110)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC,SiGe), 및 전도성 시트 중 적어도 하나를 포함할 수 있다.
제1 전극층(115)은 지지 기판(110) 상에 형성된다. 예컨대, 제1 전극층(115)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다. 또한 제1 전극층(115)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다. 예컨대, 제1 전극층(115)은 상기 금속과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다. 제1 전극층(115)이 오믹 역할을 수행할 경우, 오믹층은 형성하지 않을 수 있다.
제2 전극층(120)은 제1 전극층(115) 상에 형성되며, 절연층(140)은 제2 전극층(120)과 제1 전극층(115) 사이에 형성되어 제1 전극층(115)과 제2 전극층(120)을 전기적으로 절연시킨다.
제2 전극층(120)은 오믹층/반사층/본딩층의 구조이거나, 반사층(오믹 포함)/본딩층의 구조로 적층될 수 있으며, 이에 대해 한정하지는 않는다. 예컨대, 제2 전극층(120)은 절연층(140) 상에 반사층(122) 및 오믹층(124)이 순차로 적층된 형태일 수 있다.
반사층(122)은 오믹층(124)의 아래에 접촉되며, 50% 이상의 반사물질로 형성될 수 있다. 반사층(122)은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예컨대, 반사층(122)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 반사층(122)을 발광 구조물과 오믹 접촉하는 물질로 형성할 경우, 오믹층(124)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
오믹층(124)은 투광성 전도층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(124)은 제2 도전형 반도체층(132)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
발광 구조물(130)은 제2 전극층(120) 상에 형성된다. 발광 구조물(130)은 제2 도전형 반도체층(132), 활성층(134), 및 제1 도전형 반도체층(136)이 순차로 적층된 형태일 수 있다. 즉 제2 도전형 반도체층(132)은 오믹층(125)의 상부 면과 오믹 접촉하도록 오믹층(125) 상에 형성될 수 있다.
제2 도전형 반도체층(132)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제2 도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트일 수 있다. 제2 도전형 반도체층(132)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(134)은 제2 도전형 반도체층(132) 상에 형성되며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(134)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN 우물층/GaN 장벽층 또는 InGaN 우물층/AlGaN 장벽층으로 형성될 수 있다.
활성층(134)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(134)과 제1 도전형 반도체층(136) 사이 또는 활성층(120)과 제2 도전형 반도체층(132) 사이에는 도전형 클래드층이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.
제1 도전형 반도체층(136)은 활성층(134) 상에 형성되며, 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 제1 도전형 반도체층(136)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 제1 도전형 반도체층(136)의 상면은 광 추출 효율을 위해 러프니스(roughness, 160) 또는 패턴이 형성될 수 있다.
제1 전극층(115)은 제2 전극층(120), 제2 도전형 반도체층(132), 및 활성층(134)을 수직 방향으로 관통하여 제1 도전형 반도체층(136)과 접촉한다. 예컨대, 제1 전극층(115)은 상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 제1 도전형 반도체층에 접하도록 분기하는 적어도 하나의 접촉 전극(116)을 갖는다. 즉 제1 전극층(115)은 지지 기판(110)과 접하는 하부 전극층과 하부 전극층으로부터 분기하여 제1 도전형 반도체층(136)에 전기적으로 접촉하는 적어도 하나의 접촉 전극(116)을 갖는다. 예컨대, 접촉 전극(116)은 제1 도전형 반도체층(136) 내부에 적어도 하나가 배치될 수 있다.
이때 제1 전극층(115)의 접촉 전극(116)은 복수 개가 서로 이격되어 형성될 수 있으며, 복수 개인 경우 제1 도전형 반도층(136)에 전류 공급을 원활하게 수행할 수 있다. 또한 접촉 전극(115)의 상면은 제1 도전형 반도체층(136)의 상면보다 아래에 위치한다.
접촉 전극(116)은 방사형 패턴, 십자형 패턴, 라인형 패턴, 곡선형 패턴, 루프 패턴, 고리 패턴, 및 링 패턴 중 적어도 하나의 패턴일 수 있으나, 이에 한정되는 것은 아니다.
절연층(140)은 제1 전극층(115)과 다른 층 사이를 절연시킨다. 즉 절연층(140)은 제1 전극층(115)과 제2 전극층(120) 사이에 위치하여 제1 전극층과 제2 전극층을 전기적으로 절연시킨다. 즉 절연층(140) 제1 전극층(115)과 반사층(122) 사이에 형성될 수 있다.
또한 절연층(140)의 외측부(141)는 접촉 접극(116)과 제2 전극층(120) 사이, 접촉 전극(116)과 제2 도전형 반도체층(132) 사이, 및 접촉 전극(116)과 활성층(134) 사이에 형성되어 접촉 전극(116)을 다른 층들(120,132,134)로부터 전기적 절연시킨다.
절연층(140)의 외측부(141)는 접촉 전극(116)의 상면을 제외한 둘레에 형성되어, 다른 층들(120,132,134)과의 전기적인 쇼트를 차단하게 된다. 또한 절연층(140)은 발광 구조물(130)의 둘레에도 배치되어 발광 구조물의 층간 쇼트를 방지할 수 있다.
재흡수 방지층(150)은 제1 도전형 반도체층(136) 상에 형성된다. 재흡수 방지층(150)은 발광 소자(100)로부터 방출되는 빛이 재흡수되는 것을 방지함으로써 발광 소자(100)의 광 효율을 개선할 수 있다.
재흡수 방지층(150)은 제1 도전형 반도체층(136)의 일 영역 상에 배치되도록 패터닝되며, 발광 구조로부터의 광 추출와 재흡수 방지를 위한 반사의 상관 관계를 고려하여 패터닝될 수 있다.
재흡수 방지층(150)은 반사 특성을 위하여 Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al, 및 이들의 합금 또는 고용체로부터 선택되는 적어도 하나로 이루어질 수 있다. 재흡수 방지층(150)은 접촉 전극(116)과 수직 방향으로 오버랩될 수 있다.
오믹층(124) 또는/및 반사층(122)의 일측 영역은 개방될 수 있으며, 제1 전극 패드(190)는 개방된 일측 영역(P1) 상에 형성된다. 제1 전극 패드(190)는 전극 형태일 수 있다. 그리고 개방된 일측 영역(P1)에 인접하는 발광 구조물(130)의 측면에는 보호층(170)이 형성될 수 있으며, 보호층(170)은 발광 구조물(130)과 전극 패드(190) 사이의 전기적인 쇼트를 방지할 수 있다.
도 2는 다른 실시예에 따른 발광 소자(200)를 나타낸다. 도 2를 참조하면, 발광 소자(200)는 지지 기판(110), 제1 전극층(115), 제2 전극층(105), 발광 구조물(130), 절연층(140), 재흡수 방지층(150), 보호층(170), 제1 전극 패드(210), 및 제2 전극 패드(220)를 포함한다. 도 1에 개시된 실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며, 중복 설명은 생략하기로 한다.
제1 전극층(115)의 일 측은 발광 구조물(130)로부터 외부에 개방되며, 개방되는 영역(P2)에 제1 전극 패드(210)가 형성된다. 제1 전극 패드(210)는 1개 또는 복수 개가 서로 이격되게 배치될 수 있다.
제2 전극층(120)은 일 측, 예컨대, 오믹층(124) 또는/및 반사층(122)의 일 측은 발광 구조물(130)로부터 외부에 개방되며, 개방되는 영역(P1)에 제2 전극 패드(220)가 형성된다. 이때 개방 영역(P1)은 하나 또는 복수 개 일 수 있으며, 복수의 제2 전극 패드(220)를 구비할 수 있다.
발광 구조물(130)의 둘레는 보호층(170)이 배치될 수 있으며, 예컨대, 보호층(170)은 적어도 제2 도전형 반도체층(132) 및 활성층(134)의 측면을 덮을 수 있다. 보호층(170)은 제1 전극 패드(210) 및 제2 전극 패드(220)와 발광 구조물(130) 사이의 전기적 쇼트를 방지하여 층간 쇼트를 방지할 수 있다.
도 2에 도시된 실시 예는 제1 전극 패드(210)와 제2 전극 패드(220)를 칩 외 측에 배치함으로써, 전극 패드들(210,220)에 대한 와이어 본딩이 간편할 수 있다. 또한 제1 도전형 반도체층(136)의 상면 크기를 감소시키지 않아 광 추출 효율을 개선시켜 줄 수 있다. 또한 칩 하부를 통해 제1 극성 및 제2 극성의 전원을 공급할 수 있어, 새로운 전류 경로를 갖는 발광 소자를 제공할 수 있다.
도 3 내지 도 8은 실시예에 따른 발광 소자의 제조 방법을 나타낸다. 도 3을 참조하면, 성장 기판(310) 상에 발광 구조물(130)을 성장시킨다. 성장 기판(310)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(130)은 성장 기판(310) 상에 제1 도전형의 반도체층(136), 활성층(134) 및 제2 도전형의 반도체층(132)을 순차적으로 성장함으로써 형성될 수 있다.
발광 구조물(130)는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(130) 및 성장 기판(310) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)을 형성할 수도 있다.
그리고 제2 도전형의 반도체층(132) 상에 제2 전극층(120)을 형성한다. 제2 전극층(120)은 오믹층/반사층/본딩층, 오믹층/반사층, 반사층/본딩층 중 어느 하나의 형태일 수 있으며, 이에 한정하는 것은 아니다. 예컨대, 제2 도전형 반도체층(132) 상에 오믹층(124)을 형성하고, 오믹층(124) 상에 반사층(122)을 형성할 수 있다.
오믹층(124) 및 반사층(122)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있다. 오믹 접촉층(124)과 반사층(122)이 형성되는 면적은 다양하게 선택될 수 있다.
다음으로 도 4를 참조하면, 제2 전극층(120), 제2 도전형 반도체층(132), 활성층(134)을 관통하여 제1 도전형 반도체층(136)을 노출시키는 적어도 하나의 구멍(412,414)을 형성한다.
예컨대, 포토리쏘그라피(photolithography) 공정 및 식각 공정을 이용하여 제2 전극층(120), 제2 도전형 반도체층(132), 활성층(134), 및 제1 도전형 반도체층(136)을 선택적으로 식각하여 제1 도전형 반도체층(136)을 개방하는 적어도 하나의 구멍(412,414)을 형성할 수 있다.
다음으로 도 5를 참조하면, 제2 전극층(120), 및 적어도 하나의 구멍(412,414)의 측면 상에 절연층(140)을 형성한다. 이때 절연층(140)은 적어도 하나의 구멍(412,414)의 바닥에는 형성되지 않는다. 또한 절연층(140)은 제2 전극층(120)의 측면을 감싸도록 형성될 수 있다.
다음으로 도 6을 참조하면, 적어도 하나의 구멍(412, 414)을 도전성 물질로 채워 제1 도전형 반도체층(136)과 접하도록 절연층(140) 상에 제1 전극층(115)을 형성한다. 이때 도전성 물질은 상술한 바와 같다. 이때 적어도 하나의 구멍에 채워진 제1 전극층(115) 부분은 접촉 전극(116)이 된다.
그리고 제1 전극층(115) 상에 지지 기판(110)을 형성한다. 이때 지지 기판(110)은 본딩 방식, 도금 방식 또는 증착 방식으로 형성할 수 있다.
다음으로 도 7을 참조하면, 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법을 이용하여 성장 기판(310)을 발광 구조물(130)로부터 제거한다. 도 7에서는 도 6에 도시된 구조물을 뒤집어서 도시한다.
그리고 단위 칩 영역에 따라 발광 구조물(130)에 아이솔레이션(isolation) 에칭을 실시하여 복수 개의 발광 구조물로 분리한다. 예를 들어, 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있다.
아이솔레이션(isolation) 에칭에 의하여 제2 전극층(120)의 일부를 발광 구조물(130)로부터 개방한다. 예컨대, 식각되는 발광 구조물(130)의 일 측의 제2 전극층(120)의 일부를 개방한다.
그리고 발광 구조물(130)의 측면을 덮는 보호층(Passivation layer, 170)을 형성한다. 보호층(170)은 적어도 제2 도전형 반도체층(132) 및 활성층(134)에 해당하는 발광 구조물(130)의 측면을 덮도록 형성될 수 있다. 그리고 개방된 제2 전극층(120) 상에 제2 전극 패드(190)를 형성한다.
다음으로 도 8을 참조하면, 제1 도전형 반도체층(136) 상면에 러프니스 또는 패턴(160)을 형성한다. 그리고 제1 도전형 반도체층(136) 상면에 재흡수 방지층(150)을 형성한다. 예컨대, 제1 도전형 반도체층(136) 상에 재흡수 방지 물질을 형성한 후 포토리쏘그라피 공정 및 식각 공정을 이용하여 재흡수 방지 물질을 패터닝하여 재흡수 방지층(150)을 형성할 수 있다. 이때 재흡수 방지층(150)은 접촉 전극(116)과 오버랩되도록 패터닝될 수 있다.
도 9 및 도 10은 다른 실시 예에 따른 발광 소자의 제조 방법을 나타낸다. 먼저 도 3 내지 도 6에 도시된 공정을 수행한다. 다만, 도 5에서 절연층(140)은 제2 전극층(120)의 일 측면과 인접하는 제2 도전형 반도체층(132)을 모두 덮지 않고, 일부를 노출시킨다. 그래야 도 9에서 발광 구조물(130)의 타 측의 제1 전극층(115)의 개방 영역(P2)이 제2 전극층(120)과 동일한 높이를 갖게 된다. 그러나 실시예는 이에 한정되는 것은 아니며, 제1 전극층(115)의 개방 영역(P2)은 다양한 형태로 구현될 수 있다.
도 9에 도시된 바와 같이, 성장 기판(310)을 발광 구조물(130)로부터 제거한 후 아이솔레이션(isolation) 에칭을 실시하여 제2 전극층(120)의 일부 및 제1 전극층(115)의 일부를 발광 구조물(130)로부터 개방한다. 예컨대, 식각되는 발광 구조물(130)의 일 측의 제2 전극층(120)의 일부 영역(P1)을 개방하고, 타 측의 제1 전극층(115)의 일부 영역(P2)를 개방할 수 있다. 발광 구조물(130)의 측면을 덮는 보호층(Passivation layer, 170)을 형성한다.
다음으로 도 10에 도시된 바와 같이, 개방되는 제1 전극층(115)의 일부 영역(P2) 상에 제1 전극 패드(210)를 형성하고, 개방되는 제2 전극층(120), 예컨대, 오믹층(124) 또는 반사층(122)의 일부 영역(P1) 상에 제2 전극 패드(220)를 형성한다. 개방 영역(P1, P2)은 하나 또는 복수 개 일 수 있으며, 복수의 제1 전극 패드(210), 및/또는 제2 전극 패드(220)를 형성할 수 있다. 그리고 제1 도전형 반도체층(136) 상면에 러프니스 또는 패턴(160)을 형성한다. 그리고 제1 도전형 반도체층(136) 상면에 재흡수 방지층(150)을 형성한다.
도 11은 실시예에 따른 발광 소자 패키지를 나타낸다. 도 11을 참조하면, 발광 소자 패키지는 패키지 몸체(710), 제1 금속층(712), 제2 금속층(714), 발광 소자(720), 반사판(725), 와이어(730), 및 봉지층(740)을 포함한다.
패키지 몸체(710)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(710)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(712) 및 제2 금속층(714)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(710)의 표면에 배치된다. 발광 소자(720)는 제1 금속층(712) 및 제2 금속층(714)과 전기적으로 연결된다. 발광 소자(720)는 도 1 및 도 2에 도시된 발광 소자(100, 200)일 수 있다.
예컨대, 도 1에 도시된 발광 소자(100)의 지지 기판(110)은 제2 금속층(714)에 전기적으로 연결되고, 개방되는 제2 전극층(120)의 부분(P1)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다.
또한 예컨대, 도 2에 도시된 발광 소자(200)의 제1 전극 패드(210)는 제2 금속층(714)에 전기적으로 연결되고, 제2 전극 패드(220)은 와이어(730)의 일측과 접합되고, 와이어(730)의 타측은 제1 금속층(712)에 접합될 수 있다.
반사판(725)은 발광 소자에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(710)의 캐버티 측벽에 형성된다. 반사판(725)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
봉지층(740)은 패키지 몸체(710)의 캐버티 내에 위치하는 발광 소자(720)를 포위하여 발광 소자(720)를 외부 환경으로부터 보호한다. 봉지층(740)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 봉지층(740)은 발광 소자(720)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 또는 조명 시스템으로 구현될 수 있으며, 예를 들어, 표시 장치는 백라이트 유닛이고, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 12a는 실시예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 12b는 도 12a에 도시된 표시 장치의 광원 부분의 단면도이다.
도 12a 및 도 12b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.
백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(30)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.
도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다.
광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.
그리고, 광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다.
바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 11에 도시된 실시예일 수 있다.
인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.
도 12는 실시예에 따른 발광 소자를 포함하는 조명 장치(900)를 나타낸다. 도 12를 참조하면, 조명장치(900)는 전원 결합부(910), 열발산판(heat sink, 920), 발광 모듈(930), 반사경(reflector, 940), 및 커버 캡(cover cap, 950), 및 렌즈부(960)를 포함한다.
전원 결합부(910)는 상단이 외부의 전원 소켓(미도시)에 삽입되는 스크류 형상이며, 외부 전원 소켓에 삽입되어 발광 모듈(930)에 전원을 공급한다. 열발산판(920)은 측면에 형성되는 열발산핀 통하여 발광 모듈(930)로부터 발생하는 열을 외부로 방출한다. 열발산판(920)의 상단은 전원 결합부(910)의 하단과 스크루 결합된다.
열발산판(920)의 밑면에는 회로 기판 상에 실장되는 발광 소자 패키지들을 포함하는 발광 모듈(940)이 고정된다. 이때 발광 소자 패키지들은 도 11에 도시된 실시예에 따른 발광 소자 패키지일 수 있다.
조명 장치(900)는 발광 모듈(930) 하부에는 발광 모듈을 전기적으로 보호하기 위한 절연 시트(932) 및 반사 시트(934) 등을 더 포함할 수 있다. 또한 발광 모듈(930)에 의하여 조사된 광의 진행 경로 상에 다양한 광학적 기능을 수행하는 광학 부재가 배치될 수 있다.
반사경(940)은 원뿔대 형상으로 열발산판(920)의 하단과 결합하며, 발광 모듈(930)로부터 조사되는 광을 반사시킨다. 커버 캡(950)은 원형의 링 형상을 가지며, 반사경(940) 하단에 결합된다. 렌즈부(960)는 커버 캡(950)에 끼워진다. 도 13에 도시된 조명 장치(900)는 건물의 천장이나 벽체 내에 매입되어 다운라이트(downlight)로 이용할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 지지 기판 115: 제1 전극층
120: 제2 전극층 122: 반사층
124: 오믹층 130: 발광 구조물
132: 제2 도전형 반도체층 134: 활성층
136: 제1 도전형 반도체층 140: 절연층
150: 재흡수 방지층 160: 러프니스
170: 보호층.

Claims (6)

  1. 제2 도전형 반도체층, 활성층, 및 제1 도전형 반도체층이 적층된 발광 구조물;
    상기 발광 구조물 아래의 상기 제2 도전형 반도체층과 접하는 제2 전극층;
    상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 상기 제2 전극층 아래의 제1 전극층;
    상기 제1 전극층, 상기 제2 도전형 반도체층, 및 상기 활성층 각각과 상기 제1 도전형 전극 사이의 절연층; 및
    상기 발광 구조물 상의 재흡수 방지층을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 제1 전극층은,
    상기 제2 전극층, 상기 제2 도전형 반도체층, 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 접하는 적어도 하나의 접촉 전극을 갖는 발광 소자.
  3. 제2항에 있어서, 상기 재흡수 방지층은,
    상기 적어도 하나의 접촉 전극과 오버랩되는 발광 소자.
  4. 제1항에 있어서, 상기 재흡수 방지층은,
    Ag, Rh, Ni, Au, Pd, Ir, Ti, Pt, W, Al, 및 이들의 합금 또는 고용체로부터 선택되는 적어도 하나로 이루어지는 발광 소자.
  5. 제1항에 있어서,
    상기 제1 전극층은 상면 일부가 상기 발광 구조물로부터 개방되며,
    상기 개방된 상면에 형성되는 제1 전극 패드를 더 포함하는 발광 소자.
  6. 제1항에 있어서,
    상기 제2 전극층은 상면 일부가 상기 발광 구조물로부터 개방되며,
    상기 개방된 상면에 형성되는 제2 전극 패드를 더 포함하는 발광 소자.
KR1020100102333A 2010-10-20 2010-10-20 발광 소자 KR101663192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100102333A KR101663192B1 (ko) 2010-10-20 2010-10-20 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102333A KR101663192B1 (ko) 2010-10-20 2010-10-20 발광 소자

Publications (2)

Publication Number Publication Date
KR20120040855A true KR20120040855A (ko) 2012-04-30
KR101663192B1 KR101663192B1 (ko) 2016-10-06

Family

ID=46140606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102333A KR101663192B1 (ko) 2010-10-20 2010-10-20 발광 소자

Country Status (1)

Country Link
KR (1) KR101663192B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139015A (ko) * 2012-06-12 2013-12-20 엘지이노텍 주식회사 발광 소자
KR20140006428A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
KR20150142741A (ko) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 발광소자 및 조명시스템
WO2017034346A1 (ko) * 2015-08-27 2017-03-02 엘지이노텍(주) 발광소자 및 이를 포함하는 발광소자 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090130527A (ko) * 2008-06-16 2009-12-24 엘지이노텍 주식회사 반도체 발광소자
KR20100044726A (ko) * 2008-10-22 2010-04-30 삼성엘이디 주식회사 반도체 발광 소자
KR20100054756A (ko) * 2008-11-14 2010-05-25 삼성엘이디 주식회사 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090130527A (ko) * 2008-06-16 2009-12-24 엘지이노텍 주식회사 반도체 발광소자
KR20100044726A (ko) * 2008-10-22 2010-04-30 삼성엘이디 주식회사 반도체 발광 소자
KR20100054756A (ko) * 2008-11-14 2010-05-25 삼성엘이디 주식회사 반도체 발광소자

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139015A (ko) * 2012-06-12 2013-12-20 엘지이노텍 주식회사 발광 소자
KR20140006428A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
KR20150142741A (ko) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 발광소자 및 조명시스템
WO2017034346A1 (ko) * 2015-08-27 2017-03-02 엘지이노텍(주) 발광소자 및 이를 포함하는 발광소자 패키지
CN107949920A (zh) * 2015-08-27 2018-04-20 Lg伊诺特有限公司 发光器件和包含该发光器件的发光器件封装
JP2018525821A (ja) * 2015-08-27 2018-09-06 エルジー イノテック カンパニー リミテッド 発光素子及びこれを含む発光素子パッケージ
US10263154B2 (en) 2015-08-27 2019-04-16 Lg Innotek Co., Ltd. Light-emitting device and light-emitting device package comprising same

Also Published As

Publication number Publication date
KR101663192B1 (ko) 2016-10-06

Similar Documents

Publication Publication Date Title
KR101154320B1 (ko) 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
US9640726B2 (en) Light emitting device and light emitting device package thereof
JP5788210B2 (ja) 発光素子、発光素子パッケージ
KR101028277B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
KR101799451B1 (ko) 발광 소자
US8723213B2 (en) Light emitting device and light emitting device package
KR101039610B1 (ko) 발광 소자 및 발광 소자 패키지
US8269226B2 (en) Light emitting device, and light emitting device package
EP2590235A1 (en) Light emitting device
EP2434545B1 (en) Light emitting device
KR20120030761A (ko) 발광 소자 패키지 및 발광 모듈
US8426883B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
EP2423987B1 (en) Light emitting diode, light emitting diode package and light unit having the same
KR101799450B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120070988A (ko) 발광 소자, 이를 포함하는 발광소자 패키지 및 조명 장치
KR101663192B1 (ko) 발광 소자
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101679760B1 (ko) 발광 소자
KR101729267B1 (ko) 발광 소자
KR101710889B1 (ko) 발광 소자
KR20120042339A (ko) 발광 소자
KR20170082872A (ko) 발광소자
KR101735672B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120069616A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right