KR20120026314A - 미세 패턴 형성 방법 - Google Patents

미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20120026314A
KR20120026314A KR1020100088467A KR20100088467A KR20120026314A KR 20120026314 A KR20120026314 A KR 20120026314A KR 1020100088467 A KR1020100088467 A KR 1020100088467A KR 20100088467 A KR20100088467 A KR 20100088467A KR 20120026314 A KR20120026314 A KR 20120026314A
Authority
KR
South Korea
Prior art keywords
line
forming
pattern
sox
space pattern
Prior art date
Application number
KR1020100088467A
Other languages
English (en)
Inventor
박정주
김경미
양주형
이보희
김민정
김재호
김영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100088467A priority Critical patent/KR20120026314A/ko
Priority to US13/223,592 priority patent/US20120064463A1/en
Publication of KR20120026314A publication Critical patent/KR20120026314A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/325—Non-aqueous compositions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70916—Pollution mitigation, i.e. mitigating effect of contamination or debris, e.g. foil traps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 미세 패턴 형성 방법에 관한 것으로서, 더욱 구체적으로는 라인-앤-스페이스 패턴을 포지티브형 포토레지스트를 이용하여 만들고 상기 라인-앤-스페이스 패턴의 양 측벽에 스핀-온-옥사이드의 스페이서를 형성하여 하층막의 식각에 이용함으로써 패턴 밀도를 배가하는 미세 패턴 형성 방법에 관한 것이다. 상기 미세 패턴 형성 방법을 이용하면 모든 과정이 하나의 장비(리소그래피 장비) 내에서 기판의 반출 없이 진행이 가능하기 때문에 쓰루풋(throughput)이 높고 오염의 우려도 매우 낮다. 또한, 네가티브 톤 디벨롭퍼를 이용하여 습식으로 라인-앤-스페이스 패턴을 형성하기 때문에 건식 식각에 비하여 LWR (line-width roughness)의 개선 효과가 있다.

Description

미세 패턴 형성 방법{Method of forming a micropattern}
본 발명은 미세 패턴 형성 방법에 관한 것으로서, 더욱 구체적으로는, 쓰루풋이 높고 오염의 우려도 낮으며 또한 LWR(line-width roughness)의 개선 효과가 있는 미세 패턴 형성 방법에 관한 것이다.
전자제품의 경박단소화에 따라 그에 내장되는 반도체 부품도 사이즈가 작아지고 있으며, 반도체 소자의 집적도를 높일 것이 요구되고 있다. 이러한 요구에 부응하기 위한 기술의 하나로서, 미세 패턴을 형성하기 위한 더블 패터닝 기술(double patterning technology, DPT)이 있으며, 이에 관하여 많은 연구가 진행되고 있다.
본 발명 개념이 이루고자 하는 기술적 과제는, 쓰루풋이 높고 오염의 우려도 낮으며 또한 LWR의 개선 효과가 있는 미세 패턴 형성 방법을 제공하는 것이다.
본 발명 개념은 상기 기술적 과제를 이루기 위한 일 실시예에서, 기판 위에 포토레지스트를 도포하는 단계; 라인-앤-스페이스의 패턴에 대응하여 상기 포토레지스트를 노광시키는 단계; 상기 포토레지스트의 비노광부를 네가티브 톤 디벨롭퍼를 이용하여 제거함으로써, 노광된 부분이 남는 라인-앤-스페이스 패턴을 형성하는 단계; 상기 라인-앤-스페이스 패턴의 측벽 위에 스핀-온-옥사이드(SOX) 물질의 스페이서를 형성하는 단계; 및 상기 라인-앤-스페이스 패턴을 현상제로 제거하는 단계를 포함하는 미세 패턴 형성 방법을 제공한다.
상기 포토레지스트는 포지티브형 포토레지스트일 수 있으며, 광 산 발생제를 포함할 수 있다. 상기 네가티브 톤 디벨롭퍼는 에테르계 유기 용매, 아세테이트계 유기 용매, 프로피오네이트계 유기 용매, 부티레이트계 유기 용매, 락테이트계 유기 용매 및 이들의 혼합물로 구성되는 군으로부터 선택되는 1종일 수 있고, 특히, n-부틸 아세테이트일 수 있다. 또, 상기 현상제는 테트라메틸암모늄 히드록사이드(TMAH)일 수 있다.
특히, 상기 SOX 물질의 스페이서를 형성하는 단계는, 상기 라인-앤-스페이스 패턴의 측벽 위에 SOX 전구 물질을 형성하는 단계; 및 상기 라인-앤-스페이스 패턴의 측벽에 부착된 SOX 물질의 스페이서를 형성하기 위하여 상기 SOX 전구 물질을 베이킹하는 단계를 포함할 수 있다.
상기 베이킹은 약 50 ℃ 내지 약 200 ℃의 온도에서 약 10 초 내지 약 5 분 동안 산화 분위기 하에서 수행될 수 있으며, 상기 SOX 전구 물질은 약 1,000 내지 약 8,000의 중량 평균 분자량을 갖는 폴리실라잔(polysilazane)계 물질일 수 있다. 또한, 상기 SOX 물질의 스페이서를 형성하는 단계는, 상기 SOX 전구 물질을 베이킹하는 단계 이후에, 미반응 SOX 전구 물질을 제거하는 단계를 더 포함할 수 있다. 또한, 상기 SOX 물질의 스페이서를 형성하는 단계는, 상기 미반응 SOX 전구 물질을 제거하는 단계 이후에, 상기 라인-앤-스페이스 패턴의 상부 표면을 노출시키기 위하여 상기 라인-앤-스페이스 패턴의 상부 표면의 위에 형성된 SOX 물질을 제거하는 단계를 더 포함할 수 있다.
상기 미세 패턴 형성 방법은 상기 포토레지스트를 도포하는 단계 이전에, 상기 기판 위에 반사방지막을 형성하는 단계를 더 포함할 수 있다. 특히 상기 반사방지막은 하층 반사방지막(bottom anti-reflection coating, BARC)으로서 현상 가능한(developable) 반사방지막일 수 있다. 상기 미세 패턴 형성 방법이 상기 반사방지막을 형성하는 단계를 더 포함하는 경우, 상기 비노광부의 반사방지막은, 상기 라인-앤-스페이스 패턴을 형성하는 단계에서 상기 네가티브 톤 디펠롭퍼에 의하여 상기 비노광부의 포토레지스트와 함께 제거될 수 있다. 또한, 상기 미세 패턴 형성 방법이 상기 반사방지막을 형성하는 단계를 더 포함하는 경우, 상기 라인-앤-스페이스 패턴 하부의 반사방지막은 상기 라인-앤-스페이스 패턴을 현상제로 제거하는 단계에서 상기 현상제에 의하여 상기 라인-앤-스페이스 패턴과 함께 제거될 수 있다.
또한, 상기 기판은 미세 패턴을 형성하고자 하는 대상층인 타겟층을 포함하고, 상기 미세 패턴 형성 방법은 상기 라인-앤-스페이서 패턴을 현상제로 제거하는 단계 이후에 상기 스페이서를 식각 마스크로 하여 상기 타겟층을 식각하는 단계를 더 포함할 수 있다.
본 발명 개념은 상기 기술적 과제를 이루기 위한 다른 실시예에서, 기판 위에 포지티브형 포토레지스트를 라인-앤-스페이스 패턴으로 형성하는 단계; 상기 라인-앤-스페이스 패턴의 측벽 위에 스핀-온-옥사이드 물질의 스페이서를 형성하는 단계; 및 상기 라인-앤-스페이스 패턴을 제거하는 단계를 포함하는 미세 패턴 형성 방법을 제공한다. 특히, 상기 포지티브형 포토레지스트는 광 산 발생제(PAG)를 포함할 수 있다. 그리고, 상기 미세 패턴 형성 방법은 상기 라인-앤-스페이스 패턴을 노광하는 단계를 더 포함할 수 있다.
특히, 상기 기판 위에 포지티브형 포토레지스트를 라인-앤-스페이스 패턴으로 형성하는 단계는, 상기 기판 위에 포지티브형 포토레지스트를 도포하는 단계; 상기 라인-앤-스페이스 패턴에 대응하여 상기 포지티브형 포토레지스트를 노광시키는 단계; 및 상기 포지티브형 포토레지스트의 비노광부를 유기 용매를 이용하여 제거하는 단계를 포함할 수 있다.
선택적으로, 상기 기판 위에 포지티브형 포토레지스트를 라인-앤-스페이스 패턴으로 형성하는 단계는, 상기 기판 위에 포지티브형 포토레지스트를 도포하는 단계; 상기 라인-앤-스페이스 패턴에 대응하여 상기 포지티브형 포토레지스트를 노광시키는 단계; 및 상기 포지티브형 포토레지스트의 노광부를 현상제를 이용하여 제거하는 단계를 포함할 수 있다.
특히, 상기 모든 단계들은 상기 기판의 반출 없이 동일한 챔버 내에서 수행되는 것일 수 있다.
본 발명 개념의 미세 패턴 형성 방법을 이용하면 쓰루풋이 높고 오염의 우려도 낮으며 또한 LWR의 개선 효과가 있다.
도 1은 본 발명 개념에 따른 미세 패턴 형성 방법을 적용하여 구현할 수 있는 예시적인 반도체 소자의 메모리 시스템을 개략적으로 도시한 블록도이다.
도 2는 도 1의 셀 어레이의 예시적인 구조를 설명하기 위한 회로도이다.
도 3은 본 발명 개념에 따른 미세 패턴 형성 방법에 따라 구현될 수 있는 반도체 소자의 구성을 부분적으로 예시한 평면도이다.
도 4a 내지 도 6f는 본 발명 개념의 실시예들에 따른 미세 패턴 형성 방법들을 순서에 따라 각각 나타낸 단면도들이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
도 1은 본 발명 개념에 따른 미세 패턴 형성 방법을 적용하여 구현할 수 있는 예시적인 반도체 소자의 메모리 시스템(50)을 개략적으로 도시한 블록도이다.
도 1을 참조하면, 반도체 소자의 메모리 시스템(50)은 호스트(10), 메모리 콘트롤러(20), 및 플래시 메모리(30)를 구비할 수 있다.
상기 메모리 콘트롤러(memory controller)(20)는 호스트(host)(10)와 플래시 메모리(flash memory)(30) 사이의 인터페이스 역할을 하며, 버퍼 메모리(buffer memory)(22)를 포함할 수 있다. 도시하지는 않았으나, 상기 메모리 콘트롤러(20)는 CPU(central processing unit), ROM(read only memory), RAM(random access memory) 및 인터페이스 블록들을 더 포함할 수 있다.
상기 플래시 메모리(30)는 셀 어레이(32), 디코더(decoder)(34), 페이지 버퍼(page buffer)(36), 비트라인 선택회로(bit line selection circuit)(38), 데이터 버퍼(data buffer)(42), 및 제어 유닛(control unit)(44)을 더 포함할 수 있다.
상기 호스트(10)로부터 데이터 및 쓰기 명령(write command)이 메모리 콘트롤러(20)에 입력되고, 상기 메모리 콘트롤러(20)에서는 입력된 명령에 따라 데이터가 셀 어레이(32)에 쓰여지도록 플래시 메모리(30)를 제어한다. 또한, 메모리 콘트롤러(20)는 호스트(10)로부터 입력되는 읽기 명령(read command)에 따라, 셀 어레이(32)에 저장되어 있는 데이터가 읽어지도록 플래시 메모리(30)를 제어한다. 상기 버퍼 메모리(22)는 호스트(10)와 플래시 메모리(30) 사이에서 전송되는 데이터를 임시 저장하는 역할을 한다.
상기 플래시 메모리(30)의 셀 어레이(32)는 복수의 메모리 셀로 구성된다. 상기 디코더(34)는 워드 라인(WL0, WL1, ... , WLn)을 통해 셀 어레이(32)와 연결되어 있다. 상기 디코더(34)는 메모리 콘트롤러(20)로부터 어드레스를 입력받고, 1개의 워드 라인(WL0, WL1, ... , WLn)을 선택하거나, 비트 라인(BL0, BL1, ... , BLm)을 선택하도록 선택 신호(Yi)를 발생한다. 페이지 버퍼(36)는 비트 라인(BL0, BL1, ... , BLm)을 통해 셀 어레이(32)와 연결된다.
도 2는 상기 셀 어레이(32)의 예시적인 구조를 설명하기 위한 회로도이다. 도 2를 참조하면, 상기 셀 어레이(32)는 복수의 메모리 셀로 이루어지는 메모리 셀 블록(32A)을 복수개 포함할 수 있으며, 상기 메모리 셀 블록(32A)은 비트 라인(BL0, BL1, ... , BLm)과 공통 소스 라인(CSL) 사이에 형성되는 복수의 셀 스트링(90)을 포함한다. 상기 셀 스트링(60)은 직렬로 연결된 복수의 메모리 셀(92)들을 포함한다. 1개의 셀 스트링(90)에 포함되어 있는 복수의 메모리 셀(92)의 게이트 전극들은 각각 서로 다른 워드 라인(WL0, WL1, ... , WLn)에 접속된다. 상기 셀 스트링(90)의 양단에는 각각 접지 선택 라인(GSL)에 연결되어 있는 접지 선택 트랜지스터(94)와, 스트링 선택 라인(SSL)에 연결되어 있는 스트링 선택 트랜지스터(96)가 배치되어 있다. 상기 접지 선택 트랜지스터(94) 및 스트링 선택 트랜지스터(96)는 복수의 메모리 셀(92)과 비트 라인(BL0, BL1, ... , BLm) 및 공통 소스 라인(CSL) 사이의 전기적인 연결을 제어한다. 상기 복수의 셀 스트링(90)에 걸쳐서 1개의 워드 라인(WL0, WL1, ... , WLn)에 연결된 메모리 셀들은 페이지 단위 또는 바이트 단위를 형성한다.
통상의 낸드(NAND) 플래시 메모리 소자에서 상기 워드 라인(WL0, WL1, ... , WLn)에는 상기 워드 라인(WL0, WL1, ... , WLn)을 디코더(34)에 연결시키기 위한 콘택 패드가 상호 연결되어 일체로 형성된다. 이와 같이 워드 라인에 연결되는 콘택 패드는 상기 워드 라인(WL0, WL1, ... , WLn)과 동시에 형성할 필요가 있다. 또한, 낸드 플래시 메모리 소자의 경우, 접지 선택 라인(GSL), 스트링 선택 라인(SSL), 주변회로용 트랜지스터 들과 같은 상대적으로 광폭(wider width)인 저밀도 패턴들을 그보다 협폭(narrower width)인 워드 라인(WL0, WL1, ... , WLn)과 동시에 형성할 필요가 있다.
도 3은 본 발명 개념에 따른 반도체 소자의 미세 패턴 형성 방법에 따라 구현될 수 있는 반도체 소자의 구성을 부분적으로 예시한 평면도이다. 도 3에는, 낸드 플래시 메모리 소자의 메모리 셀 영역(300A)의 일부와, 상기 메모리 셀 영역(300A)의 셀 어레이를 구성하는 복수의 도전 라인, 예를 들면 워드 라인 또는 비트 라인을 디코더와 같은 외부 회로(미도시)에 연결시키기 위한 접속 영역(300B)의 일부의 레이아웃이 예시되어 있다.
도 3을 참조하면, 상기 메모리 셀 영역(300A)에는 복수의 메모리 셀 블록(340)이 형성되어 있다. 도 3에는 1개의 메모리 셀 블록(340)만을 도시하였다. 상기 메모리 셀 블록(340)에는 스트링 선택 라인(SSL)과 접지 선택 라인(GSL)과의 사이에 1개의 셀 스트링(90, 도 2 참조)을 구성하는 데 필요한 복수의 도전 라인(301, 302, ... , 332)이 제 1 방향(도 3에서 x 방향)으로 상호 평행하게 연장되어 있다. 상기 복수의 도전 라인(301, 302, ... , 332)은 각각 상기 메모리 셀 영역(300A) 및 접속 영역(300B)에 걸쳐서 연장되어 있다.
상기 복수의 도전 라인(301, 302, ... , 332)을 디코더와 같은 외부 회로(미도시)에 연결시키기 위하여, 상기 접속 영역(300B)에서 상기 복수의 도전 라인(301, 302, ... , 332) 각각의 일단에는 복수의 콘택 패드(352)가 상기 복수의 도전 라인(301, 302, ... , 332)과 각각 일체로 형성되어 있다.
도 3에서, 상기 복수의 도전 라인(301, 302, ..., 332), 스트링 선택 라인(SSL), 접지 선택 라인(GSL), 및 콘택 패드(352)는 모두 상호 동일한 물질로 이루어질 수 있다. 상기 복수의 도전 라인(301, 302, ..., 332)은 각각 상기 메모리 셀 영역(300A)에서 복수의 메모리 셀을 구성하는 워드 라인일 수 있다. 상기 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)은 각각 상기 복수의 도전 라인(301, 302, ..., 332)의 폭(W1) 보다 더 큰 폭(W2, W3)을 가질 수 있다.
다른 예로서, 상기 복수의 도전 라인(301, 302, ..., 332)은 메모리 셀 영역(300A)에서 메모리 셀을 구성하는 비트 라인일 수 있다. 이 경우, 상기 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)은 생략될 수도 있다.
도 3에는 1개의 메모리 셀 블록(340)에서 복수의 도전 라인(301, 302, ..., 332)이 32개의 도전 라인을 포함하는 것으로 도시되어 있으나, 본 발명 개념의 사상의 범위 내에서 1개의 메모리 셀 블록(340)은 다양한 수의 도전 라인을 포함할 수 있다.
다음에, 본 발명 개념의 일 실시예에 따른 반도체 소자의 미세 패턴 형성 방법에 대하여 구체적인 예를 들어 상세히 설명한다.
도 4a 내지 도 4g는 본 발명 개념의 일 실시예에 따른 반도체 소자의 미세 패턴 형성 방법을 순서에 따라 나타낸 단면도들이다. 상기 단면들은 도 3의 AA' 부분에 대응될 수 있다.
도 4a를 참조하면, 기판(110) 위에 반사 방지막(120)과 포토레지스트(130)를 순차 적층한다. 상기 반사 방지막(120)과 포토레지스트(130)를 적층하는 방법은, 예를 들면, 스핀 코팅과 같이 당 기술 분야에 널리 알려진 방법에 의하여 수행될 수 있다.
상기 기판(110)은 반도체 기판(112), 상기 반도체 기판(112) 위에 형성된 실리콘 산화물층(114), 및 상기 실리콘 산화물층(114) 위에 형성된 폴리실리콘층(116)을 포함할 수 있다. 상기 반도체 기판(112)은 실리콘 기판, 실리콘 카바이드, 실리콘 저매늄, 인듐-비소, 인듐 포스파이드, 갈륨-비소계 화합물, 또는 갈륨-인듐계 화합물 등으로 이루어진 기판일 수 있다. 상기 기판(110)은 반도체 기판(112)의 하부에 하나 이상의 절연층 및/또는 하나 이상의 반도체층을 더 포함할 수도 있다.
상기 반사 방지막(120)은 약 20 nm 내지 약 150 nm의 두께로 형성될 수 있다. 상기 반사 방지막(120)은 티탄, 이산화티탄, 질화티탄, 산화크롬, 카본, 실리콘 질화물, 실리콘 산질화물 및 비정질 실리콘 등의 무기막형; 또는 니산(Nissan)사의 NCHA4117, 다우(Dow)사의 XB080474, 브루어 사이언스(Brewer Science)사의 DUV-30 및 DUV-40 시리즈, 쉬플리(Shipley)사의 AR-2, AR-3, AR-5 등의 상용으로 입수 가능한 물질을 이용하여 형성할 수 있다.
상기 포토레지스트(130)는 포지티브형 포토레지스트일 수 있으며, 광 산 발생제(photo-acid generator, PAG)를 포함할 수 있다.
보다 구체적으로, 상기 포지티브형 포토레지스트는 KrF 엑시머 레이저(248 nm)용 레지스트, ArF 엑시머 레이저(193nm)용 레지스트, 또는 F2 엑시머 레이저(157nm)용 레지스트, 또는 극자외선(extreme ultraviolet, EUV)(13.5 nm)용 레지스트일 수 있다. 상기 포지티브형 포토레지스트는, 예를 들면, (메트)아크릴레이트계 폴리머가 이용될 수 있다. 상기 (메트)아크릴레이트계 폴리머는 특히 지방족 (메트)아크릴레이트계 폴리머일 수 있으며, 예를 들면, 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 폴리(t-부틸메타크릴레이트)(poly(t-butylmethacrylate)), 폴리(메타크릴산)(poly(methacrylic acid)), 폴리(노보닐메타크릴레이트)(poly(norbornylmethacrylate)), 상기 (메트)아크릴레이트계 폴리머들의 반복단위들의 이원 또는 삼원 공중합체, 또는 이들의 혼합물일 수 있다. 또한, 이들은 산에 의하여 분해 가능한(acid-labile) 다양한 보호기(protecting group)로 치환되어 있을 수 있다. 상기 보호기로서는 tert-부톡시카르보닐기(tert-butoxycarbonyl, t-BOC), 테트라하이드로피라닐기(tetrahydropyranyl), 트리메틸실릴기(trimethylsilyl), 페녹시에틸기(phenoxyethyl), 시클로헥세닐기(cyclohexenyl), tert-부톡시카르보닐메틸기(tert-butoxycarbonyl methyl), tert-부틸(tert-butyl), 아다만틸기(adamantyl), 또는 노보닐기(norbornyl)가 이용될 수 있다. 그러나, 여기에 한정되는 것은 아니다.
상기 PAG는 발색기(chromophore group)를 포함하며 KrF 엑시머 레이저 (248 nm), ArF 엑시머 레이저 (193nm), F2 엑시머 레이저 (157nm), EUV (13.5 nm) 중에서 선택되는 어느 하나의 광에 노광되면 산을 발생시키는 것일 수 있다. 상기 PAG는, 예를 들면, 오늄염, 할로겐 화합물, 니트로벤질 에스테르류, 알킬술포네이트류, 디아조나프토퀴논류, 이미노술포네이트류, 디술폰류, 디아조메탄류, 술포닐옥시케톤류 등일 수 있다. 보다 구체적으로, 상기 PAG는 트리페닐술포늄 트리플레이트 (triphenylsulfonium triflate), 트리페닐술포늄 안티모네이트 (triphenylsulfonium antimonate), 디페닐이오도늄 트리플레이트 (diphenyliodonium triflate), 디페닐이오도늄 안티모네이트 (diphenyliodonium antimonate), 메톡시디페닐이오도늄 트리플레이트 (methoxydiphenyliodonium triflate), 디-t-부틸디페닐이오도늄 트리플레이트 (di-tbutyldiphenyliodonium triflate), 2,6-디니트로벤질 술포네이트 (2,6-dinitrobenzyl sulfonates), 피로갈롤 트리스(알킬술포네이트) (pyrogallol tris(alkylsulfonates)), N-히드록시숙신이미드 트리플레이트 (Nhydroxysuccinimide triflate), 노르보르넨-디카르복스이미드-트리플레이트 (norbornene-dicarboximidetriflate), 트리페닐술포늄 노나플레이트 (triphenylsulfonium nonaflate), 디페닐이오도늄 노나플레이트 (diphenyliodonium nonaflate), 메톡시디페닐이오도늄 노나플레이트 (methoxydiphenyliodonium nonaflate), 디-t-부틸디페닐이오도늄 노나플레이트 (di-t-butyldiphenyliodonium nonaflate), N-히드록시숙신이미드 노나플레이트 (N-hydroxysuccinimide nonaflate), 노르보르넨-디카르복스이미드-노나플레이트 (norbornenedicarboximide nonaflate), 트리페닐술포늄 퍼플루오로부탄술포네이트 (triphenylsulfonium perfluorobutanesulfonate), 트리페닐술포늄 퍼플루오로옥탄술포네이트 (PFOS) (triphenylsulfonium perfluorooctanesulfonate), 디페닐이오도늄 PFOS (diphenyliodonium PFOS), 메톡시디페닐이오도늄 PFOS (methoxydiphenyliodonium PFOS), 디-t-부틸디페닐이오도늄 트리플레이트 (di-t-butyldiphenyliodonium triflate), N-히드록시숙신이미드 PFOS (N-hydroxysuccinimide PFOS), 노르보르넨-디카르복스이미드 PFOS (norbornene-dicarboximide PFOS), 또는 이들의 혼합물로 이루어질 수 있다. 그러나, 여기에 한정되는 것은 아니다.
도 4a에서 보는 바와 같이 추후에 형성될 라인-앤-스페이스 패턴에 대응하는 노광 마스크(140)를 이용하여 상기 포토레지스트(130)를 노광시킬 수 있다. 상기 노광 마스크(140)는, 예를 들면 석영 기판(142) 위에 라인-앤-스페이스의 상을 갖도록 적절히 설계된 차광막(144)을 가질 수 있다. 상기 차광막(144)은, 예를 들면, 크롬으로 만들어질 수 있다.
상기 노광 마스크(140)를 통과한 빛에 의하여 상기 포토레지스트(130)는 노광부(134)와 비노광부(132)로 구분될 수 있다. 상기 노광부(134)는 노광에 의하여 산이 발생하게 되고, 상기 비노광부(132)는 노광되지 않았기 때문에 산이 발생하지 않는다. 상기 노광에 이용되는 빛은 KrF 엑시머 레이저 (248 nm), ArF 엑시머 레이저 (193nm), F2 엑시머 레이저 (157nm), 또는 EUV (13.5 nm)일 수 있다.
도 4b를 참조하면, 상기 포토레지스트(130)의 비노광부(132)를 제거한다. 상기 포토레지스트(130)의 비노광부(132)를 제거하기 위하여 네가티브 톤 디벨롭퍼(negative tone developer)와 같은 유기 용매를 이용할 수 있다. 상기 유기 용매는 현상제와는 상이한 것으로서, 비극성 용매일 수 있으며 보다 구체적으로는 벤젠, 톨루엔, 또는 자일렌과 같은 방향족 탄화수소; 시클로헥산, 시클로헥사논; 디메틸에테르, 디에틸에테르, 에틸렌글리콜, 프로필렌글리콜, 헥실렌글리콜, 에틸렌글리콜 모노메틸에테르, 에틸렌글리콜 모노에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 모노메틸에테르, 디에틸렌글리콜 모노에틸에테르, 디에틸렌글리콜 디메틸에테르, 프로필렌글리콜 메틸에테르, 프로필렌글리콜 에틸에테르, 프로필렌글리콜 프로필에테르, 프로필렌글리콜 부틸에테르, 테트라하이드로퓨란, 디옥산 등의 비고리형 또는 고리형의 에테르류; 메틸 아세테이트, 에틸 아세테이트, 프로필 아세테이트, 부틸 아세테이트, 메틸 히드록시 아세테이트, 에틸 히드록시 아세테이트, 프로필 히드록시 아세테이트, 부틸 히드록시 아세테이트, 메틸메톡시 아세테이트, 에틸메톡시 아세테이트, 프로필메톡시 아세테이트, 부틸메톡시 아세테이트, 메틸에톡시 아세테이트, 에틸에톡시 아세테이트, 프로필에톡시 아세테이트, 부틸에톡시 아세테이트, 메틸프로폭시 아세테이트, 에틸프로폭시 아세테이트, 프로필프로폭시 아세테이트, 부틸프로폭시 아세테이트, 메틸부톡시 아세테이트, 에틸부톡시 아세테이트, 프로필부톡시 아세테이트, 부틸부톡시 아세테이트, 프로필렌글리콜 메틸에테르 아세테이트, 프로필렌글리콜 에틸에테르 아세테이트, 프로필렌글리콜 프로필에테르 아세테이트, 프로필렌글리콜 부틸에테르 아세테이트, 메틸셀로솔브 아세테이트, 에틸셀로솔브 아세테이트 등의 아세테이트류; 메틸 3-히드록시 프로피오네이트, 에틸 3-히드록시 프로피오네이트, 프로필 3-히드록시 프로피오네이트, 부틸 3-히드록시 프로피오네이트, 메틸 2-메톡시 프로피오네이트, 에틸 2-메톡시 프로피오네이트, 프로필 2-메톡시 프로피오네이트, 부틸 2-메톡시 프로피오네이트, 메틸 2-에톡시프로피오네이트, 에틸 2-에톡시프로피오네이트, 프로필 2-에톡시프로피오네이트, 부틸 2-에톡시프로피오네이트, 메틸 2-부톡시프로피오네이트, 에틸 2-부톡시프로피오네이트, 프로필 2-부톡시프로피오네이트, 부틸 2-부톡시프로피오네이트, 메틸 3-메톡시프로피오네이트, 에틸 3-메톡시프로피오네이트, 프로필 3-메톡시프로피오네이트, 부틸 3-메톡시프로피오네이트, 메틸 3-에톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 프로필 3-에톡시프로피오네이트, 부틸 3-에톡시프로피오네이트, 메틸 3-프로폭시프로피오네이트, 에틸 3-프로폭시프로피오네이트, 프로필 3-프로폭시프로피오네이트, 부틸 3-프로폭시프로피오네이트, 메틸 3-부톡시프로피오네이트, 에틸 3-부톡시프로피오네이트, 프로필 3-부톡시프로피오네이트, 부틸 3-부톡시프로피오네이트, 프로필렌글리콜 메틸에테르 프로피오네이트, 프로필렌글리콜 에틸에테르 프로피오네이트, 프로필렌글리콜 프로필에테르 프로피오네이트, 프로필렌글리콜 부틸에테르 프로피오네이트 등의 프로피오네이트류; 옥시이소부티르산 에스테르, 예를 들어 메틸-2-히드록시이소부티레이트, 메틸 α-메톡시이소부티레이트, 에틸 메톡시이소부티레이트, 메틸 α-에톡시이소부티레이트, 에틸 α-에톡시이소부티레이트, 메틸 β-메톡시이소부티레이트, 에틸 β-메톡시이소부티레이트, 메틸 β-에톡시이소부티레이트, 에틸 β-에톡시이소부티레이트, 메틸 β-이소프로폭시이소부티레이트, 에틸 β-이소프로폭시이소부티레이트, 이소프로필 β-이소프로폭시이소부티레이트, 부틸 β-이소프로폭시이소부티레이트, 메틸 β-부톡시이소부티레이트, 에틸 β-부톡시이소부티레이트, 부틸 β-부톡시이소부티레이트, 메틸 α-히드록시이소부티레이트, 에틸 α-히드록시이소부티레이트, 이소프로필 α-히드록시이소부티레이트 및 부틸 α-히드록시이소부티레이트 등의 부티레이트류; 또는 메틸 락테이트, 에틸 락테이트, 프로필 락테이트, 부틸 락테이트 등의 락테이트류; 또는 이들의 조합일 수 있다. 특히 네가티브 톤 디벨롭퍼는 n-부틸 아세테이트일 수 있다.
도 4c를 참조하면, 스페이서를 형성하기 위해 상기 라인-앤-스페이스 패턴(134a)의 측벽 위에 스핀-온-옥사이드(spin-on-oxide, SOX) 물질을 형성할 수 있다. 상기 SOX 물질은 실리콘 산화물인데, 상기 라인-앤-스페이스 패턴(134a)의 측벽 위에 SOX 물질의 스페이서를 형성하기 위해서, 우선 상기 라인-앤-스페이스 패턴(134a)의 측벽 위에 SOX 전구 물질의 층(150a)을 형성한다.
상기 SOX 전구 물질은 주로 폴리실라잔(polysilazane) 화합물로서 특히 PHPS(perhydropolysilazane)와 같은 화합물을 포함할 수 있다. 상기 폴리실라잔은 -(SiH2NH2)n-(여기서, n은 5 이상의 양의 정수)의 일반식을 가질 수 있으며 분자의 양단은, 예를 들면, 수소로 종결될 수 있다. 상기 폴리실라잔은, 예를 들면, 우선 할로실란(halosilane)을 루이스 염기와 반응시켜 착화합물을 얻고, 상기 착화합물을 암모니아와 반응시켜 얻을 수 있다. 즉, 예를 들면, SiCl4, SiH2Cl2 등과 같은 할로실란을 아민과 같은 루이스 염기와 반응시켜 착화합물 형태의 실라잔을 얻고, 이를 알칼리 금속 할로겐화물 촉매를 이용하거나 전이금속 착화합물 촉매를 이용하여 폴리실라잔으로 중합하여 얻을 수 있다.
상기 SOX 전구 물질의 층(150a)을 형성하기 위하여 용매와 폴리실리잔 화합물을 포함하는 스핀-온-글래스(spin-on-glass, SOG) 조성물을 상기 라인-앤-스페이스 패턴(134a)의 상부에 도포한다. 상기 SOG 조성물의 도포는 예를 들면, 스핀 코팅, 딥 코팅 등의 방법에 의할 수 있지만 여기에 한정되는 것은 아니다. 상기 SOG 조성물의 두께는 상기 라인-앤-스페이스 패턴(134a)의 높이, 추후 형성하고자 하는 스페이서의 두께 등을 고려하여 적절히 결정될 수 있다.
상기 SOG 조성물에서 상기 폴리실라잔 화합물은 약 5 중량% 내지 30 중량%의 함량을 가질 수 있고, 용매는 70 중량% 내지 95 중량%의 함량을 가질 수 있다. 상기 폴리실라잔 화합물은 약 1,000 내지 약 8,000 사이의 중량 평균 분자량을 가질 수 있다.
상기 SOG 조성물의 용매로서는 톨루엔, 벤젠, 자일렌, 디부틸에테르, 디메틸에테르, 디에틸에테르, 테트라하이드로퓨란, PGME(propylene glycol methoxy ether), PGEMA(propylene glycol ether monomethyl acetate), 헥산과 같은 용매가 이용될 수 있다.
도 4c에서 보는 바와 같이 상기 SOX 전구 물질의 층(150a)을 형성한 후 약 50 ℃ 내지 약 200 ℃의 온도에서 약 10 초 내지 약 5 분 동안 베이킹을 수행할 수 있다. 상기 베이킹은 산화 분위기에서 수행될 수 있다. 상기 베이킹을 통해서 상기 SOX 전구 물질이 실리콘 산화물로 전환될 뿐만 아니라 상기 SOX 전구 물질의 층(150a)과 상기 라인-앤-스페이스 패턴(134a) 사이의 계면에서 SOX 전구 물질은 상기 라인-앤-스페이스 패턴(134a) 내에 존재하는 산과 반응하게 된다.
앞서 언급한 바와 같이 상기 포지티브형 포토레지스트의 노광부(134, 도 4c의 134a에 대응)는 산으로서 작용할 수 있는 히드록시기, 카르복시기, 및/또는 락톤기가 풍부할 수 있는데, 이들 산이 상기 반응을 통해서 상기 SOX 전구 물질 및 실리콘 산화물과 결합하게 된다. 반응 시간이 길어질수록 상기 SOX 전구 물질/실리콘 산화물 내부로의 산의 확산이 증가하게 된다. 그 결과 반응 시간이 길어질수록 반응 영역(150)도 넓어지게 된다.
그런 다음 미반응의 SOX 전구물질을 용매를 이용하여 제거하면 도 4c와 같이 반응 영역(150)만 남게 된다.
도 4d를 참조하면, 상기 반응 영역(150)을 에치백하여 스페이서(152)를 형성한다. 상기 에치백에 의하여 상기 라인-앤-스페이스 패턴(134a)의 상부 표면을 덮던 SOX 물질을 제거하고, 그에 의하여 상기 라인-앤-스페이스 패턴(134a)의 상부 표면이 노출될 수 있다. 도 4c와 도 4d를 비교하면, 상기 스페이서(152)의 두께는 상기 반응 영역(150)의 두께에 의존하는 것을 알 수 있다. 따라서, 상기 스페이서(152)의 두께는 상기 베이킹 시간을 제어함으로써 조절될 수 있다. 다시 말해, 상기 베이킹 시간을 제어함으로써 상기 반응 영역(150)의 두께가 조절되고, 그 결과 스페이서(152)의 두께도 조절 가능하게 된다.
도 4e를 참조하면, 상기 라인-앤-스페이스 패턴(134a)을 현상제를 이용하여 제거한다. 상기 현상제로서는 염기성 수용액을 이용할 수 있으며, 예를 들면, 테트라메틸암모늄히드록사이드(tetramethyl ammonium hydroxide, TMAH) 수용액을 이용할 수 있다. 상기 TMAH 수용액의 농도는, 예를 들면, 약 2 중량% 내지 약 5 중량%일 수 있다.
도 4f를 참조하면, 상기 반사방지막(120)의 노출된 부분을 유기 용매를 이용하여 제거할 수 있다. 상기 유기 용매는 앞서 열거한 비극성 유기 용매의 어느 하나일 수도 있지만, 알코올계 용매와 같은 극성 유기 용매를 이용하여 제거할 수도 있다.
그런 다음, 도 4g에서와 같이 상기 스페이서(152), 반사방지막(120a)을 식각 마스크로서 이용하여 폴리실리콘층(116)을 식각하여 상기 스페이서(152)의 패턴이 전사된 폴리실리콘 미세 패턴(116a)을 얻을 수 있다. 또한, 상기 폴리실리콘 미세 패턴(116a)을 식각 마스크로서 이용하여 실리콘 산화물층(114)을 식각함으로써, 상기 폴리실리콘 미세 패턴(116a)이 전사된 실리콘 산화물 미세 패턴(114a)을 얻을 수 있다. 여기서는 미세 패턴을 형성하고자 하는 층, 즉, 타겟층을 실리콘 산화물층(114)으로 하였지만, 본 발명 개념이 여기에 한정되는 것은 아니다.
도 4a와 도 4g를 비교하면, 상기 실리콘 산화물 미세 패턴(114a)의 패턴 밀도가 상기 포지티브형 포토레지스트로 형성한 라인-앤-스페이스 패턴(134a)의 패턴 밀도에 비하여 배가된 것을 알 수 있다. 이상에서 설명한 바와 같은 미세 패턴 형성 방법을 이용하여 도 3에서와 같은 도전 라인(301, 302, ... , 332)을 형성하기 위해서는 도전성 물질 위에 하드마스크 물질막을 형성한 후 위에서 설명한 방법을 적용하여 하드마스크를 만들고, 그런 다음 상기 하드마스크를 이용하여 도전성 물질을 식각함으로써 도전 라인(301, 302, ... , 332)을 형성할 수 있다.
이상에서는 상기 반사방지막이 염기성 수용액에 의하여 현상되지 않는 경우를 살펴보았다. 이하에서는 반사방지막이 TMAH 수용액과 같은 염기성 수용액에 의하여 현상이 가능한(developable) 반사방지막인 경우에 대하여 설명한다. 도 5a 내지 도 5f는 현상 가능한 반사 방지막을 이용한 미세 패턴 형성 방법을 순서에 따라 나타낸 측단면도들이다. 도 5a 내지 도 5f의 설명에 있어서, 도 4a 내지 도 4g에 나타낸 실시예와 중복되는 내용은 간결한 설명을 위해 생략한다.
도 5a를 참조하면, 도 4a의 실시예와 비교하여 일반적인 반사방지막 대신 현상 가능한 반사방지막(124)을 사용한 점을 제외하면 동일하다. 상기 현상 가능한 반사 방지막(124)은 발색기(chromophore group)를 포함하는 폴리머, 산과 반응하여 상기 폴리머와 가교될 수 있는 가교제(cross-linker), PAG, 열 산 발생제(thermal-acid generator, TAG) 및 용매를 포함할 수 있다.
상기 폴리머는 발색기를 갖는 폴리히드록시스티렌(polyhydroxystyrene, PHS)일 수 있다. 상기 발색기는, 예를 들면, 안트라센으로 치환된 탄소수 2 내지 10의 알킬에스테르기, 탄소수 2 내지 10의 아조(azo)기 등일 수 있다.
상기 가교제는 말단에 이중결합을 둘 이상 갖는, 탄소수 4 내지 50의 탄화수소 화합물일 수 있다.
상기 PAG는 앞서 상세히 설명하였으므로 여기서는 생략한다.
상기 TAG는 지방족(aliphatic) 또는 지환식(alicyclic) 화합물로 구성될 수 있다. 예를 들면, 상기 TAG는 카르보네이트 에스테르(carbonate ester), 술포네이트 에스테르 (sulfonate ester), 및 포스페이트 에스테르 (phosphate ester)로 이루어지는 군에서 선택되는 적어도 하나의 화합물로 구성될 수 있다. 보다 구체적인 예로서, 상기 TAG는 시클로헥실 노나플루오로부탄술포네이트 (cyclohexyl nonafluorobutanesulfonate), 노르보르닐 노나플루오로부탄술포네이트 (norbornyl nonafluorobutanesulfonate), 트리시클로데카닐 노나플루오로부탄술포네이트 (tricyclodecanyl nonafluorobutanesulfonate), 아다만틸 노나플루오로부탄술포네이트 (adamantyl nonafluorobutanesulfonate), 시클로헥실 노나플루오로부탄카르보네이트 (cyclohexyl nonafluorobutanecarbonate), 노르보르닐 노나플루오로부탄카르보네이트 (norbornyl nonafluorobutanecarbonate), 트리시클로데카닐 노나플루오로부탄카르보네이트 (tricyclodecanyl nonafluorobutanecarbonate), 아다만틸 노나플루오로부탄카르보네이트 (adamantyl nonafluorobutanecarbonate), 시클로헥실 노나플루오로부탄포스페이트 (cyclohexyl nonafluorobutanephosphonate), 노르보르닐 노나플루오로부탄포스페이트 (norbornyl nonafluorobutanephosphonate), 트리시클로데카닐 노나플루오로부탄포스페이트 (tricyclodecanyl nonafluorobutanephosphonate), 및 아다만틸 노나플루오로부탄포스페이트 (adamantyl nonafluorobutanephosphonate)로 이루어지는 군에서 선택되는 적어도 하나의 화합물로 구성될 수 있다.
또한, 상기 용매는 위에서 설명한 비극성 용매를 이용할 수 있으며, 여기서는 상세한 설명을 생략한다.
계속하여 도 5a를 참조하면, 상기 노광 마스크(140)를 이용하여 상기 포지티브형 포토레지스트(130)를 노광시키기 전에 상기 현상 가능한 반사방지막(124)을 소프트 베이킹할 수 있다. 상기 현상 가능한 반사방지막(124)의 소프트 베이킹은 약 50 ℃ 내지 약 150 ℃의 온도에서 약 20 초 내지 약 5 분 동안 수행될 수 있다. 상기 소프트 베이킹을 통해 상기 TAG로부터 산이 발생하고, 상기 산에 의하여 상기 가교제는 상기 폴리머와 가교된다.
그런 다음, 상기 노광 마스크(140)를 이용하여 상기 포지티브형 포토레지스트(130)를 노광시킨다. 상기 노광 마스크(140)는 추후에 형성될 라인-앤-스페이스 패턴에 대응하는 것일 수 있다. 상기 노광 마스크(140)를 통과한 빛에 의하여 상기 포토레지스트(130)는 노광부(134)와 비노광부(132)로 구분될 수 있다.
상기 노광부(134)는 노광에 의하여 산이 발생하게 되고, 상기 비노광부(132)는 노광되지 않았기 때문에 산이 발생하지 않는다. 상기 노광부(134)에서 발생한 산으로 인하여 상기 노광부(134)의 하부에 위치한 현상 가능한 반사방지막(124a)은 가교되었던 것이 다시 해가교(de-crosslinking)되어 추후 현상제에 의한 현상이 가능하게 된다.
도 5b를 참조하면, 상기 포토레지스트(130)의 비노광부(132)를 제거한다. 상기 포토레지스트(130)의 비노광부(132)를 제거하기 위하여 네가티브 톤 디벨롭퍼(negative tone developer)와 같은 유기 용매를 이용할 수 있다. 상기 네가티브 톤 디벨롭퍼는 앞서 상세하게 설명하였으므로 여기서는 설명을 생략한다. 도 4b와는 달리, 여기서는 상기 비노광부(132)의 하부에 위치하던 반사방지막(124)은 상기 유기 용매에 의하여 상기 비노광부(132)와 함께 제거된다.
도 5c를 참조하면, 스페이서를 형성하기 위해 상기 라인-앤-스페이스 패턴(134a)의 측벽 위에 스핀-온-옥사이드(spin-on-oxide, SOX) 물질을 형성할 수 있다. 도 4c에서와 같이 SOX 전구 물질의 층(150a)을 형성한 후 베이킹함으로써 반응 영역(150)을 형성할 수 있다. 그런 다음, 미반응 SOX 전구 물질을 제거함으로써, 도 5c에 나타낸 바와 같은 반응 영역(150)을 형성할 수 있다.
도 5d를 참조하면, 상기 반응 영역(150)을 에치백하여 스페이서(152)를 형성한다. 앞선 실시예에서와 마찬가지로, 상기 스페이서(152)의 두께는 베이킹 시간을 제어함으로써 조절 가능하다.
도 5e를 참조하면, TMAH와 같은 현상제를 이용함으로써 라인-앤-스페이스 패턴(134a)과 그의 하부에 존재하던 현상 가능한 반사 방지막(124a)을 제거할 수 있다. 앞서 설명한 바와 같이 상기 현상 가능한 반사 방지막(124a)은 노광 과정에서 받은 빛에 의하여 해가교되므로 현상제에 의하여 상기 라인-앤-스페이스 패턴(134a)과 동시에 제거 가능하다.
도 5f를 참조하면, 상기 스페이서(152)를 식각 마스크로서 이용하여 폴리실리콘층(116)을 식각하여 상기 스페이서(152)의 패턴이 전사된 폴리실리콘 미세 패턴(116a)을 얻을 수 있다. 또한, 상기 폴리실리콘 미세 패턴(116a)을 식각 마스크로서 이용하여 실리콘 산화물층(114)을 식각함으로써, 상기 폴리실리콘 미세 패턴(116a)이 전사된 실리콘 산화물 미세 패턴(114a)을 얻을 수 있다.
도 4a와 도 4g의 실시예와 도 5a 내지 도 5f의 실시예를 비교하면, 현상 가능한 반사방지막을 이용하면 라인-앤-스페이스 패턴(134a)과 함께 반사방지막(124a)이 제거되기 때문에 제조가 더 간단해지는 것을 알 수 있다.
도 6a 내지 도 6f는 본 발명 개념의 또 다른 실시예에 따른 미세 패턴 형성 방법을 순서에 따라 나타낸 측단면도들이다. 도 6a 내지 도 6f의 설명에 있어서, 도 4a 내지 도 4g에 나타낸 실시예 및/또는 도 5a 내지 도 5f에 나타낸 실시예와 중복되는 내용은 간결한 설명을 위해 생략한다.
도 6a를 참조하면, 도 4a 및 도 5a에서와 동일한 구성의 기판(110) 위에 현상 가능한 반사방지막(124)을 형성하고, 그 위에 포지티브형 포토레지스트(130)를 형성한다.
그런 다음, 상기 포지티브형 포토레지스트(130)를 노광 마스크(140')를 이용하여 노광한다. 한편, 도 6a에서의 노광 마스크(140')는 도 4a 및 도 5a에 나타낸 노광 마스크(140)와는 빛의 투과 부위가 역전되어 있음을 알 수 있다. 즉, 상기 노광 마스크(140')에 있어서, 상기 노광 마스크(140)에서 빛을 투과시키던 위치에는 차광막(144)이 형성되어 있고, 상기 노광 마스크(140)에서 차광막이 배치되었던 위치에는 빛을 투과시키도록 되어 있다.
그에 따라, 상기 포지티브형 포토레지스트(130)의 노광 부위도 서로 역전된다. 그에 따라, 도 6a에서는 노광부(134)와 비노광부(132)가 도 4a 및 도 5a와는 반대가 된다.
도 6b를 참조하면, TMAH 등의 현상제를 이용하여 노광부(134)를 제거한다. 노광부를 제거하면 도 6b에서 보는 바와 같이 라인-앤-스페이스 패턴(132a)가 남게 된다. 포지티브 포토레지스트이므로 노광된 부위에서 포토레지스트의 친수성이 급격히 증가하여 TMAH와 같은 현상제에 의하여 노광부(134)의 제거가 가능하다. 그러나, 잔존하는 라인-앤-스페이스 패턴(132a)의 표면에도 일부 산이 잔존하고 있다.
또, 현상 가능한 반사방지막(124)은 상기 포지티브형 포토레지스트(130)를 적층하기 전에 미리 소프트 베이킹되어 가교되어 있을 수 있지만, 상기 노광에 의하여 해가교되므로 상기 노광부(134)와 함께 제거되어 도 6b와 같이 나타난다.
도 6c를 참조하면, 도 5c에서와 마찬가지로 SOX 전구 물질의 층(150a)을 형성한 후 베이킹을 하여 SOX 물질의 반응 영역(150)을 형성한다. 비록 상기 라인-앤-스페이스 패턴(132a)의 벌크 영역에는 산이 발생되지 않았지만(아직 노광되지 않았으므로), 앞서 노광부(134)에서 발생하였던 산이 비노광부(132)의 표면에 잔존하기 때문에 도 6c에서 보는 바와 같이 반응 영역(150)이 형성될 수 있다.
만일 상기 산의 양이 충분하지 않아 충분한 크기의 반응 영역(150)이 생성되기 어렵다면, 도 6b에서 보는 바와 같이 상기 라인-앤-스페이스 패턴(132a)의 측면과 상부 표면에 캡핑층(170)을 형성할 수 있다. 상기 캡핑층은 산 또는 잠재적 산(potential acid)으로 이루어지는 산 소스(acid source)를 포함한다. 즉, 상기 캡핑층(170)은 고분자와 산 소스의 혼합물로 이루어질 수 있다.
상기 캡핑층(170)에 포함되는 잠재적 산은, 예를 들면, C4F9SO3H(perfluorobutane sulfonic acid), CF3COOH(trifluoroacetic acid), 및 CF3SO3H(trifluoromethane sulfonic acid) 중에서 선택되는 어느 하나일 수 있다. 그러나, 여기에 한정되지 않고 앞서 설명한 TAG, PAG들 중의 어느 하나 또는 이들의 조합일 수 있다.
상기 캡핑층(170)이 고분자와 산 소스와의 혼합물로 이루어지는 경우, 상기 산 소스는 상기 고분자의 총 중량을 기준으로 약 0.01 중량% 내지 약 50 중량%의 양으로 포함될 수 있다.
상기 캡핑층(170)에 포함될 수 있는 고분자는 수용성 고분자로 이루어질 수 있다. 상기 수용성 고분자는 예를 들면, 아크릴아미드 타입 모노머 유니트, 비닐 타입 모노머 유니트, 알킬렌글리콜 타입 모노머 유니트, 무수말레인산 모노머 유니트, 에틸렌이민 모노머 유니트, 옥사졸린기(oxazoline group)를 포함하는 모노머 유니트, 아크릴로니트릴 모노머 유니트, 알릴아미드 모노머 유니트, 3,4-디히드로피란 모노머 유니트 및 2,3-디히드로퓨란 모노머 유니트 중에서 선택되는 적어도 하나의 모노머 유니트를 반복 단위로 포함할 수 있다.
상기 캡핑층(170)을 형성하기 위한 예시적인 방법으로서, 물과, 수용성 고분자와, 수용성의 산 또는 잠재적 산으로 이루어지는 산 소스와의 혼합물로 이루어지는 캡핑 조성물을 상기 라인-앤-스페이스 패턴(132a)의 노출된 표면에 코팅한 후, 그 결과물을 열처리하는 공정을 이용할 수 있다.
또는, 상기 캡핑층(170)을 형성하기 위한 다른 예시적인 방법으로서, RELACSTM 물질 (Resolution Enhancement Lithography Assisted by Chemical Shrink: AZ Electronic Materials 제품)에 위에서 설명한 바와 같은 산 소스들 중 어느 하나의 산 소스를 혼합하고, 그 혼합물을 상기 라인-앤-스페이스 패턴(132a)의 노출된 표면 위에 스핀 코팅한 후, 이를 소정 온도하에서 소정 시간 동안, 예를 들면 약 100 ℃ 내지 약 130 ℃의 온도하에서 약 20 초 내지 약 70 초 동안 베이크하여 상기 캡핑층(170)을 형성하는 공정을 이용할 수 있다. 이 때, 상기 라인-앤-스페이스 패턴(132a)의 표면에 남아 있는 산이 촉매로 작용하여 상기 RELACSTM물질이 상기 라인-앤-스페이스 패턴(132a)의 표면에 가교 결합되어 상기 캡핑층(170)이 형성될 수 있다. 상기 캡핑층(170)이 형성된 후, 상기 캡핑층(170) 위에 남아 있는 불필요한 코팅 조성물은 물, 유기 용매, 물과 유기 용매와의 혼합물, 및 현상액 중 어느 하나를 이용하여 제거할 수 있다.
도 6c에서 충분한 반응 영역(150)을 확보하기 위해 상기 캡핑층(170) 내의 산을 활성화시켜 상기 SOX 전구 물질의 층(150a) 내부로 확산시키기 위해서는 노광 공정 또는 열처리 공정을 이용할 수 있다. 이 때, 상기 노광을 통해 상기 라인-앤-스페이스 패턴(132a) 내의 산이 활성화되어 현상제에 의하여 현상될 수 있는 상태가 될 수 있다.
도 6d를 참조하면, 상기 SOX 물질의 반응 영역(150)을 에치백하여 스페이서(152)를 완성할 수 있다. 즉, 상기 에치백에 의하여 상기 라인-앤-스페이스 패턴(132a)의 상부 표면이 노출될 수 있다.
도 6e를 참조하면, TMAH와 같은 현상제를 이용하여 상기 라인-앤-스페이스 패턴(132a)을 제거할 수 있다. 만일 캡핑층(170)의 활성화를 위한 노광으로 충분하지 않다면, 상기 에치백을 수행한 이후에 추가로 노광을 한 후 현상제로 현상을 할 수도 있다. 상기 노광을 통해 앞서 도 5e에 관하여 설명한 바와 같이 반사방지막(124a)도 함께 제거될 수 있다.
만일, 상기 라인-앤-스페이스 패턴(132a)이 현상 가능하게 디프로텍션되지 않았다면, 상기 현상제 대신 네가티브 톤 디벨롭퍼와 같은 유기 용매를 이용하여 상기 라인-앤-스페이스 패턴(132a)을 제거할 수 있다.
도 6f를 참조하면, 상기 스페이서(152)를 식각 마스크로서 이용하여 폴리실리콘층(116)을 식각하여 상기 스페이서(152)의 패턴이 전사된 폴리실리콘 미세 패턴(116a)을 얻을 수 있다. 또한, 상기 폴리실리콘 미세 패턴(116a)을 식각 마스크로서 이용하여 실리콘 산화물층(112)을 식각함으로써, 상기 폴리실리콘 미세 패턴(116a)이 전사된 실리콘 산화물 미세 패턴(114a)을 얻을 수 있다.
이상에서 설명한 실시예들은 모두 하나의 장비(리소그래피 장비) 내에서 기판의 반출 없이 진행이 가능하기 때문에 쓰루풋(throughput)이 높고 오염의 우려도 매우 낮다. 또한, 네가티브 톤 디벨롭퍼를 이용하여 습식으로 라인-앤-스페이스 패턴을 형성하기 때문에 건식 식각에 비하여 LWR (line-width roughness)의 개선 효과가 있다.
이상에서 살펴본 바와 같이 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
본 발명은 반도체 산업 분야에 유용하다.
10: 호스트 20: 메모리 콘트롤러
22: 버퍼 메모리 30: 플래시 메모리
32: 셀 어레이 34: 디코더
36: 페이지 버퍼 38: 비트라인 선택회로
42: 데이터 버퍼 44: 제어 유닛
50: 메모리 시스템 90: 셀 스트링
92: 메모리 셀 94: 접지 선택 트랜지스터
96: 스트링 선택 트랜지스터 110: 기판
112: 반도체 기판 114: 실리콘 산화물층
116: 폴리실리콘층 120, 120a: 반사방지막
124, 124a: 현상 가능한 반사방지막 130: 포토레지스트층
132: 비노광부 134: 노광부
132a, 134a: 라인-앤-스페이스 패턴 140: 노광 마스크
142: 석영 기판 144: 차광막
150: SOX 물질의 반응 영역 150a: SOX 전구 물질의 층
152: 스페이서 170: 캡핑층
300A: 메모리 셀 영역 300B: 접속 영역
340: 메모리 셀 블록 352: 콘택 패드

Claims (10)

  1. 기판 위에 포토레지스트를 도포하는 단계;
    라인-앤-스페이스(line-and-space)의 패턴에 대응하여 상기 포토레지스트를 노광시키는 단계;
    상기 포토레지스트의 비노광부를 네가티브 톤 디벨롭퍼(negative tone developer)를 이용하여 제거함으로써, 노광된 부분이 남는 라인-앤-스페이스 패턴을 형성하는 단계;
    상기 라인-앤-스페이스 패턴의 측벽 위에 스핀-온-옥사이드(spin-on-oxide, SOX) 물질의 스페이서를 형성하는 단계; 및
    상기 라인-앤-스페이스 패턴을 현상제로 제거하는 단계;
    를 포함하는 미세 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 SOX 물질의 스페이서를 형성하는 단계가,
    상기 라인-앤-스페이스 패턴의 측벽 위에 SOX 전구 물질을 형성하는 단계; 및
    상기 라인-앤-스페이스 패턴의 측벽에 부착된 SOX 물질의 스페이서를 형성하기 위하여 상기 SOX 전구 물질을 베이킹하는 단계;
    를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 베이킹하는 단계가 50 ℃ 내지 200 ℃의 온도에서 10 초 내지 5 분 동안 수행되는 것을 특징으로 하는 미세 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 SOX 물질의 스페이서를 형성하는 단계가, 상기 SOX 전구 물질을 베이킹하는 단계 이후에, 미반응 SOX 전구 물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 SOX 물질의 스페이서를 형성하는 단계가, 상기 미반응 SOX 전구 물질을 제거하는 단계 이후에, 상기 라인-앤-스페이스 패턴의 상부 표면을 노출시키기 위하여 상기 라인-앤-스페이스 패턴의 상부 표면의 위에 형성된 SOX 물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 포토레지스트가 포지티브형 포토레지스트인 것을 특징으로 하는 미세 패턴 형성 방법.
  7. 제 1 항에 있어서,
    상기 포토레지스트를 도포하는 단계 이전에, 상기 기판 위에 반사방지막을 형성하는 단계를 더 포함하고,
    상기 반사방지막이 현상 가능한(developable) 반사방지막인 것을 특징으로 하는 미세 패턴 형성 방법.
  8. 미세 패턴을 형성하고자 하는 대상층인 타겟층을 포함하는 기판 위에 포토레지스트를 도포하는 단계;
    라인-앤-스페이스(line-and-space)의 패턴에 대응하여 상기 포토레지스트를 노광시키는 단계;
    상기 포토레지스트의 비노광부를 네가티브 톤 디벨롭퍼(negative tone developer)를 이용하여 제거함으로써, 노광된 부분이 남는 라인-앤-스페이스 패턴을 형성하는 단계;
    상기 라인-앤-스페이스 패턴의 측벽 위에 스핀-온-옥사이드(spin-on-oxide, SOX) 물질의 스페이서를 형성하는 단계;
    상기 라인-앤-스페이스 패턴을 현상제로 제거하는 단계; 및
    상기 라인-앤-스페이서 패턴을 현상제로 제거하는 단계 이후에 상기 스페이서를 식각 마스크로 하여 상기 타겟층을 식각하는 단계;
    를 포함하는 미세 패턴 형성 방법.
  9. 기판 위에 포지티브형 포토레지스트를 라인-앤-스페이스 패턴으로 형성하는 단계;
    상기 라인-앤-스페이스 패턴의 측벽 위에 스핀-온-옥사이드 물질의 스페이서를 형성하는 단계; 및
    상기 라인-앤-스페이스 패턴을 제거하는 단계;
    를 포함하는 미세 패턴 형성 방법.
  10. 제 9 항에 있어서,
    상기 기판 위에 포지티브형 포토레지스트를 라인-앤-스페이스 패턴으로 형성하는 단계가,
    상기 기판 위에 포지티브형 포토레지스트를 도포하는 단계;
    상기 라인-앤-스페이스 패턴에 대응하여 상기 포지티브형 포토레지스트를 노광시키는 단계; 및
    상기 포지티브형 포토레지스트의 노광부를 현상제를 이용하여 제거하는 단계;
    를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법.
KR1020100088467A 2010-09-09 2010-09-09 미세 패턴 형성 방법 KR20120026314A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100088467A KR20120026314A (ko) 2010-09-09 2010-09-09 미세 패턴 형성 방법
US13/223,592 US20120064463A1 (en) 2010-09-09 2011-09-01 Method of Forming Micropatterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100088467A KR20120026314A (ko) 2010-09-09 2010-09-09 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20120026314A true KR20120026314A (ko) 2012-03-19

Family

ID=45807047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088467A KR20120026314A (ko) 2010-09-09 2010-09-09 미세 패턴 형성 방법

Country Status (2)

Country Link
US (1) US20120064463A1 (ko)
KR (1) KR20120026314A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140043275A (ko) * 2012-10-01 2014-04-09 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
US9520289B2 (en) 2014-02-25 2016-12-13 Samsung Electronics Co., Ltd. Methods of forming a pattern of a semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723744B2 (ja) 2011-10-27 2015-05-27 富士フイルム株式会社 パターン形成方法、積層レジストパターン、有機溶剤現像用の積層膜、レジスト組成物、電子デバイスの製造方法及び電子デバイス
US9156307B2 (en) * 2012-08-27 2015-10-13 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
KR102471161B1 (ko) * 2015-12-23 2022-11-25 삼성전자주식회사 선택적 증착 층을 이용한 반도체 소자 형성 방법 및 관련된 소자
US10068991B1 (en) 2017-02-21 2018-09-04 International Business Machines Corporation Patterned sidewall smoothing using a pre-smoothed inverted tone pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140043275A (ko) * 2012-10-01 2014-04-09 신에쓰 가가꾸 고교 가부시끼가이샤 패턴 형성 방법
US9520289B2 (en) 2014-02-25 2016-12-13 Samsung Electronics Co., Ltd. Methods of forming a pattern of a semiconductor device

Also Published As

Publication number Publication date
US20120064463A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
JP5884521B2 (ja) パターン形成方法
KR101439394B1 (ko) 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
KR101708521B1 (ko) 패턴 형성 방법 및 이것에 이용하는 레지스트 조성물
KR101458246B1 (ko) 패턴 형성 방법 및 레지스트 재료
KR102245135B1 (ko) 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
CN101335198B (zh) 形成半导体器件的精细图案的方法
KR102152674B1 (ko) 저온 적용을 위한 이온성 열산 발생제
KR102198023B1 (ko) 반도체 소자의 패턴 형성방법
KR20120026314A (ko) 미세 패턴 형성 방법
KR20120127292A (ko) 레지스트 조성물 및 패턴 형성법
KR20000067806A (ko) 레지스트 조성물과 이를 이용한 미세패턴 형성방법
JP5556451B2 (ja) パターン形成方法
KR102235611B1 (ko) 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR20040078120A (ko) 포지티브형 광이미지화 가능한 하부 반사 방지 코팅
KR20120026991A (ko) 포토레지스트 조성물 및 포토리소그래피 패턴 형성 방법
JP2010164737A (ja) パターン形成方法
US10520821B2 (en) Lithography process with enhanced etch selectivity
JP2022506248A (ja) Ｐａｇが固定された表面上でのボトムアップ絶縁保護コーティングおよびフォトパターニング
US9773672B2 (en) Method of forming micropatterns
KR950004908B1 (ko) 포토 레지스트 조성물 및 이를 이용한 패턴형성방법
EP1959479A2 (en) Electronic device manufacture
CN109581810B (zh) 用于深紫外光的光刻胶组合物以及制造半导体器件的方法
US20090004603A1 (en) Method for Forming Fine Pattern of Semiconductor Device
KR101037528B1 (ko) 반도체 소자의 패턴 형성 방법
Nakase et al. Chemically ampilified ArF excimer laser resists using the absorption band shift method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid