KR20120016262A - 향상된 추출 효율을 갖는 재발광 반도체 구조물 - Google Patents

향상된 추출 효율을 갖는 재발광 반도체 구조물 Download PDF

Info

Publication number
KR20120016262A
KR20120016262A KR1020117028807A KR20117028807A KR20120016262A KR 20120016262 A KR20120016262 A KR 20120016262A KR 1020117028807 A KR1020117028807 A KR 1020117028807A KR 20117028807 A KR20117028807 A KR 20117028807A KR 20120016262 A KR20120016262 A KR 20120016262A
Authority
KR
South Korea
Prior art keywords
stack
recess
recesses
light
wavelength
Prior art date
Application number
KR1020117028807A
Other languages
English (en)
Inventor
자오후이 양
야사 이
캐서린 에이 레더데일
마이클 에이 하세
테리 엘 스미스
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20120016262A publication Critical patent/KR20120016262A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0083—Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087—Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반도체층(310)들의 스택은 재발광 반도체 구조물(RSC)을 형성한다. 스택(310)은 제1 파장의 광을 제2 파장의 광으로 변환시키는 활성 영역(316)을 포함하고, 활성 영역(316)은 적어도 하나의 포텐셜 우물을 포함한다. 스택(310)은 스택의 외측 표면으로부터 활성 영역으로 연장되는 비활성 영역(318)을 또한 포함한다. 외측 표면으로부터 비활성 영역(318)으로 연장되는 오목부(326)들이 스택(310)에 형성된다. 평균 오목부 깊이는 비활성 영역의 두께의 50% 이상이다. 대안적으로, 평균 오목부 깊이는 가장 가까운 포텐셜 우물 거리의 50% 이상이다. 오목부(326)의 또 다른 대안적인 특성화가 또한 개시된다. 오목부(326)는 평면도에서 40% 이상의 패킹 밀도를 가질 수 있다. 오목부(326)는 또한 비스듬히 기울어진 표면과 관련된 상당 부분의 돌출된 표면 영역을 가질 수 있다.

Description

향상된 추출 효율을 갖는 재발광 반도체 구조물{RE-EMITTING SEMICONDUCTOR CONSTRUCTION WITH ENHANCED EXTRACTION EFFICIENCY}
관련 출원
본 출원은, 본 출원과 동일자로 출원되고 참고로 포함된 이하의 미국 특허 출원들과 관련된다: 미국 출원 제61/175,636호, "LED와의 사용을 위한 재발광 반도체 캐리어 소자 및 제조 방법(Re-Emitting Semiconductor Carrier Devices For Use With LEDs and Methods of Manufacture)" (대리인 관리번호 65435US002) 및 미국 출원 제61/175,632호, "인듐 고갈 메커니즘을 이용하여 인듐-함유 기판 상에 성장된 반도체 소자(Semiconductor Devices Grown on Indium-Containing Substrates Utilizing Indium Depletion Mechanisms)" (대리인 관리번호 65434US002).
본 발명은 일반적으로 고체 반도체 광원 및 관련 소자, 시스템 및 방법에 관한 것이다.
매우 다양한 반도체 소자 및 반도체 소자의 제조 방법이 알려져 있다. 이들 소자 중 일부는 가시 또는 근-가시(예를 들어, 자외 또는 근-적외) 광과 같은 광을 발광하도록 설계된다. 예에는 발광 다이오드(LED) 및 레이저 다이오드가 포함된다. 다른 예는 재발광 반도체 구조물(re-emitting semiconductor construction, RSC)을 형성하는 반도체층들의 스택(stack)이다.
LED와 달리, RSC는 광을 발광하기 위해 외부 전자 회로로부터의 전기 구동 전류를 필요로 하지 않는다. 대신, RSC는 RSC의 활성 영역에서 제1 파장(λ1)의 광의 흡수에 의해 전자-정공 쌍을 생성한다. 이어서, 이들 전자 및 정공은 활성 영역의 포텐셜 우물에서 재조합되어, 포텐셜 우물의 개수 및 이들의 설계 특징에 따라, 제1 파장(λ1)과는 상이한 제2 파장(λ2), 그리고 선택적으로 또 다른 파장(λ3, λ4) 등의 광을 발광한다. 제1 파장(λ1)에서의 개시 방사 또는 "펌프 광"은 전형적으로, RSC에 결합된 청색, 보라색 또는 자외선 발광 LED에 의해 제공된다. 예시적인 RSC 소자, 이들의 구성 방법, 및 관련된 소자 및 방법을, 예를 들어 미국 특허 제7,402,831호(밀러(Miller) 등), 미국 특허 공개 제2007/0284565호(레더데일(Leatherdale) 등) 및 제2007/0290190호(하세(Haase) 등), 국제특허공개 WO 2009/048704호(켈리(Kelley) 등), 및 2008년 6월26일자로 출원된 발명의 명칭이 "반도체 광 변환 구조물(Semiconductor Light Converting Construction)"(대리인 관리번호 64395US002)인 계류 중인 미국 특허 출원 제61/075,918호에서 볼 수 있으며, 이들 문헌 모두는 본 명세서에 참고로 포함된다.
도 1은 RSC(108)와 LED(102)를 조합한 예시적인 소자(100)를 도시한다. LED는 때때로 에피층(epilayer)으로 불리는 LED 반도체층(104)들의 스택을 LED 기판(106) 상에서 갖는다. 층(104)은 p-형 및 n-형 접합층, 발광층(전형적으로, 양자 우물 포함), 버퍼층 및 덮개층(superstrate)을 포함할 수 있다. 층(104)은 선택적인 접합층(116)을 통해 LED 기판(106)에 부착될 수 있다. LED는 상부 표면(112) 및 하부 표면을 가지며, 상부 표면은 텍스처(texture) 형성되어, 상부 표면이 평탄한 경우에 비해 LED로부터의 광 추출을 증가시킨다. 전극(118, 120)은 도시된 바와 같이 이들 상부 및 하부 표면들 상에 제공될 수 있다. 이들 전극을 통해 적합한 전원에 접속되는 경우, LED는 청색 또는 자외(UV) 광에 대응할 수 있는 제1 파장(λ1)의 광을 발광한다. 이러한 LED 광의 일부는 RSC(108)로 진입하여 거기서 흡수된다.
RSC(108)는 접합층(110)을 통해 LED의 상부 표면(112)에 부착된다. RSC는 상부 및 하부 표면(122, 124)들을 가지며, 이때 LED로부터 펌프 광이 하부 표면(124)을 통해 진입한다. RSC는 또한, LED(102)에 의해 발광된 펌프 광의 적어도 일부가 흡수되도록 구조체의 부분들의 밴드 갭이 선택되게 제작된 양자 우물 구조체(114)를 포함한다. 펌프 광의 흡수에 의해 생성된 전하 캐리어(charge carrier)는 더 작은 밴드 갭을 갖는 구조체의 다른 부분인 양자 우물 층으로 이동되고, 여기서 캐리어는 재조합되어 더 긴 파장의 광을 생성한다. 이는 RSC(108) 내에서부터 유래되어 RSC를 빠져나가 출력 광을 제공하는 제2 파장(λ2)의 재발광된 광으로 도 1에 나타나 있다.
도 2는 RSC를 포함하는 예시적인 반도체층 스택(210)을 도시한다. 스택은 분자선 에피택시(molecular beam epitaxy, MBE)를 사용하여 인화 인듐(InP) 웨이퍼 상에서 성장되었다. GaInAs 버퍼층이 II-VI족 성장을 위한 표면을 준비하기 위해 InP 기판 상에서 MBE에 의해 먼저 성장되었다. 이어서, 웨이퍼는 RSC에 사용된 II-VI족 에피택셜층의 성장을 위해 초-고진공 이송 시스템(ultra-high vacuum transfer system)을 통해 다른 MBE 챔버로 이동되었다. 성장한 상태 그대로의(as-grown) RSC의 상세 사항이 도 2에 도시되고, 표 1에 요약되어 있다. 표는 RSC와 관련된 다른 층에 대한 두께, 재료 조성, 밴드 갭 및 층 설명을 열거한다. RSC는, 각각 2.15 eV의 전이 에너지를 갖는 8개의 CdZnSe 양자 우물(230)을 포함하였다. 각각의 양자 우물(230)은 LED에 의해 발광된 청색 광을 흡수할 수 있는 2.48 eV의 밴드 갭 에너지를 갖는 CdMgZnSe 흡수층(232)들 사이에 개재되었다. RSC는 또한 다양한 윈도우층, 버퍼층 및 그레이딩층(grading layer)을 포함하였다.
Figure pct00001
이러한 RSC 및 다른 RSC 소자의 추가적인 상세 사항을 PCT 공보 WO2009/048704호(켈리 등)에소 볼 수 있다.
RSC의 층이 반도체 재료로 구성되고, 반도체 재료는 전형적으로 비교적 높은 굴절률을 갖기 때문에, 제2 파장(λ2)의 광, 및 RSC 내에서 생성되는 임의의 다른 광은 RSC의 외측 표면에서의 전반사에 의해 RSC 내부에 포획되기 쉬우며, 발광 출력에 기여하는 대신 RSC 내에 흡수되기 쉽다. 따라서, 이러한 손실 메커니즘을 감소시키기 위해, RSC 내에서 생성된 장파장 광의 추출 효율을 향상시키도록 RSC의 하나 이상의 표면에 대한 표면 텍스처 형성이 제안되어 왔다. 예를 들어, PCT 공보 WO2009/048704호(켈리 등) 참조.
본 명세서에는 특히 재발광 반도체 구조물(RSC)을 위한 광 추출 기술의 상태를 진보시키는 소자 및 방법이 기술된다. 따라서, RSC의 하나 이상의 표면에 간단히 텍스처 형성하는 것을 넘어, 본 발명자들은 본 명세서에서 RSC에 대한 응용에 특히 적합한 추출 특징부에 대한 특정 설계 상세 사항을 개시한다.
개시된 설계 상세 사항의 일부는 RSC의 특정 특징부 또는 특성에 관한 것이다. 예를 들어, 일부 경우에는, RSC의 활성 영역과 비활성 영역을 구별하여 이들 영역과 추출 특징부의 관계를 규정하는 것이 중요할 수 있다. 일부 경우에는, 파라미터와 추출 특징부 사이의 관계를 규정하기 위해, 가장 가까운 포텐셜 우물 거리로서 이하에 언급되는 RSC의 특성을 확인하는 것이 중요할 수 있다. 일부 경우에는, RSC와의 사용에 유리한 추출 특징부를 규정하기 위해 RSC의 또 다른 특성을 확인하는 것이 중요할 수 있다.
따라서, 본 출원은 그 중에서도, 반도체층들의 스택을 포함하는 소자를 개시한다. 스택은 활성 영역 및 제1 비활성 영역을 포함한다. 활성 영역은 적어도 제1 포텐셜 우물을 포함하고, 제1 파장(λ1)의 광을 제2 파장(λ2)의 광으로 변환하도록 구성된다. 제1 비활성 영역은 스택의 외측 표면으로부터 활성 영역으로 연장되며, 그 내부에서 전파되는 제1 파장(λ1)의 광이 다른 광으로 실질적으로 변환되지 않는 것을 특징으로 한다. 스택의 외측 표면으로부터 활성 영역까지의 거리는 제1 비활성 영역의 두께에 대응한다. 스택은 또한 외측 표면으로부터 제1 비활성 영역 내로 연장되는, 스택 내부에 형성된 복수의 오목부(depression)를 포함하고, 오목부는 평균 오목부 깊이에 의해 특징지어지며, 평균 오목부 깊이는 제1 비활성 영역의 두께의 50% 이상이다.
또한, 반도체층들의 스택을 포함하는 소자가 개시된다. 스택은 활성 영역 및 제1 비활성 영역을 포함한다. 활성 영역은 적어도 제1 포텐셜 우물을 포함하고, 제1 파장(λ1)의 광을 제2 파장(λ2)의 광으로 변환하도록 구성된다. 제1 비활성 영역은 스택의 외측 표면으로부터 활성 영역으로 연장되며, 그 내부에서 전파되는 제1 파장(λ1)의 광이 다른 광으로 실질적으로 변환되지 않는 것을 특징으로 한다. 제1 포텐셜 우물은 스택의 외측 표면에 가장 가까운 포텐셜 우물이고, 스택의 외측 표면으로부터 제1 포텐셜 우물까지의 가장 가까운 포텐셜 우물 거리에 의해 특징지어진다. 스택은 또한 외측 표면으로부터 제1 비활성 영역 내로 연장되는, 스택 내부에 형성된 복수의 오목부를 포함하고, 오목부는 평균 오목부 깊이에 의해 특징지어지며, 평균 오목부 깊이는 가장 가까운 포텐셜 우물 거리의 50% 이상이다.
제1 파장의 광을 흡수하고 더 긴 제2 파장의 광을 발광하도록 구성된 반도체층들의 스택을 포함하는 다층 반도체 구조물이 개시된다. 스택은 포텐셜 우물, 제1 반도체층 및 제2 반도체층을 포함한다. 제1 반도체층은 제1 파장의 광을 흡수하고 굴절률 n1을 갖는다. 제2 반도체층은 굴절률 n2를 가지며, 제2 파장에서 스택으로부터 광을 추출하기 위한 복수의 추출 구조체를 포함한다. 굴절률 n2는 n1 이상이다.
관련 방법, 시스템 및 물품이 또한 논의된다.
본 출원의 이들 태양 및 다른 태양이 이하의 상세한 설명으로부터 명백해질 것이다. 그러나, 어떠한 경우에도 상기 개요는 청구된 요지에 대한 제한으로서 해석되어서는 안되며, 그 요지는 절차의 수행 동안 보정될 수 있는 첨부된 특허청구범위에 의해서만 한정된다.
도 1은 조합형 LED/RSC 소자의 개략 측면도.
도 2는 RSC를 포함하는 특정 반도체층 스택의 개략 측면도.
도 3은 RSC를 포함하는 일반화된 반도체층 스택의 개략 단면도로서, 추출 특징부 설계와 관련된 다양한 설계 파라미터를 확인할 수 있는 개략 단면도.
도 4 및 도 5는 예시적인 추출 특징부 패턴의 평면도.
도 6 내지 도 9는 모델링된 추출 특징부 설계의 개략 단면도.
도 9a는 추출 특징부를 포함하는 예시적인 구조화된 표면의 평면도.
도 10은 실험적으로 구현된 추출 구조체의 사시도.
도 11 및 도 12는 도 10에 나타낸 경로를 따른 도 10의 구조체에 대한 측정된 깊이 프로파일(profile).
도 13은 RSC에 제조된 추출 구조체의 광학 현미경 사진의 그레이스케일 표현.
이들 도면에서, 동일한 도면 부호는 동일한 요소를 가리킨다.
이제, 도 3으로 돌아오면, 거기에서, RSC를 포함하거나 이로 구성되고, 추출 특징부 설계와 관련된 다양한 설계 파라미터를 확인할 수 있는 일반화된 반도체층 스택(310)의 개략 단면도를 보게 된다. 도 2의 소자에서 도시된 바와 같은, 스택(310)의 개별 층들은 설명의 편의 및 일반화를 위해 도 3의 개략도에는 포함되지 않는다는 것에 주목한다. 스택(310)은 도 1의 LED(102)와 같은 펌프 광원, 또는 레이저 다이오드와 같은 다른 전계발광 소자와 함께 사용하도록, 또는 임의의 다른 적합한 광원과 함께 사용하도록 제작될 수 있다. LED와 함께 사용되는 경우, 스택은 예를 들어 도 1에 도시된 바와 같은 LED에 접합될 수 있거나, LED로부터 분리되고 렌즈, 도광체 또는 다른 적합한 수단에 의해 LED에 결합되어 펌프 광을 수용할 수 있다.
전형적으로, 스택은 거시적 관점으로부터 공칭으로 평탄하고 평면적이며, 따라서 데카르트 x-y-z 좌표계는 z-축이 스택의 평면에 수직하도록 도면에 포함된다. z-축은 스택의 성장 방향, 즉 스택 제조 동안, 구성층(constituent layer)의 성장이 발생되는 방향을 나타낼 수 있다. 이 경우에, 스택의 제1 외측 표면(312)은 스택의 "개시 표면"으로서 언급될 수 있으며, 스택의 대향하는 제2 외측 표면(314)은 "종료 표면"으로서 언급될 수 있다. 대안적으로, 스택의 성장 방향은 음의 z-방향일 수 있다. 이 경우에, 제1 외측 표면(312)은 스택의 "종료 표면"으로서 언급되고, 제2 외측 표면(314)은 "개시 표면"으로서 언급된다. "개시 표면" 및 "종료 표면", 그리고 "개시"층 및 "종료"층과 같은 관련 용어는 스택의 시간 순서에 따른 성장을 기술한다. 일부 설계 목적을 위해, 제1 성장 반도체층이 후에 에칭되어 제거되는 경우에는, 제2 성장 반도체층이 개시층으로 간주되고, 제2 성장층의 외측 표면은 스택의 개시 표면으로 간주된다는 점에 주목한다. 유사하게, 최종 성장 반도체층이 후에 에칭되어 제거된다면, 제2 내지 최종 성장 반도체층은 스택의 종료층으로 간주되고, 이 층의 외측 표면은 스택의 종료 표면으로 간주된다.
스택(310)의 측방향 경계는 스택이 x-y 평면을 따라 측방향으로 연장될 수 있음을 나타내기 위해 파형 선으로 도시되어 있다.
스택(310)은 2개 이상의 영역, 즉 활성 영역(316) 및 제1 비활성 영역(318)으로 이루어지는 것으로 간주될 수 있다. 도 3의 실시예에서, 스택(310)은 제2 비활성 영역(320)을 또한 포함한다. 활성 영역은 적어도 제1 포텐셜 우물(322)을 포함하고, 제1 파장(λ1)의 광을 포텐셜 우물의 전이 에너지에 대응하여 제2 파장(λ2)의 광으로 변환하도록 구성된다. 활성 영역은 또한, 포텐셜 우물에 가까이 근접하고 포텐셜 우물의 전이 에너지보다 큰 밴드 갭 에너지를 갖는 하나 이상의 흡수층을 포함할 수 있다. 제1 비활성 영역(318)은 스택의 외측 표면(314)으로부터 활성 영역(316)으로 연장되고, 제1 비활성 영역 내에서 전파되는 제1 파장(λ1)의 광이 다른 광으로 실질적으로 변환되지 않음을 특징으로 한다. 제2 비활성 영역(320)은, 외측 표면(312)으로부터 활성 영역(316)까지 연장된다는 것을 제외하고는 제1 비활성 영역과 유사하다. 제1 파장(λ1)의 펌프 광 5개의 예시적인 광선이 외측 표면(312)에서 스택으로 진입하는 것으로 도시되어 있는데, 이 외측 표면은 펌프 광원을 향해 대면하기 때문에, 스택의 "조명 표면"으로서 언급될 수 있다. 제1 광선(324a)은 제2 비활성 영역(320)에서 흡수되지만, 어떠한 실질적인 광의 재발광도 생성하지 않는다. 제2 및 제3 광선(324b, 324c)은 활성 영역(316)에 흡수되고, 각각은 제2 파장(λ2)(또는 다른 재발광된 파장)의 재발광된 광을 생성한다. 제4 광선(324d)은 제1 비활성 영역(318)에 흡수되고, 어떠한 실질적인 광의 재발광도 생성하지 않는다. 제5 광선(324e)은 스택(310)의 어떠한 부분에 의해서도 흡수되지 않고, 외측 표면(314)의 추출 특징부를 통해 스택을 빠져나간다.
활성 영역과 비활성 영역의 경계는 스택(310)의 별개의 층들 사이에서의 물리적인 경계 또는 인터페이스와 일치하거나 일치하지 않을 수 있음에 주목한다. 예를 들어, 펌프 광을 흡수하는 균일한 반도체층이 포텐셜 우물에 인접하여 배치되고 반도체 재료를 위한 전하 캐리어의 확산 길이보다 실질적으로 더 큰 두께를 갖는다면, 포텐셜 우물에 근접한 층의 부분, 예를 들어 포텐셜 우물의 경계의 하나 또는 두 개의 소수 캐리어 확산 길이 내의 부분은 활성 영역의 일부로 간주되고, 포텐셜 우물로부터 더 먼 층의 나머지는 비활성 영역의 일부로 간주될 수 있다. 층의 근접부에서 흡수되는 펌프 광은 전자-정공 쌍들을 생성하고, 이들은 포텐셜 우물로 이동하여 방사성 재발광을 생성할 수 있다. 또한, 층의 먼 부분에서 흡수되는 펌프 광은 전자-정공 쌍들을 생성할 수 있지만, 이들은 포텐셜 우물 내의 캐리어보다 비-방사성으로 재조합할 가능성이 더 커서 상당한 재발광을 생성하지 않는다.
따라서, 예를 들어, RSC가 반도체 흡수층들에 의해 분리된 복수의 포텐셜 우물을 포함하는 주요 층 그룹을 포함하는데, 이때 주요 층 그룹의 일 측에 "개시" 포텐셜 우물이, 그리고 반대측에는 "종료" 포텐셜 우물이 있으며, RSC는 또한 주요 층 그룹의 이들 양측에 배치되는 두꺼운 반도체 흡수층들을 포함하고, 이때 활성 영역은 예를 들어 (1) 주요 층 그룹의 경계의 하나의 소수 캐리어 확산 길이 내에 존재하는 두꺼운 흡수층의 부분과 주요 층 그룹의 조합, 또는 (2) 예를 들어 주요 층 그룹의 경계의 2개의 소수 캐리어 확산 길이 내에 존재하는 두꺼운 흡수층의 부분과 주요 층 그룹의 조합에 대응할 수 있다.
반도체층 스택의 상이한 층들 또는 영역들의 굴절률들이 또한 중요할 수 있다. 일부 경우에 있어서, 활성 영역 내에서 생성된 광이 전반사(TIR)에 의해 비활성 영역으로 진입하는 것이 방지되지 않도록, 예를 들어 펌프 파장 또는 재발광 파장에서 측정된, 활성 영역의 굴절률 n1 이상인 굴절률 n2를 비활성 영역이 갖는 것이 바람직할 수 있다. 또한, 스택은 활성 영역의 굴절률 n1의 제1 층과 비활성 영역의 굴절률 n2의 제2 층 사이에 배치되는 스택 내의 임의의 층에 대해, TIR을 피하기 위해 그러한 층의 굴절률이 n2 이하가 되도록 설계될 수 있다.
또한, 일부 실시예에서, 층 스택은 활성 영역의 굴절률 n1의 제1 층과 비활성 영역의 굴절률 n2의 제2 층 사이에 배치된 캐리어 장벽층을 포함할 수 있다. 캐리어 장벽층은 본 명세서에 참고로 포함된, 2008년 6월26일자로 출원된 발명의 명칭이 "반도체 광 변환 구조물(Semiconductor Light Converting Construction)"인 계류 중인 미국 출원 제61/075,918호에서 더 완전하게 논의되어 있다. 캐리어 장벽층은 바람직하게는, 적어도 제2 층의 밴드 갭 에너지보다 큰 밴드 갭 에너지를 가져, 전하 캐리어들이 비활성층으로 이동하는 것 및 비-방사성으로 조합되는 것을 방지한다. 그러나, 증가된 밴드 갭을 갖는 재료는 종종 감소된 굴절률을 가지며, 따라서 캐리어 장벽의 굴절률이 n1 미만이면, 제1 층에서 재발광된 광의 TIR을 피하기 위해, 광학적으로 얇도록, 예를 들어 전반사 소산장(evanescent field) 투과 깊이보다 더 얇도록 제조되는 것이 바람직하다.
도 3으로 돌아오면, 스택(310)은 외측 표면(314)에 제공된 오목부(326)의 형태인 복수의 추출 특징부를 포함한다. 오목부(326)는 규칙적인 반복 패턴으로, 또는 비-반복적이거나 랜덤한 배열로 배열될 수 있다. 오목부는 오목부 깊이(328), 개구 크기(330) 및 간격 또는 피치(332)에 의해 추가로 특징지어질 수 있다. 오목부가 하나의 오목부로부터 다른 오목부까지 이들 파라미터 중 임의의 것에서 실질적인 변동성을 나타내는 경우, 적절한 파라미터(들)의 평균이 사용될 수 있다. 규칙적인 어레이의 경우에, 이들 파라미터 모두는 각각의 오목부에 대해 동일하거나 실질적으로 동일할 수 있다. 오목부 설계에 있어서의 균일성의 하나의 이점은 최적의 성능을 보다 일관되게 달성하는 능력일 수 있다. 예를 들어, 오목부가 습식 에칭 기술을 사용하여 형성된다면, 개구 크기의 변동은 대응하는 개구 깊이의 변동을 발생시킬 수 있다. 그러한 깊이 변동은, 특히 어떠한 오목부도 비활성 영역의 두께와 같은 주어진 값보다 더 큰 깊이를 갖지 않는 것이 요구되는 경우라면, 달성가능한 최대 평균 오목부 깊이에 실제적인 제한을 둘 수 있다. 물론, 설계자가 오목부들을 깊이, 개구 크기, 형상 등이든 아니든 이들에서 공칭으로 동일하게 제작하려고 할지라도, 부식제 용액, 에칭될 재료, 또는 환경 조건이든 아니든 이들의 정상적인 공정-관련 불균일성 또는 결함이 오목부들의 전체 집단에 걸쳐 측정될 때 파라미터의 일부 제한된 변동 또는 그의 일부 상당한 하위세트(subset)를 필연적으로 이끌어들일 것이다.
도 3은 비활성 영역(320)에서가 아닌 비활성 영역(318)에서 형성되는 추출 특징부를 도시하지만, 다른 실시예에서는 추출 특징부가 영역(318)이 아닌 영역(320)에서 형성될 수 있거나, 추출 특징부가 비활성 영역(318, 320) 둘 모두에, 즉 반도체 스택(310)의 양측에 형성될 수 있다.
추출 특징부의 다른 중요한 설계 태양은 특징부의 형상, 프로파일 또는 윤곽이다. 오목부(326)는 예를 들어 대체로 만곡되거나 U-자형인 종단부(terminus)를 갖는 것으로 예시된다. 이들 오목부들 각각의 표면의 상당 부분은 예를 들어 x-y 평면에 대해 소정 경사각으로 기울어진 표면들로 구성된다. 이는 오목부의 투영 면적 또는 오목부의 평면도를 고려하면, 예를 들어 음의 z-방향을 따라 위로부터 스택을 보았을 때(도 3 참조) 특히 그러하다. 다른 추출 설계는 다른 형상을 이용한다. 일부 설계는 예를 들어 x-y 평면에 대해 비스듬히 기울어진, 예를 들어 10 내지 80도의 범위로 기울어진 다소 비례하는 표면 영역을 가질 수 있다. 수직 측벽 및 평탄한 수평 종단부만을 갖는 설계는 x-y 평면에 대해 비스듬히 기울어진 표면 영역을 실질적으로 갖지 않을 수 있다.
본 발명자들이 연구한 또 다른 설계 파라미터는 추출 특징부의 패턴이다. 일부 패턴은 랜덤일 수 있는 반면에 다른 패턴은 고도로 규칙적이고 균일할 수 있다. 고도로 규칙적인 패턴은 추출 특징부들 사이의 피치가 충분히 작다면, 광결정(photonic crystal)으로 알려진 나노구조체를 생성하는 데 사용될 수 있다. 광결정은 발광을 위한 상태 밀도를 수정하는 데 사용될 수 있고, 또한 소자에 의해 발광된 광의 각도 분포를 제어하는 데 사용될 수 있다. 일반적으로, 광결정에 대해서, 구멍 패턴의 피치(Λ)는 재료의 발광 파장(λ2/n)과 대략 동일하다. 가시 발광기에 대해, 200 ㎚ 미만의 피치 및 100 ㎚ 정도의 직경을 갖는 구멍의 패턴이 효과적인 결과를 위해 사용된다. 그러한 특징부의 제조는 통상적으로 전자빔 리소그래피, 나노임프린트 리소그래피 또는 다른 고도로 진보된 패터닝 기술을 필요로 한다. 대조적으로, 본 발명자들은 재료의 발광 파장(λ2/n)보다 실질적으로 더 큰 피치, 또는 공기 내에서 발광된 파장(λ2)보다 더 큰 피치가 RSC로부터의 추출 효율을 증가시키는 데 효과적이라는 것을 밝혀냈다. 일부 경우에, 피치는 공기 내에서 발광된 파장(λ2)의 1, 2, 3, 4 또는 5배 이상일 수 있다. 상대적으로 큰 특징부 크기는 종래의 접촉 또는 근접 포토리소그래피 공구를 사용하여 패턴화될 수 있다.
오목부의 패턴은 또한 패킹 밀도(packing density)에 의해 특징지어질 수 있다. 패킹 밀도는, 외측 표면을 위로부터 보았을 때, 즉 평면도에서 복수의 오목부에 의해 점유되는 퍼센트 면적으로 정의될 수 있다.
본 발명자들의 연구는 반도체 스택의 소정의 설계 파라미터가 최적으로 설계된 추출 특징부와 관련될 수 있다는 것을 보여주었다. 이들 파라미터에는, 오목부가 형성되는 비활성 영역의 두께(334) 및 가장 가까운 포텐셜 우물 거리(336)가 포함된다. 가장 가까운 포텐셜 우물 거리(336)는 스택의 외측 표면(314)으로부터, 외측 표면에서 가장 가까운 포텐셜 우물 - 도 3의 경우에, 포텐셜 우물(322) - 까지의 거리이다(가장 가까운 포텐셜 우물 거리는 스택의 특정 외측 표면에 관련되고, 따라서 예를 들어 추출 특징부가 스택의 양측에 형성된다면, 스택의 일 표면 또는 일 측에 대한 가장 가까운 포텐셜 우물 거리는 전형적으로 스택의 다른 표면 또는 다른 측에 대한 가장 가까운 포텐셜 우물 거리와는 상이할 것이라는 점에 주목한다). 스택(310)의 다른 특징적 거리인 스택 외측 표면(312, 314)들 사이에서 측정된 스택 두께(338)가 또한 도 3에 도시되어 있다. 일반적으로, 추출 특징부를 갖는 도파관 모드의 더 강한 상호작용 및 절감된 비용으로 인해, 보다 얇은 구조체가 바람직하지만, 이들 효과는 기계적인 취급 곤란성 및 가능한 수명 효과에 의해 상쇄될 수 있다. 일부 실시예에서, 오목부 깊이(328)는 활성 영역, 또는 활성 영역의 포텐셜 우물을 투과함이 없이, 가능한 많은 슬래브 도파 모드(slab waveguiding mode)를 교란하도록, 스택 두께(338)의 50% 정도일 수 있다.
본 발명자들의 연구의 일부로서, 본 발명자들은 전자기 시뮬레이션을 수행하여 RSC에 대한 최적의 광 추출 설계 특징부를 확인하는 것을 도왔다. 유한 차분 시간 도메인(finite difference time domain, FDTD) 시뮬레이션이 광학 모델링을 위해 사용되었다. FDTD 시뮬레이션 방법은 편광 및 가간섭(coherence) 효과를 포함한 관련된 모든 광학적 특징을 고려하여서, RSC 최적 성능을 위한 신뢰할만한 설계 도구를 제공한다.
도 3의 실시예에 도시된 기본적인 RSC 소자 구조체가 모델링의 전형으로서 사용되었다. 특히, 모델은, 가변 두께(T)(도 3의 두께(334) 참조) 및 굴절률 2.646인 상부 비활성 영역, 두께 600 ㎚ 및 굴절률 2.646인 중앙 활성 영역, 및 두께 500 ㎚ 및 굴절률 2.45인 하부 비활성 영역을 갖는 RSC 또는 층 스택을 상정하였다. 물론, 본 문맥에서, "상단" 및 "하단"은 식별의 목적만을 위한 것이며, 중력과 관련한 임의의 특정 방향을 의미하는 것은 아니다. 모델에 사용된 굴절률 및 다른 재료 특징은 RSC에의 사용에 적합한, CdMgZnSe 재료에 대한 전형적인 굴절률에 기초하였다. 예를 들어, 상단 비활성 영역은 공기(굴절률 1.0)에 노출되는 것으로 모델링되었고, 하단 비활성 영역은 RSC를 LED에 결합하는 데 사용될 수 있는 접합 재료를 대표하는 굴절률 1.5의 매체에 노출되는 것으로 모델링되었다. 공기 및 접합 재료 매체뿐만 아니라 양쪽의 비활성 영역은 광을 전혀 흡수하지 않는 것으로 상정되었다.
오목부 프로파일 및 오목부 패턴뿐만 아니라, 피치(Λ)(도 3의 치수(332) 참조), 개구 크기(ApS)(도 3의 치수(330) 참조), 오목부 깊이(DD)(도 3의 치수(328) 참조), 비활성 영역 두께(T)(도 3의 치수(334) 참조)가 연구를 위한 파라미터로서 초기에 선택되었다. 모델로 상정된 펌프 광은 굴절률 1.5의 접합 재료의 확장된 공급원으로부터 주입되었으며, 스택 위의 공기 중의 소정 위치에서 수집된 재발광된 광의 양을 계산하였다. 따라서, 모델은 소자의 추출 효율 면에서 RSC 또는 층 스택의 성능을 특징으로 한다. 본 명세서에서 시뮬레이션 또는 모델링의 결과와 관련되어 보고되는 바와 같은 추출 효율(예를 들어, 이하의 표 2 내지 표 5 참조)은, 달리 언급되지 않는 한, 스택의 출력측(예를 들어, 도 3의 표면(314) 참조)으로부터 발광된 재발광된 광(예를 들어, 파장(λ2)의 광)의 전자기 플럭스(flux)를 활성 영역의 포텐셜 우물 내에서 생성되는 재발광된 광(예를 들어, 파장(λ2)의 광)의 전자기 플럭스로 나눈 비로서 계산된다.
일련의 모델에서, 본 발명자들은 피치(Λ), 개구 크기(ApS) 및 비활성 영역 두께(T)를 변경하는 효과를 연구하였다. 추출 특징부로 상정된 이들 모델은 도 4의 평명도에 도시된 오목부 패턴(410)을 갖는 동일한 오목부였다. 평면도에서의 개별 오목부는 도면 부호 "412"에 의해 지시되어 있다. 이 패턴은 약 50%의 패킹 비를 갖는다. 절단선(414)을 통한 오목부의 단면 프로파일이 도 6의 모델화된 RSC(610)에 도시되어 있다. 이 RSC는 제1 비활성 영역(612), 활성 영역(614) 및 제2 비활성 영역(616)을 갖는다. RSC의 외부 표면은 표면(612a) 및 표면(616a)이다. 표면(612a)은 내부에 오목부(620)가 형성되고, 이러한 일련의 모델에서 상기 오목부는 상기 도 4의 오목부(412)에 대응한다. 오목부(620)는 도시된 바와 같이 만곡된 측벽을 갖는 대체로 U-자형의 종단부를 갖는다. 그러한 만곡된 특징부는 공지된 습식 에칭 기술에 의해 획득가능할 수 있다. 표면(616a)은 접합 재료(618)에 노출된다. 다양한 층에 대해 상정된 두께 및 굴절률은 전술된 바와 같다.
이러한 일련의 모델에 대한 결과가 표 2에 제공되어 있다. 이 표에서, 추출 효율에 더하여, "개선도(improvement factor)"가 또한 나타나 있다. 이러한 개선도는 모델링된 특정 소자에 대한 추출 효율을, 동일한 소자이나 추출 특징부가 없는, 즉 비활성 영역(612)의 외측 표면에 오목부가 형성되어 있지 않은 소자에 대한 추출 효율로 나눈 비이다. 따라서, 예를 들어 개선도 2라는 것은, 추출 특징부를 갖는 실시예가 추출 특징부가 없는 실시예의 추출 효율에 비해 2배의 추출 효율(100% 이상)을 가졌다는 것을 의미한다.
Figure pct00002
이들 실시예 각각에 대해 개구 크기(ApS)는 피치 값(Λ)에 따라 일정한 비율로 만들어진다는 것에 주목한다. Λ = 2.8 ㎛에 대해 ApS = 2 ㎛이며, Λ = 0.7 ㎛에 대해 ApS = 0.5 ㎛이다. 이러한 데이터는 비활성 영역 두께(T)에 관하여 에칭 깊이 또는 오목부 깊이(DD)를 증가시킴으로써 추출 효율이 증가될 수 있다는 것을 나타낸다. 예를 들어, 50, 60, 70, 80 또는 90% 이상의 비가 바람직할 수 있다. 오목부 깊이는 또한 비활성 영역 두께의 실질적으로 100%일 수 있다. 오목부 깊이가 더 증가하게 되면, 오목부는 인접한 활성 영역(614)에서 재료를 제거하거나 변위시키기 시작할 것이다. 추출 효율의 극대화의 관점에서, 활성 영역으로부터 상당량의 재료를 제거하는 것, 예를 들어 포텐셜 우물의 일부분을 제거하는 것은 바람직하지 않을 수 있다. 따라서, 적어도 일부의 경우에는 오목부 깊이 또는 평균 오목부 깊이가 바람직하게는 비활성 영역 두께의 100% 이하이다.
많은 실제 실시예에서, 가장 가까운 포텐셜 우물, 예를 들어 비활성 영역(612)에 가장 가까이 놓여 있는 활성 영역(614) 내의 포텐셜 우물은 비활성 영역에 상대적으로 가깝게 놓여 있다. 따라서, 상기 결과를 기초로 하여, 오목부 깊이(DD) 대 가장 가까운 포텐셜 우물 거리(도 6에서, 표면(612a)으로부터 영역(614) 내 가장 가까운 포텐셜 우물까지의 거리)의 비를 50, 60, 70, 80, 또는 90% 이상, 및 바람직하게는 100% 이하로 유지하는 것이 또한 바람직할 수 있다.
오목부 깊이 대 비활성 영역 두께의 비의 관점에서 또는 오목부 깊이 대 가장 가까운 포텐셜 우물 거리의 관점에서 추출 특징부를 특징짓는 것의 대안으로서(또는 그에 추가하여), 추출 특징부는 대신(또는 그에 더하여) 오목부의 바닥 또는 종단부로부터 비활성 영역의 경계 또는 가장 가까운 포텐셜 우물의 경계까지의 거리(또는 오목부의 전체 집단에 대해 평균을 내든 그의 일부 상당한 하위세트에 대해 평균을 내든간에 평균 거리)에 의해 특징지어질 수 있다. 이렇게 특징지어진 이들 거리 중 임의의 거리 또는 모든 거리는 바람직하게는, 750 ㎚ 미만, 또는 500 ㎚ 미만, 또는 250 ㎚ 미만, 또는 100 ㎚ 미만이다.
일부 경우에서, RSC 내의 광 전파는 슬래브 도파관 내에서의 광 전파로서 근사화될 수 있다. 활성 영역 및 비활성 영역(들), 또는 이들의 일부분의 상대 굴절률에 따라, 도파는 RSC의 전체 두께로 또는 그 두께의 일부 부분으로만 제한될 수 있다. 오목부의 깊이는 활성 영역에서의 광 재생성에 악영향을 미치지 않고서 가능한 많이 평면 도파관(예를 들어, 스택의 고 굴절률 부분으로 나타남)을 방해하도록 선택될 수 있다. 따라서, 예를 들어, 본 명세서에 기술된 오목부 또는 다른 추출 특징부는 RSC 또는 스택의 전체 두께의 50% 초과인 비활성 영역 두께를 갖는 비활성 영역에 형성될 수 있다. 그러나, 일부 실시예에서, 스택의 전체 두께는 RSC 내에 도파관의 일부를 효과적으로 형성하지 않는, 상대적으로 낮은 굴절률의 비활성 영역을 포함할 수 있다. 그러한 경우에, 추출 특징부는 도파관의 일부를 효과적으로 형성하는 더 높은 굴절률의 제2 비활성 영역에 제공될 수 있으며, 제2 비활성 영역은 활성 영역의 두께보다 더 큰 두께를 갖는다.
다른 일련의 모델에서, 본 발명자들은 추출 특징부의 단면 형상 또는 프로파일의 효과를 연구하였다. 이러한 모델링은 절단선(414)을 통한 오목부의 단면 프로파일이 이제는 도 7의 모델링된 RSC(710)로 변경된 것을 제외하고는 오목부들의 동일한 패턴(410)을 다시 상정하였다. 이 RSC는 도 6의 RSC(610)와 동일하며, 따라서 비활성 영역(612)이 비활성 영역(712)으로 대체된 것을 제외하고는, 많은 구성요소에 대해 동일한 도면 부호가 사용된다. 이 영역(712)은 동일한 오목부(720)가 형성되어 있는 외측 표면(712a)을 가지며, 오목부(720)는 이제 도 4의 오목부(412)에 대응한다. 만곡된 표면 오목부(620)와는 대조적으로, 오목부(720)는 도시된 바와 같이, 실질적으로 만곡된 측면이 없고 기울어져 배치된 표면이 없는 대체로 직사각형 형상의 종단부를 갖는다. 도 7의 직사각형 형상의 프로파일은 소정의 건식 에칭 공정에 의해 달성가능할 수 있다. 다양한 층에 대해 상정된 두께 및 굴절률은 다시 전술된 바와 같다.
이러한 일련의 모델에 대한 결과가 표 3에 제공되어 있다.
Figure pct00003
개구 크기(ApS)는 이전과 같이 피치 값(Λ)에 따라 일정한 비율로 만들어진다는 것에 다시 주목한다. 이 데이터는 만곡된 표면, 및/또는 비스듬히 경사진 표면이 추출 효율을 증가시키는 것을 도울 수 있다는 것을 가리킨다. 바람직하게는, 추출 특징부의 표면의 상당한 부분이 만곡되거나 비스듬히 경사진다. 예를 들어, 평면도에서 주어진 오목부의 주어진 돌출된 영역에 대해, 상기 영역의 20% 이상, 또는 40%, 60% 또는 80% 이상은 바람직하게는 층 스택의 평면에 대해 소정 경사각으로 경사지거나 만곡되는 표면에 대응한다. 또한, 이러한 영역의 백분율은 바람직하게는 예를 들어 10 내지 80도의 범위의 경사각으로 기울어진 표면에 대응할 수 있다.
통상적인 많은 에칭 공정에서, 정사각형 또는 직사각형과 같은 세그먼트화된 형상을 갖는 오목부보다 둥근 평면도 형상 또는 개구를 갖는 오목부를 제조하는 것이 더 용이하다. 따라서, 본 발명자들은 상이한 평면도 추출 특징부 형상들의 효과를 또한 연구하였다. 추가적인 일련의 모델에서, 본 발명자들은 정사각형 또는 다이아몬드형 개구를 갖는 오목부를 포함하는 오목부 패턴(410)을 도 5에 도시된 오목부 패턴(510)과 비교하였다. 패턴(510)에서, 개별 오목부(512)는 원형 개구를 갖는다. 선택된 원 직경(ApS는 Λ와 공칭으로 동일하도록 선택되었음)에 대해, 개구 형상의 이러한 변화는 또한, 패킹 비를 변경시킨다는 것에 주목한다. 패턴(510)은 앞서 정의된 바와 같은 패킹 비가 약 79%이다.
이러한 일련의 모델에 대해, 본 발명자들은 본 명세서에서 제1 실시예로 언급되는, 도 4의 정사각형-개구 패턴을 도 6의 U자형 오목부 프로파일과 조합한 전술한 실시예를, 본 명세서에서 제2 실시예로 언급되는, 도 5의 원형-개구 패턴을 도 6과 실질적으로 유사한 U자형 오목부 프로파일과 조합한 유사한 실시예와 비교하였다. 따라서, 제2 실시예에 사용된 오목부는 도 6에 도시된 U자형 프로파일에 유사한 절단선(514)(도 5)을 따른 단면 프로파일을 나타냈으며, 이때 ApS/Λ의 변경된 비에 대해 측방향 척도 인자 조정(lateral scaling factor adjustment)이 이루어졌다.
이러한 일련의 모델에 대한 결과가 표 4에 제공되어 있다.
Figure pct00004
본 발명자들은 원형 개구를 갖는 제2 실시예는 정사각형 개구를 갖는 제1 실시예보다 약간 더 낮은 추출 효율을 제공한다는 것을 관찰했다.
또 다른 일련의 모델에서, 본 발명자들은 추출 특징부의 상이한 단면 형상들 또는 프로파일들로의 추가적인 연구를 수행하였다. 이러한 모델링은 정사각형 형상의 개구를 갖는 도 4의 오목부 패턴(410)을 다시 상정하였다. 본 발명자들은 3개의 실시예, 즉 절단선(414)을 통한 단면이 도 7에 도시된 제1 실시예(직사각형 형상의 프로파일), 절단선(414)을 통한 단면이 도 8에 도시된 제2 실시예(V자 형상의 프로파일) 및 절단선(414)을 통한 단면이 도 9에 도시된 제3 실시예(오버-에칭된 U자 형상의 프로파일)를 비교하였다. 도 8의 RSC(810)는 비활성 영역(612)이 비활성 영역(812)으로 대체되는 것을 제외하고는, 도 6의 RSC(610)와 동일하며, 따라서 많은 구성요소에 대해 동일한 도면 부호가 사용된다. 이 영역(812)은 동일한 오목부(820)가 형성되는 외측 표면(812a)을 갖는다. 만곡된 표면 오목부(620)와는 대조적으로, 오목부(820)는 도시된 바와 같이, 만곡된 측벽이 실질적으로 없지만 실질적으로 전체가 경사져 배치되는 측면을 갖는 대체로 V자형의 종단부를 갖는다. 도 8의 V자형 프로파일은 선택적인 에칭제, 즉 상이한 결정 방향에 대해 상이한 에칭률을 갖는 에칭제를 사용하거나, 그레이스케일 리소그래피 기술을 사용하여 달성가능할 수 있다.
본 발명자들은 본 명세서에 개시된 추출 특징부를 형성하기 위해, 매우 다양한 포토리소그래피 기술들 또는 이들의 조합 중 임의의 것을 사용하는 것을 고려한다. 접촉 리소그래피, 간섭 리소그래피, 투사 리소그래피, 임프린트 리소그래피, 및 노광 마스크 또는 포토레지스트로서 역할하는 자가 조립된 입자(self-assembled particle)에 기초한 패터닝이 단지 몇몇 예이다.
도 9의 RSC(910)는 또한, 비활성 영역(612)이 이번에는 비활성 영역(912)으로 다시 대체되었다는 점을 제외하고, 도 6의 RSC(610)와 동일하며, 이때 많은 구성요소에 대해 동일한 도면 부호가 사용된다. 이 영역(912)은 동일한 오목부(920)가 형성되는 외측 표면(912a)을 갖는다. 오목부(920)는 오목부(620)의 종단부와 유사한 대체로 U자형의 만곡된 종단부를 갖는다. 그러나, 예를 들어 적어도 도 9에 도시된 단면도의 관점에서, 인접한 오목부들 사이의 영역(912)의 상부 부분을 완전히 제거한 에칭제 용액에 의해 오목부(920)가 만들어졌다.
이러한 일련의 모델에 대한 결과가 표 5에 제공되어 있다.
Figure pct00005
도 9의 구조화된 표면의 흥미로운 태양은 도 9의 단면도의 관점에서, 영역(912) 내의 인접한 오목부들 사이의 칼날 형상의 구조체의 감소된 높이(912b)이다. 다른 단면도에서, 오목부(920)들 사이의 그러한 높이 감소는 존재할 수도 있고 존재하지 않을 수도 있다는 것에 주목한다. 형성되는 3차원 구조체의 특성에 따라, 감소된 높이(912b)에 존재하는 칼날 형상의 돌출부를 비활성 영역(912)의 외측 표면으로서 간주하는 것이 적절할 수 있다. 예를 들어, 도 9a의 평면도에서 도시된 추출 표면(940)을 참조한다. 표면(940)은 평탄한 외측 표면에 제공된 원형 개구(950)들의 패턴을 갖는 마스크를 통한 에칭에 의해 형성되었다. 평면도에서 대략적으로 원형의 개구 형상을 갖는 오목부(952)가 형성될 때까지, 에칭은 개구를 통해 표면으로 진행한다. 에칭 전에, 그 상부 표면이 원래의 평탄한 외측 표면과 일치하는 재료(954)의 지주(post)는 도시된 바와 같이 제위치에 남아 있다. 절단선(958)을 따른 단면에서 구조화된 표면을 볼 때, 인접한 오목부들 사이의 칼날 형상의 구조체(956)가 관찰될 것이다. 그러나, 절단선(960)을 따른 단면에서 구조화된 표면을 볼 때, 그러한 칼날 형상의 구조체는 관찰되지 않고, 원래의 평탄한 외측 표면과 일치하는 평탄한 상단을 갖는 지주(954)가 대신 관찰될 것이다.
제조예
본 발명자들은 비스듬히 기울어진 측벽을 갖는 오목부에 의해 형성되는 추출 구조체를 갖는 RSC 소자를 제조하였다. III-V족 (InP) 웨이퍼 기판 상에서 성장된 CdMgZnSe 및 유사한 II-VI족 반도체 재료를 사용하여 분자선 에피택시(MBE) 성장 기술을 사용하여 RSC 소자를 제조하였다. RSC는 활성 영역에 배치된 적어도 하나의 포텐셜 우물, 및 비활성 영역을 포함하였다. 비활성 영역은, 그 외부 표면이 RSC의 외부 표면을 형성하는 상대적으로 두꺼운(1 마이크로미터 정도) II-VI족 윈도우층에 실질적으로 대응하였다.
본 명세서에서 제조예와 관련하여 보고되는 "추출 효율"은, 달리 언급되지 않는 한, 스택의 출력측(예를 들어, 도 3의 표면(314) 참조)으로부터 발광된 재발광된 광(예를 들어, 파장(λ2)의 광)의 전자기 플럭스를, 스택에 의해 흡수되는 (예를 들어, 파장(λ1)의) 펌프 광의 전자기 플럭스로 나눈 비로서 계산된다.
RSC의 이러한 외부 표면 상에 체커판 패턴을 한정하기 위해 표준 포토리소그래피를 먼저 이용하였다. 포토리소그래피 공정에 이어서, 습식 화학 에칭을 적용하여 포토레지스트 패턴을 RSC로 전사하고, 단계적 깊이 프로파일(U자형 종단부)을 갖는 에칭된 오목부를 생성하였다. 에칭액 화학적 성질 및 공정의 선택이 중요하였다. 완벽한 등방성 에칭이 둥근 측벽을 갖는 오목부를 생성한다. 완벽한 이방성 에칭은 직선형 측벽을 갖는 오목부를 생성하며, 이방성 에칭만이 웨이퍼 (스택) 평면에 평행한 노출된 표면을 공략한다면, 측벽은 수직이 된다. 습식 화학 에칭액은 등방성 또는 이방성 에칭을 발생시킬 수 있으며, 이방성 에칭 또는 등방성과 이방성 에칭 둘 모두의 조합의 잠재적 이점이 또한 조사될 수 있다.
본 예에서, 등방성 습식 화학 에칭을 사용하였다. 본 발명자들은 농축 HBr 또는 HBr 용액이 CdMgZnSe를 에칭하기 위한 양호한 후보라는 것을 밝혀냈다. 재료 조성에 따라 에칭률의 변동의 문제를 다루기 위하여, 보다 신속한 에칭 및 보다 양호한 에칭 제어를 위해 소량의 Br2를 에칭 용액에 첨가하였다. 이러한 접근법에 의해 생성된 에칭된 오목부(1012)의 추출 표면(1010)의 디지털 표현이 도 10의 사시도에 도시되어 있다. CdMgZnSe RSC 소자를 H2O:HBr:Br2 =120:20:1 용액에 150초 동안 실온에서 교반하지 않고 담가둠으로써 외측 표면(1014)에 오목부(1012)를 에칭하였다. 에칭 후에, 샘플에서 포토레지스트를 벗겨냈으며, 이어서 표면을 원자력 현미경(atomic force microscopy, AFM)에 의해 특징지었다. 표면을 도 10에 도시된 2개의 경로(1016, 1018)를 따라 AFT로 주사함으로써 특징지었다. 도 11의 선(1110)은 경로(1016)에 대응하는 수평축을 따른 주사 위치의 함수로서 나노미터 단위의 측정된 상대적 수직 위치 또는 높이를 나타낸다. 도 12의 선(1210)은 주사 경로(1018)를 제외하고는 도 11의 선과 유사하다. 도 10 내지 도 12에서 명확한 바와 같이, 에칭된 오목부는 시뮬레이션된 추출 구조체의 측벽 프로파일과 유사한 측벽 프로파일을 갖는다.
추출 특징부를 갖지 않는 RSC 샘플에 비해, 도 10 내지 도 12의 만곡된 측벽을 갖는 추출 패턴으로 제조된 RSC 샘플은 파장 변환 효율의 3배 개선을 나타내었으며, 최대 50%의 추출 효율을 관찰하였다. 대안적인 실시예에서, 도 10의 둥근 개구라기보다는 정사각형 형상의 평면도 개구를 갖도록 오목부를 에칭할 수 있다. 에칭 용액에 의한 언더커팅(undercutting) 존재시 이를 달성하기 위해, 포토레지스트 마스크에 사용된 패턴은 "전치왜곡되어(predistorted)" 보다 이상적인 에칭된 구조체를 생성할 수 있다. 예를 들어, 코너에서 세리프(serif)를 갖는 정사각형 패턴을 이용할 수 있다.
추출 특징부를 통합하기 위해 추가적인 RSC 소자를 제조하였다. 이들 RSC 소자는 RSC의 반도체층 스택을 RSC의 성장 기판의 부재시 캐리어 윈도우와 조합하였으며, 이 구조체는 "RSC 캐리어 소자"로 언급되며, 발명의 명칭이 "LED와의 사용을 위한 재발광 반도체 캐리어 소자 및 제조 방법(Re-Emitting Semiconductor Carrier Devices For Use With LEDs and Methods of Manufacture)"인 공동 출원된 미국 출원 제61/175636호(대리인 관리번호 65435US002)에서 보다 완전하게 설명되어 있다. 소판(platelet) 형태의 그러한 RSC 캐리어 소자를 웨이퍼 형태의 III-V족 반도체 기판 상에 분자선 에피택시에 의해 성장된 II-VI족 에피택셜층으로부터 제조하였다. 공칭 에피택셜층(InP 기판 및 GaInAs 버퍼층 포함)이 하기의 표 6에 열거되어 있다. 위에서 논의된 역 배향 구성을 위해 RSC의 층 배열을 설계하였으며, 여기서 RSC의 개시 표면을 펌프 광이 RSC로 통과하여 진입하는 RSC의 조명 표면이 되도록 설계한다. 이를, 예를 들어 RSC의 활성 영역(성장 시퀀스(growth sequence) #5-13의 층들)과 RSC의 종료 표면(시안 블로커(cyan blocker) 층의 외부 표면) 사이의 시안 블로커 층(성장 시퀀스 #15)의 배치를 통해 알 수 있다.
Figure pct00006
II-VI족 층 스택(성장 시퀀스 2-15)은 4개의 포텐셜 우물을 갖는 RSC를 형성한다. 이들 층이 III-V족 기판 상에서 성장한 후에, 오목부 또는 피트(pit)의 규칙적인 어레이 또는 패턴의 형태의 광 추출 특징부를 RSC의 노출된 주 표면, 즉 시안 블로커 층의 종료 표면 내로 에칭하였다. 종래의 접촉 포토리소그래피 및 습식 에칭에 의해 피트 패턴을 달성하였다. 퓨쳐렉스(Futurrex) PR1-1000A 포토레지스트를 패터닝하여 대략 2 ㎛ 직경의 개구들 또는 개방부들을 만들었으며, 중심간 간격이 4 ㎛인 육각형 패턴으로 배열되게 하였다. RSC의 노출된 표면을 약 40초 동안 (부피 기준으로) 100 ㎖ H2O : 20 ㎖ HBr : 1 ㎖ Br2의 용액 중에서 에칭하였다. 언더커팅으로 인해, 이는 약 2 ㎛의 반경을 갖는 대략 반구형인 에칭 피트 또는 오목부를 생성하였다. 이러한 추출 구조체의 광학 현미경 사진의 그레이스케일 표현이 도 13에 나타나 있다. 이 도면에서, 오목부(1310)는 원형 형상의 평면도 개구를 갖는 것이 명확하게 보이며, 구조체의 측방향 치수는 제공된 5.0 마이크로미터 눈금에 의해 결정될 수 있다. 도면에서, 어두운 링(1312)은 사용된 조명 장치의 아티팩트(artifact)이다.
포토레지스트의 제거 후에, 구조물의 텍스처 형성된 면, 즉 RSC의 종료 표면을 노어랜드(Norland) 83H 열경화 접착제(미국 뉴저지주 크랜베리 소재의 노어랜드 프로덕츠(Norland Products))를 사용하여 캐리어 윈도우로서 역할하는 유리 현미경 슬라이드 커버에 접합시켜 120℃ 핫플레이트 상에서 경화시켰다. 슬라이드 커버는 모든 가시광에 대해 실질적으로 투과성이었으며, 두께가 약 167 마이크로미터이고, 측방향 치수가 25 ㎜ × 25 ㎜였다. 비교시, 성장 기판 웨이퍼 및 RSC는 측방향 치수가 20 ㎜ × 20 ㎜였다. 휘어짐을 방지하기 위해, 슬라이드 커버를, 그의 일 면을 왁스를 사용하여 현미경 슬라이드에 부착시킨 후에 슬라이드 커버의 다른 면을 RSC/기판 웨이퍼에 부착함으로써 보강하였다. InP 기부 층을 간단한 기계적 래핑(lapping) 및 뒤이은 3:1 HCl:H2O의 용액에서의 에칭에 의해 제거하였다. 에칭제는 GaInAs 버퍼층(성장 시퀀스 #1)에서 멈췄다. 이어서, 이 버퍼층을 수산화암모늄 30 ㎖(30 중량%), 과산화수소 5 ㎖(30 중량%), 아디프산 40 g 및 물 200 ㎖의 교반된 용액에서 제거하여, 현미경 슬라이드 커버 및 보강 현미경 슬라이드에 부착된 II-VI족 RSC(성장 시퀀스의 층 #2-15)만을 남겼다. 또한, 윈도우층보다 더 낮은 밴드 갭을 가지며, 따라서 펌프 파장의 광을 흡수하는 노출된 얇은 CdZnSe층(층 2)을 유도 결합 플라스마 반응성-이온 에칭(inductively-coupled plasma reactive-ion etching, ICP-RIE) 시스템(옥스포드 인스트루먼츠(Oxford Instruments))을 사용하여 아르곤에서 쇼트 플라스마 에칭에 의해 제거하였다. 에칭 조건은 약 85초 @ 100W RF 전력을 포함한다. 대안적으로, 이 층은 HBr:H2O:Br2 또는 Br2:메탄올을 포함하는 II-VI족 화합물을 에칭하는 데 적합한 습식 에칭제 기술에 의해 제거될 수 있다.
이어서, 현미경 슬라이드를 구조물로부터 제거하여, 남아 있는 모든 것이 슬라이드 커버에 부착된, RSC를 구성하는 II-VI족 층 스택이도록 하여, RSC에 대한 손상 없이 그리고 파손 없이 실험실에서 취급될 수 있는 RSC 캐리어 소자를 형성하였다. 이어서, 기계적 다이싱(dicing)을 사용하여 RSC 캐리어 소자를 소판 형태로 절단하였다. 20 ㎛ 다이아몬드 블레이드를 갖는 디스코 다이싱 톱을 사용하여 샘플을 1 ㎜ × 1 ㎜의 정사각형으로 절단하였다. 이러한 소판을 루미레즈 레벨 플립 칩(Lumileds Rebel flip chip) LED에 접합함으로써 소판의 유효성을 시험하였다. 미국 미시건주 미들랜드 소재의 다우 코닝(Dow Corning)으로부터 구입되는 실가드(Sylgard) 184 열경화 실리콘의 작은 방울을 주어진 LED 상으로 분배하였으며, 이어서 RSC 캐리어 소자 소판을 다이 접합기에서 LED에 접합시켰다. 접합된 샘플을 125℃에서 10분 동안 경화시켰다. 광학 측정은, 대부분의 청색 LED 펌프 광이 녹색 (재발광된) 광으로 변환되었으며, 소매우 적은 청색 펌프 광이 접합 접착제를 통해 빠져나왔다는 것을 나타내었다.
상기 예는 II-VI족 반도체 RSC 층에 기초하지만, 전적으로 III-V족 반도체로 제조되는 것을 포함한 다른 유형의 RSC 층이 또한 고려된다.
달리 표시되지 않는다면, 본 명세서와 특허청구범위에 사용되는 수량, 특성의 측정치 등을 나타내는 모든 수는 용어 "약"에 의해 수식되는 것으로서 이해되어야 한다. 따라서, 반대로 표시하지 않는다면, 본 명세서 및 특허청구범위에 기술된 수치적 파라미터는 본 출원의 교시를 이용할 당업자들이 얻고자 하는 원하는 특성에 따라 변할 수 있는 근사치이다. 특허청구범위의 범주에 대한 등가물의 원칙의 적용을 제한하려고 시도함이 없이, 각각의 수치적 파라미터는 적어도 보고된 유효 숫자의 수의 관점에서 그리고 통상의 반올림 기법을 적용하여 해석되어야 한다. 본 발명의 넓은 범주를 기술하는 수치 범위 및 파라미터가 근사치임에도 불구하고, 임의의 수치 값이 본 명세서에 설명된 특정 예에 기술되는 한, 이들은 가능한 한 합리적으로 정확히 보고된다. 그러나, 임의의 수치 값은 시험 또는 측정 한계와 관련된 오차를 분명히 포함할 수 있다.
본 발명의 다양한 변형 및 변경은 본 발명의 범주 및 사상으로부터 벗어남이 없이 당업자에게 명백하게 될 것이며, 본 발명이 본 명세서에 기술된 예시적인 실시예들로 제한되지 않음을 이해하여야 한다. 예를 들어, 읽는 사람은 달리 표시되지 않는 한, 개시된 일 실시예의 특징이 다른 모든 개시된 실시예에 또한 적용될 수 있음을 생각하여야 한다. 본 명세서에서 언급되는 모든 미국 특허, 특허 출원 공보와, 기타 특허 및 특허외 문헌은, 그들이 전술한 개시 내용과 상반되지 않는 범위 내에서 참고로 포함된다는 것을 또한 이해하여야 한다.

Claims (50)

  1. 반도체층들의 스택(stack)을 포함하며,
    상기 스택은,
    제1 파장(λ1)의 광을 제2 파장(λ2)의 광으로 변환하도록 구성되고, 적어도 제1 포텐셜 우물(potential well)을 포함하는 활성 영역; 및
    스택의 외측 표면으로부터 활성 영역까지 연장되는 제1 비활성 영역 - 외측 표면으로부터 활성 영역까지의 거리는 제1 비활성 영역의 두께에 대응하고, 제1 비활성 영역은 내부에서 전파되는 제1 파장(λ1)의 광이 다른 광으로 실질적으로 변환되지 않는 것을 특징으로 함 - 을 포함하며,
    스택은 또한 외측 표면으로부터 제1 비활성 영역 내로 연장되는, 스택 내부에 형성된 복수의 오목부(depression)를 포함하고, 오목부는 평균 오목부 깊이에 의해 특징지어지며, 평균 오목부 깊이는 제1 비활성 영역의 두께의 50% 이상인 소자.
  2. 제1항에 있어서, 오목부들은 공칭으로 동일한 깊이를 갖는 소자.
  3. 제1항에 있어서, 평균 오목부 깊이는 제1 비활성 영역의 두께의 60% 이상인 소자.
  4. 제3항에 있어서, 평균 오목부 깊이는 제1 비활성 영역의 두께의 70% 이상인 소자.
  5. 제4항에 있어서, 평균 오목부 깊이는 제1 비활성 영역의 두께의 80% 이상인 소자.
  6. 제5항에 있어서, 평균 오목부 깊이는 제1 비활성 영역의 두께의 90% 이상인 소자.
  7. 제1항에 있어서, 오목부는 활성 영역 내로는 실질적으로 연장되지 않는 소자.
  8. 제1항에 있어서, 각각의 오목부는 평면도에서 2차원 형상을 가지며, 오목부들은 공칭으로 동일한 2차원 형상을 갖는 소자.
  9. 제1항에 있어서, 각각의 오목부는 평면도에서 최대 측방향 치수를 가지며, 오목부들은 공칭으로 동일한 측방향 치수를 갖는 소자.
  10. 제1항에 있어서, 스택은 기준 평면에 대체로 평행한 측방향으로 연장되고, 각각의 오목부는 기준 평면에 대해 소정 경사각(oblique angle)으로 기울어진 표면을 포함하는 소자.
  11. 제10항에 있어서, 각각의 오목부는 평면도에서 돌출된 구역을 가지며, 돌출된 구역의 20% 이상은 소정 경사각들로 기울어진 표면들에 대응하는 소자.
  12. 제11항에 있어서, 돌출된 구역의 20% 이상은 10도 내지 80도 범위의 경사각들로 기울어진 표면들에 대응하는 소자.
  13. 제10항에 있어서, 각각의 오목부는 기준 평면에 수직한 국부적 단면 평면에서 소정 프로파일(profile)을 가지며, 각각의 오목부의 프로파일은 만곡부를 포함하는 소자.
  14. 제13항에 있어서, 각각의 오목부의 프로파일은 대체로 U자 형상의 종단부(terminus)를 포함하는 소자.
  15. 제10항에 있어서, 각각의 오목부는 기준 평면에 수직한 국부적인 단면 평면에서 소정 프로파일을 가지며, 각각의 오목부의 프로파일은 대체로 V자 형상의 종단부를 포함하는 소자.
  16. 제10항에 있어서, 각각의 오목부는 기준 평면에 수직한 국부적인 단면 평면에서 소정 프로파일을 가지며, 각각의 오목부의 프로파일은 대체로 절두형 V자 형상의 종단부를 포함하는 소자.
  17. 제1항에 있어서, 반도체층 스택의 활성 영역은 또한, 제1 포텐셜 우물에 근접하고 제1 포텐셜 우물의 전이 에너지보다 큰 밴드 갭 에너지(band gap energy)를 갖는 제1 흡수층을 포함하는 소자.
  18. 제1항에 있어서, 스택은 기준 평면에 대체로 평행한 측방향으로 연장되고, 오목부들 중 적어도 일부 오목부들 사이의 외측 표면의 부분은 평탄하고 기준 평면에 평행한 소자.
  19. 제1항에 있어서, 복수의 오목부는 40% 이상의 패킹 밀도(packing density)를 가지며, 패킹 밀도는 외측 표면이 평면도로 도시될 때 복수의 오목부에 의해 점유되는 퍼센트 면적인 소자.
  20. 제19항에 있어서, 복수의 오목부는 50% 이상의 패킹 밀도를 갖는 소자.
  21. 제20항에 있어서, 복수의 오목부는 60% 이상의 패킹 밀도를 갖는 소자.
  22. 제1항에 있어서, 활성 영역은 제1 굴절률을 갖는 제1 반도체 재료를 포함하고, 비활성 영역은 제2 굴절률을 갖는 제2 반도체 재료를 포함하며, 제1 및 제2 굴절률들은 제2 파장(λ2)에서 측정되고, 제2 굴절률은 제1 굴절률의 80% 이상인 소자.
  23. 제1항에 있어서, 복수의 오목부는 인접하는 오목부들 사이의 평균 간격(Λ)에 의해 특징지어지며, 간격(Λ)은 제2 파장(λ2)을 비활성 영역의 굴절률로 나눈 것보다 큰 소자.
  24. 제1항에 있어서, 외측 표면은 공기에 노출되는 소자.
  25. 제1항에 있어서, 외측 표면은 고체 비-반도체 재료로 덮인 소자.
  26. 제25항에 있어서, 고체 비-반도체 재료는 접합 재료를 포함하는 소자.
  27. 제1항에 있어서, 스택은 전체 스택 두께를 가지며, 제1 비활성 영역의 두께는 전체 스택 두께의 50% 초과인 소자.
  28. 제1항에 있어서, 활성 영역은 활성 영역 두께를 가지며, 제1 비활성 영역의 두께는 활성 영역 두께보다 큰 소자.
  29. 제1항에 있어서, 제1 파장(λ1)의 광을 발광하도록 구성된 전계발광 소자와 조합되는 소자.
  30. 반도체층들의 스택을 포함하며,
    상기 스택은,
    제1 파장(λ1)의 광을 제2 파장(λ2)의 광으로 변환하도록 구성되고, 적어도 제1 포텐셜 우물을 포함하는 활성 영역; 및
    스택의 외측 표면으로부터 활성 영역으로 연장되고, 내부에서 전파되는 제1 파장(λ1)의 광이 다른 광으로 실질적으로 변환되지 않음을 특징으로 하는 제1 비활성 영역을 포함하며,
    제1 포텐셜 우물은, 스택의 외측 표면에 가장 가까운 포텐셜 우물이고, 외측 표면으로부터 제1 포텐셜 우물까지의 가장 가까운 포텐셜 우물 거리에 의해 특징지어지며,
    스택은 또한 외측 표면으로부터 제1 비활성 영역 내로 연장되는, 스택 내부에 형성된 복수의 오목부를 포함하고, 오목부는 평균 오목부 깊이에 의해 특징지어지며, 평균 오목부 깊이는 가장 가까운 포텐셜 우물 거리의 50% 이상인 소자.
  31. 제30항에 있어서, 오목부는 공칭으로 동일한 깊이를 갖는 소자.
  32. 제30항에 있어서, 평균 오목부 깊이는 가장 가까운 포텐셜 우물 거리의 60% 이상인 소자.
  33. 제32항에 있어서, 평균 오목부 깊이는 가장 가까운 포텐셜 우물 거리의 70% 이상인 소자.
  34. 제33항에 있어서, 평균 오목부 깊이는 가장 가까운 포텐셜 우물 거리의 80% 이상인 소자.
  35. 제34항에 있어서, 평균 오목부 깊이는 가장 가까운 포텐셜 우물 거리의 90% 이상인 소자.
  36. 제30항에 있어서, 오목부는 활성 영역 내로는 실질적으로 연장되지 않는 소자.
  37. 제30항에 있어서, 스택은 기준 평면에 대체로 평행한 측방향으로 연장되고, 각각의 오목부는 기준 평면에 대해 소정 경사각으로 기울어진 표면을 포함하는 소자.
  38. 제37항에 있어서, 각각의 오목부는 평면도에서 돌출된 구역을 가지며, 돌출된 구역의 20% 이상은 소정 경사각들로 기울어진 표면들에 대응하는 소자.
  39. 제38항에 있어서, 돌출된 구역의 20% 이상은 10도 내지 80도 범위의 경사각들로 기울어진 표면들에 대응하는 소자.
  40. 제30항에 있어서, 복수의 오목부는 40% 이상의 패킹 밀도를 가지며, 패킹 밀도는 외측 표면이 평면도로 도시될 때 복수의 오목부에 의해 점유되는 퍼센트 면적인 소자.
  41. 제30항에 있어서. 제1 파장(λ1)의 광을 발광하도록 구성된 전계발광 소자와 조합되는 소자.
  42. 제1 파장의 광을 흡수하고 더 긴 제2 파장의 광을 발광하도록 구성된 반도체층들의 스택을 포함하며,
    상기 스택은,
    포텐셜 우물;
    제1 파장의 광을 흡수하고, 굴절률이 n1인 제1 반도체층; 및
    굴절률이 n2이고, 제2 파장에서 스택으로부터 광을 추출하기 위한 복수의 추출 구조체를 포함하는 제2 반도체층을 포함하며,
    n2는 n1 이상인 다층 반도체 구조물.
  43. 제42항에 있어서, 제1 반도체층과 제2 반도체층 사이에 배치되는 스택의 임의의 층에 대해서는, 그러한 층은 n2 이하인 굴절률을 갖는 물품.
  44. 제42항에 있어서, 스택은 제1 반도체층과 제2 반도체층 사이에 배치되는 제3 반도체층을 포함하고, 제2 반도체층은 제2 밴드 갭 에너지를 갖고, 제3 반도체층은 제2 밴드 갭 에너지보다 큰 제3 밴드 갭 에너지를 갖는 물품.
  45. 제42항에 있어서,
    포텐셜 우물 및 제1 반도체층은 제1 파장의 광이 제2 파장의 광으로 변환되는 스택의 활성 영역의 일부이고, 스택은 또한 스택 내에서 전파되는 제1 파장의 광이 광으로 실질적으로 변환되지 않는 것을 특징으로 하는 비활성 영역을 가지며, 비활성 영역은 제2 반도체층을 포함하고 비활성 영역 두께를 가지며,
    복수의 추출 구조체는 평균 오목부 깊이에 의해 특징지어지는 복수의 오목부를 포함하고, 평균 오목부 깊이는 비활성 영역 두께의 50% 이상인 물품.
  46. 제42항에 있어서, 스택은 기준 평면에 대체로 평행한 측방향으로 연장되고, 복수의 추출 구조체는 복수의 오목부를 포함하고, 각각의 오목부는 기준 평면에 대해 소정 경사각으로 기울어진 표면을 포함하는 물품.
  47. 제46항에 있어서, 각각의 오목부는 평면도에서 돌출된 구역을 가지며, 돌출된 구역의 20% 이상은 소정 경사각들로 기울어진 표면들에 대응하는 물품.
  48. 제47항에 있어서, 돌출된 구역의 20% 이상은 10도 내지 80도 범위의 경사각들로 기울어진 표면들에 대응하는 물품.
  49. 제46항에 있어서, 복수의 오목부는 40% 이상의 패킹 밀도를 가지며, 패킹 밀도는 외측 표면이 평면도로 도시될 때 복수의 오목부에 의해 점유되는 퍼센트 면적인 물품.
  50. 제46항에 있어서, 제1 파장의 광을 발광하도록 구성된 전계발광 소자와 조합되는 물품.
KR1020117028807A 2009-05-05 2010-04-30 향상된 추출 효율을 갖는 재발광 반도체 구조물 KR20120016262A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17564009P 2009-05-05 2009-05-05
US61/175,640 2009-05-05

Publications (1)

Publication Number Publication Date
KR20120016262A true KR20120016262A (ko) 2012-02-23

Family

ID=42455420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028807A KR20120016262A (ko) 2009-05-05 2010-04-30 향상된 추출 효율을 갖는 재발광 반도체 구조물

Country Status (7)

Country Link
US (1) US8461568B2 (ko)
EP (1) EP2427922A1 (ko)
JP (1) JP2012526392A (ko)
KR (1) KR20120016262A (ko)
CN (1) CN102460741A (ko)
TW (1) TW201104917A (ko)
WO (1) WO2010129412A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994071B2 (en) 2009-05-05 2015-03-31 3M Innovative Properties Company Semiconductor devices grown on indium-containing substrates utilizing indium depletion mechanisms
WO2011008476A1 (en) 2009-06-30 2011-01-20 3M Innovative Properties Company Cadmium-free re-emitting semiconductor construction
WO2010129464A1 (en) 2009-05-05 2010-11-11 3M Innovative Properties Company Re-emitting semiconductor carrier devices for use with leds and methods of manufacture
WO2011008474A1 (en) 2009-06-30 2011-01-20 3M Innovative Properties Company Electroluminescent devices with color adjustment based on current crowding
EP2449856A1 (en) 2009-06-30 2012-05-09 3M Innovative Properties Company White light electroluminescent devices with adjustable color temperature
WO2012067766A2 (en) * 2010-11-18 2012-05-24 3M Innovative Properties Company Light emitting diode component comprising polysilazane bonding layer
DE102011012608A1 (de) * 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper
KR101481593B1 (ko) * 2011-05-13 2015-01-12 엘지전자 주식회사 무분극 질화물계 발광 소자 및 그 제조방법
US9331252B2 (en) 2011-08-23 2016-05-03 Micron Technology, Inc. Wavelength converters, including polarization-enhanced carrier capture converters, for solid state lighting devices, and associated systems and methods
US8975614B2 (en) 2011-08-23 2015-03-10 Micron Technology, Inc. Wavelength converters for solid state lighting devices, and associated systems and methods
CN103137812B (zh) * 2011-12-03 2015-11-25 清华大学 发光二极管
JP2017003697A (ja) * 2015-06-08 2017-01-05 パナソニックＩｐマネジメント株式会社 発光素子および発光装置
CN113228309B (zh) * 2019-11-26 2022-04-29 重庆康佳光电技术研究院有限公司 发光二极管结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3343026A (en) 1963-11-27 1967-09-19 H P Associates Semi-conductive radiation source
US7253445B2 (en) 1998-07-28 2007-08-07 Paul Heremans High-efficiency radiating device
JP5965095B2 (ja) 1999-12-03 2016-08-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 内部および外部光学要素による光取出しを向上させた発光ダイオード
US6610598B2 (en) * 2001-11-14 2003-08-26 Solidlite Corporation Surface-mounted devices of light-emitting diodes with small lens
US7361938B2 (en) 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
US7553683B2 (en) 2004-06-09 2009-06-30 Philips Lumiled Lighting Co., Llc Method of forming pre-fabricated wavelength converting elements for semiconductor light emitting devices
US7126160B2 (en) 2004-06-18 2006-10-24 3M Innovative Properties Company II-VI/III-V layered construction on InP substrate
TWI308397B (en) * 2004-06-28 2009-04-01 Epistar Corp Flip-chip light emitting diode and fabricating method thereof
US7534633B2 (en) 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US7404756B2 (en) * 2004-10-29 2008-07-29 3M Innovative Properties Company Process for manufacturing optical and semiconductor elements
US7402831B2 (en) 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
JP2006310721A (ja) 2005-03-28 2006-11-09 Yokohama National Univ 自発光デバイス
US7285791B2 (en) 2006-03-24 2007-10-23 Goldeneye, Inc. Wavelength conversion chip for use in solid-state lighting and method for making same
US20070284565A1 (en) 2006-06-12 2007-12-13 3M Innovative Properties Company Led device with re-emitting semiconductor construction and optical element
US7902542B2 (en) 2006-06-14 2011-03-08 3M Innovative Properties Company Adapted LED device with re-emitting semiconductor construction
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US7745843B2 (en) 2006-09-26 2010-06-29 Stanley Electric Co., Ltd. Semiconductor light emitting device
KR100856282B1 (ko) 2007-03-05 2008-09-03 삼성전기주식회사 광자 리사이클링을 이용한 광자결정 발광소자
CN101627482A (zh) * 2007-03-08 2010-01-13 3M创新有限公司 发光元件阵列
WO2009048704A2 (en) * 2007-10-08 2009-04-16 3M Innovative Properties Company Light emitting diode with bonded semiconductor wavelength converter
JP2011523212A (ja) 2008-06-05 2011-08-04 スリーエム イノベイティブ プロパティズ カンパニー 半導体波長変換器が接合された発光ダイオード
EP2308104A4 (en) 2008-06-26 2014-04-30 3M Innovative Properties Co SEMICONDUCTOR LIGHT CONVERSION CONSTRUCTION
US9053959B2 (en) 2008-06-26 2015-06-09 3M Innovative Properties Company Semiconductor light converting construction
US8994071B2 (en) 2009-05-05 2015-03-31 3M Innovative Properties Company Semiconductor devices grown on indium-containing substrates utilizing indium depletion mechanisms
WO2010129464A1 (en) 2009-05-05 2010-11-11 3M Innovative Properties Company Re-emitting semiconductor carrier devices for use with leds and methods of manufacture
WO2011008474A1 (en) 2009-06-30 2011-01-20 3M Innovative Properties Company Electroluminescent devices with color adjustment based on current crowding
EP2449856A1 (en) 2009-06-30 2012-05-09 3M Innovative Properties Company White light electroluminescent devices with adjustable color temperature

Also Published As

Publication number Publication date
TW201104917A (en) 2011-02-01
US20120074381A1 (en) 2012-03-29
EP2427922A1 (en) 2012-03-14
WO2010129412A1 (en) 2010-11-11
CN102460741A (zh) 2012-05-16
JP2012526392A (ja) 2012-10-25
US8461568B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
KR20120016262A (ko) 향상된 추출 효율을 갖는 재발광 반도체 구조물
KR102208684B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR100649494B1 (ko) 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
KR101862500B1 (ko) 광학 기판, 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
EP2733752B1 (en) Light emitting element and method for manufacturing the same
JP4829190B2 (ja) 発光素子
US7985972B2 (en) Light emitting device having protrusion and recess structure and method of manufacturing the same
US9461198B2 (en) Backside transparent substrate roughening for UV light emitting diode
JP2013175750A (ja) 半導体チップおよび半導体チップの製造方法
CN104781941A (zh) 光学基板、半导体发光元件及其制造方法
JP2013009004A (ja) 発光素子
JP2007150072A (ja) インプリント用スタンパおよびそれを用いた発光素子
Huang et al. Enhanced light extraction efficiency of GaN-based hybrid nanorods light-emitting diodes
JP2012513681A (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
TWI774759B (zh) 發光元件及其製造方法
Wierer et al. III-nitride LEDs with photonic crystal structures
KR20090099537A (ko) 피라미드형 광 결정 발광 소자
JP2020107778A (ja) 深紫外ｌｅｄ装置及びその製造方法
KR20160092635A (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
KR101025990B1 (ko) 미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법
JP2010267994A (ja) 発光素子
Ooi Light extraction efficiency of nanostructured III-nitride light-emitting diodes
KR101346802B1 (ko) 개선된 광 추출 효율을 갖는 발광다이오드 및 그것을 제조하는 방법
JP2009043895A (ja) 発光素子
Bao et al. Improvement of light extraction from micro-pattern encapsulated GaN-based LED by imprinting

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid