KR20120012676A - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR20120012676A
KR20120012676A KR1020100074798A KR20100074798A KR20120012676A KR 20120012676 A KR20120012676 A KR 20120012676A KR 1020100074798 A KR1020100074798 A KR 1020100074798A KR 20100074798 A KR20100074798 A KR 20100074798A KR 20120012676 A KR20120012676 A KR 20120012676A
Authority
KR
South Korea
Prior art keywords
circuit pattern
layer
insulating
pattern groove
forming
Prior art date
Application number
KR1020100074798A
Other languages
Korean (ko)
Inventor
이상명
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100074798A priority Critical patent/KR20120012676A/en
Publication of KR20120012676A publication Critical patent/KR20120012676A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to being selectively plated by forming a cover layer on an area excluding a circuit pattern. CONSTITUTION: An insulating plate(110) is composed of a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic and inorganic composition substrate, or a glass fiber impregnation substrate. A plurality of first circuit patterns(120) is formed on the insulating plate as a base circuit pattern. An insulating layer(130) is formed on the insulating plate by filling the first circuit pattern. The insulating layer includes a via hole(135) exposing the first circuit pattern and a circuit pattern groove(131) for forming a plurality of second circuit patterns(150). A metal layer(140) is formed into the U shape of the circuit pattern groove. The second circuit pattern and via(151) are formed on the metal layer to fill each circuit pattern groove and via hole.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같Printed Circuit Boards (PCBs) are like copper on electrically insulating substrates.

은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. Is formed by printing a circuit line pattern with a conductive material, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components to the flat surface surface, in order to mount many electronic elements of various types densely on a flat plate.

한편, 최근에는 전자부품의 고성능화 및 소형화에 대응하기 위하여 인쇄회로기판의 두께를 감소시킴과 동시에 기판의 표면을 평탄화할 수 있는 매립 패턴(Buried pattern) 기판이 사용되고 있다. Recently, in order to cope with high performance and miniaturization of electronic components, buried pattern substrates which reduce the thickness of the printed circuit board and planarize the surface of the substrate have been used.

도 1은 일반적인 매립형 인쇄회로기판을 도시한 것이다.1 illustrates a typical buried printed circuit board.

도 1과 같이 매립형 인쇄회로기판(10)은 절연 기판(1)의 표면에 매립 패턴홈(2)을 형성하고, 매립 패턴홈(2)을 도금으로 매립하여 회로 패턴(3)을 형성한다.As shown in FIG. 1, the buried printed circuit board 10 forms a buried pattern groove 2 on the surface of the insulating substrate 1, and fills the buried pattern groove 2 with plating to form a circuit pattern 3.

매립 패턴(3)이 형성된 인쇄회로기판(10)은 기저회로패턴과 컨택부의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되며, 기저회로패턴 및 컨택부의 피치가 균일하고 미세하게 형성될 수 있다. The printed circuit board 10 having the buried pattern 3 may have a very high bonding force with the insulating member due to the structure of the base circuit pattern and the contact portion, and the pitch of the base circuit pattern and the contact portion may be uniformly and finely formed.

그러나, 매립형 회로 패턴(3)을 도금으로 형성하는 경우, 패턴홈(2)이 형성되어 있는 영역과 이외의 영역 사이에 도금 편차가 발생하여, 도금 후 에칭 시 에칭이 균일하게 진행되지 않는다. 따라서 도 1과 같이 회로 패턴(3)의 일 영역은 에칭이 일어나지 않아 이웃한 회로 패턴과 쇼트가 발생하고, 다른 영역은 과에칭이 일어나 신호 전송에 오류가 발생한다. However, when the buried circuit pattern 3 is formed by plating, plating deviation occurs between a region where the pattern groove 2 is formed and a region other than that, so that etching does not proceed uniformly during etching after plating. Accordingly, as shown in FIG. 1, one region of the circuit pattern 3 does not undergo etching, and short circuits occur between neighboring circuit patterns, and over-etching occurs in another region, thereby causing an error in signal transmission.

실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board having a new structure and a method of manufacturing the same.

실시예는 신호 전달에 유리한 회로 패턴이 형성되는 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board and a manufacturing method thereof, in which a circuit pattern advantageous for signal transmission is formed.

실시예는 표면에 곡선형의 복수의 회로 패턴홈이 형성되어 있는 절연 기판, 그리고 상기 회로 패턴홈을 매립하며 형성되는 복수의 회로 패턴을 포함한다.The embodiment includes an insulating substrate having a plurality of curved circuit pattern grooves formed on a surface thereof, and a plurality of circuit patterns formed by filling the circuit pattern grooves.

한편, 실시예에 따른 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계, 상기 절연 기판의 표면에 회로 패턴홈을 형성하는 단계, 상기 절연 기판의 표면에 제1 금속층을 도금하는 단계, 상기 회로 패턴홈의 상기 제1 금속층을 개방하며 상기 제1 금속층 위에 도금 커버층을 형성하는 단계, 개방되어 있는 상기 회로 패턴홈의 상기 제1 금속층을 씨드층으로 도금하여 상기 회로 패턴홈을 매립하는 제2 금속층을 형성하는 단계, 상기 도금 커버층을 제거하는 단계, 그리고 On the other hand, the method of manufacturing a printed circuit board according to the embodiment comprises the steps of preparing an insulating substrate, forming a circuit pattern groove on the surface of the insulating substrate, plating a first metal layer on the surface of the insulating substrate, the circuit Forming a plating cover layer on the first metal layer by opening the first metal layer of the pattern groove, and plating the first metal layer of the open circuit pattern groove with a seed layer to fill the circuit pattern groove. Forming a metal layer, removing the plating cover layer, and

상기 절연 기판의 표면이 노출될 때까지 상기 제1 및 제2 금속층을 식각하는 단계를 포함한다.Etching the first and second metal layers until the surface of the insulating substrate is exposed.

본 발명에 따르면, 회로 패턴을 기판의 홈을 도금으로 매립하여 형성하면서, 회로 패턴 이외의 영역에 커버층을 형성하여 도금을 선택적으로 수행함으로써 회로 패턴 이외의 영역에 잔류 금속 없이 에칭이 진행될 수 있다.According to the present invention, while the circuit pattern is formed by embedding the grooves of the substrate by plating, etching may be performed without remaining metal in the regions other than the circuit pattern by selectively performing plating by forming a cover layer in a region other than the circuit pattern. .

또한, 회로 패턴을 에지 없이 굴곡을 갖도록 형성함으로써 에지에서 발생하는 노이즈 및 발열을 줄일 수 있으며, 패키지의 고속화 및 고집적화가 가능하다.In addition, by forming the circuit pattern to be curved without edges, it is possible to reduce noise and heat generated at the edges, and to increase the speed and integration of the package.

도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 3은 도 2의 인쇄회로기판을 제조하는 방법을 설명하기 위한 순서도이다.
도 4 내지 도 12는 본 발명의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.
도 13 내지 도 19는 본 발명의 인쇄회로기판을 제조하기 위한 제2 방법을 나타내는 단면도이다.1 is a cross-sectional view of a printed circuit board according to the prior art.
2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
3 is a flowchart illustrating a method of manufacturing the printed circuit board of FIG. 2.
4 to 12 are cross-sectional views showing a first method for manufacturing a printed circuit board of the present invention.
13 to 19 are cross-sectional views showing a second method for manufacturing the printed circuit board of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle.

본 발명은 회로 패턴이 매립형으로 형성되어 있는 인쇄회로기판에 있어서, 회로 패턴이 곡선을 갖도록 형성되어 신호 특성이 향상된 인쇄회로기판을 제시한다.The present invention provides a printed circuit board in which a circuit pattern is formed in a buried type, and the circuit pattern is formed to have a curved line, thereby improving signal characteristics.

이하에서는 도 2 내지 도 12를 참고하여 본 발명의 제1 실시예에 따른 인쇄회로 기판을 설명한다. Hereinafter, a printed circuit board according to a first embodiment of the present invention will be described with reference to FIGS. 2 to 12.

도 2는 본 발명의 실시예에 다른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 제1 회로 패턴(120), 절연층(130) 및 복수의 제2 회로 패턴(150)을 포함한다.Referring to FIG. 2, the printed circuit board 100 according to the present invention includes an insulating plate 110, a first circuit pattern 120 formed on the insulating plate 110, an insulating layer 130, and a plurality of second plates. Circuit pattern 150.

상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 110 includes a polymer resin, the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(110) 위에 기저회로패턴으로서, 복수의 제1 회로 패턴(120)이 형성되어 있다. A plurality of first circuit patterns 120 are formed on the insulating plate 110 as base circuit patterns.

제1 회로 패턴(120)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(120)이 동박층이고 상기 절연 플레이트(110)가 수지를 포함하는 경우, 제1 회로 패턴(120)과 상기 절연 플레이트(110)는 통상의 CCL(Copper clad laminate)일 수 있다.The first circuit pattern 120 is formed of a material having high electrical conductivity and low resistance. The first circuit pattern 120 may be formed by patterning a copper foil, which is a thin copper layer, as a conductive layer, and the first circuit pattern 120 is a copper foil layer and the insulation. When the plate 110 includes a resin, the first circuit pattern 120 and the insulating plate 110 may be a conventional copper clad laminate (CCL).

한편, 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(120)을 매립하며 절연층(130)이 형성되어 있다.On the other hand, the first circuit pattern 120 is buried in the insulating plate 110 and the insulating layer 130 is formed.

상기 절연층(130)은 복수의 절연층(130)으로 형성될 수 있으며, 각각의 절연층(130)은 고분자 수지 등일 수 있다. The insulation layer 130 may be formed of a plurality of insulation layers 130, and each insulation layer 130 may be a polymer resin.

상기 절연층(130)은 제1 회로 패턴(120)을 노출하는 비아홀(135) 및 복수의 제2 회로 패턴(150)을 형성하기 위한 회로 패턴홈(131)을 포함한다. The insulating layer 130 includes a via hole 135 exposing the first circuit pattern 120 and a circuit pattern groove 131 for forming the plurality of second circuit patterns 150.

이때, 회로 패턴홈(131)은 단면이 곡선을 갖도록 형성되어 있으며, 바람직하게는 단면이 U자 형을 이루도록 형성된다. At this time, the circuit pattern groove 131 is formed so that the cross section is curved, and preferably is formed so that the cross section is U-shaped.

상기 회로 패턴홈(131)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 비아홀(135)의 음각 직경은 약 80 μm 이하, 깊이는 약 100 μm 이하를 충족할 수 있다. Pattern width of the circuit pattern groove 131 is from 3 to 25 μ m, the depth of the pattern can be satisfied from 3 to 25 μ m, intaglio diameter of the via hole 135 is approximately 80 μ m or less and a depth of from about 100 It can satisfy μm or less.

절연층(130)의 복수의 비아홀(135) 및 상기 회로 패턴홈(131)의 내부에는 회로 패턴홈(131)의 U자 형상을 따라서 금속층(140)이 형성되어 있다.The metal layer 140 is formed along the U-shape of the circuit pattern groove 131 in the plurality of via holes 135 of the insulating layer 130 and the circuit pattern groove 131.

상기 금속층(140)은 씨드층으로서, 구리, 니켈 또는 이들의 함금으로 형성될 수 있다.The metal layer 140 is a seed layer, and may be formed of copper, nickel, or an alloy thereof.

상기 금속층(140) 위에 각각의 회로 패턴홈(131) 및 비아홀(135)을 매립하는 제2 회로 패턴(150) 및 비아(151)가 형성되어 있다.The second circuit pattern 150 and the via 151 filling the circuit pattern groove 131 and the via hole 135 are formed on the metal layer 140.

상기 제2 회로 패턴(150) 및 비아(151)는 동시에 형성되며, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 금속층(140)을 씨드층으로하여 도금을 수행함으로써 형성될 수 있다.The second circuit pattern 150 and the via 151 may be simultaneously formed, and may be formed of an alloy including at least one of aluminum, copper, silver, platinum, nickel, or palladium, and the metal layer 140 may be a seed layer. Can be formed by performing plating.

도 2의 인쇄회로기판(100)의 경우, 절연층(130)의 회로 패턴홈(131)이 곡선형으로 형성되고, 곡선형의 회로 패턴홈(131)을 금속으로 매립함으로써 제2 회로 패턴(150)을 형성한다.In the printed circuit board 100 of FIG. 2, the circuit pattern groove 131 of the insulating layer 130 is formed in a curved shape, and the second circuit pattern is formed by filling the curved circuit pattern groove 131 with metal. 150).

이와 같이, 제2 회로 패턴(150)을 에지 없이 곡선으로 형성함으로써 에지에 저항이 집중되어 신호 노이즈가 발생하는 것을 방지할 수 있으며, 에지에서 발열이 증가하는 것을 감소할 수 있다. As such, by forming the second circuit pattern 150 in a curve without an edge, resistance at the edge may be concentrated to prevent signal noise from occurring, and an increase in heat generation at the edge may be reduced.

이하에서는 도 3 내지 도 12를 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.Hereinafter, a method of manufacturing the printed circuit board 100 of FIG. 2 will be described with reference to FIGS. 3 to 12.

도 3은 도 2의 인쇄회로기판을 제조하는 방법을 설명하기 위한 순서도이고, 도 4 내지 도 12는 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.3 is a flowchart illustrating a method of manufacturing the printed circuit board of FIG. 2, and FIGS. 4 to 12 are cross-sectional views illustrating a first method of manufacturing the printed circuit board of FIG. 2.

공정이 시작되면(S10), 도 4와 같이 절연 플레이트(110) 위에 제1 회로 패턴(120)을 형성한다.When the process starts (S10), as shown in Figure 4 to form a first circuit pattern 120 on the insulating plate 110.

상기 절연 플레이트(110) 및 상기 제1 회로 패턴(120)의 구성은 CCL의 동박층을 제1 회로 패턴(120)의 설계에 따라 식각함으로써 형성할 수 있으며, 이와 달리 세라믹 기판 위에 동박층을 적층한 뒤 식각함으로써 형성할 수도 있다.The insulating plate 110 and the first circuit pattern 120 may be formed by etching the copper foil layer of the CCL according to the design of the first circuit pattern 120. Alternatively, the copper foil layer may be stacked on the ceramic substrate. It may also be formed by etching.

이때, 제1 회로 패턴(120)은 도 2와 같이 비아홀(135)을 통해 제2 회로 패턴(150)과 연결되는 패턴도 포함할 수 있다. In this case, as illustrated in FIG. 2, the first circuit pattern 120 may also include a pattern connected to the second circuit pattern 150 through the via hole 135.

다음으로 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(120)을 덮도록 상기 절연층(130)을 형성하여 절연 기판을 준비한다(S20).Next, an insulating substrate is prepared by forming the insulating layer 130 on the insulating plate 110 to cover the first circuit pattern 120 (S20).

상기 절연층(130)은 열경화성 수지를 포함하며, 완전히 경화되지 않은 반 경화 수지를 상기 절연 플레이트(110) 위에 소정 두께로 도포함으로써 형성하고 열 및 압력을 가하여 경화함으로써 형성할 수 있으며, 복수의 층으로 형성하는 것도 가능하다.The insulating layer 130 includes a thermosetting resin, and may be formed by applying a semi-cured resin, which is not completely cured, to a predetermined thickness on the insulating plate 110 and curing by applying heat and pressure, and a plurality of layers. It is also possible to form.

다음으로, 도 5와 같이, 절연층(130) 내에 상기 제1 회로 패턴(120)을 노출하는 비아홀(135)을 형성한다. 상기 비아홀(135)은 도 4와 같이 기판의 평면에 대하여 소정 각도로 기울어져 있는 측면을 갖도록 형성될 수 있으며, 이와 달리 기판의 평면에 대하여 수직인 측면을 갖도록 형성될 수도 있다. Next, as shown in FIG. 5, a via hole 135 exposing the first circuit pattern 120 is formed in the insulating layer 130. The via hole 135 may be formed to have a side that is inclined at a predetermined angle with respect to the plane of the substrate as shown in FIG. 4. Alternatively, the via hole 135 may be formed to have a side that is perpendicular to the plane of the substrate.

상기 비아홀(135)은 레이저를 이용하여 형성될 수도 있으며, 이때, 레이저는 UV 레이저 또는 CO2레이저 등을 이용하여 형성할 수 있다.The via hole 135 may be formed using a laser. In this case, the laser may be formed using a UV laser or a CO 2 laser.

또한, 상기 비아홀(135)은 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.In addition, the via hole 135 may be formed by a physical method, that is, by drilling, or may be formed by selective etching by a chemical method.

다음으로, 도 6과 같이 상기 절연층(130) 내에 제2 회로 패턴(150)을 형성하기 위한 회로 패턴홈(131)을 형성한다(S30). 도 6의 경우, 상기 회로 패턴홈(131)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다. Next, as shown in FIG. 6, a circuit pattern groove 131 for forming the second circuit pattern 150 is formed in the insulating layer 130 (S30). In FIG. 6, the circuit pattern groove 131 may be formed using an excimer laser that emits a laser beam having a wavelength in the ultraviolet region. The excimer laser may be a KrF excimer laser (krypton fluorine, center wavelength 248 nm), or an ArF excimer laser (argon fluoride, center wavelength 193 nm).

엑시머 레이저를 통하여 회로 패턴홈(131)을 형성하는 경우, 상기 회로 패턴홈(131)을 동시에 형성하기 위한 패턴 마스크(200)를 형성하고, 상기 패턴 마스크(200)를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.When the circuit pattern groove 131 is formed through an excimer laser, a pattern mask 200 for simultaneously forming the circuit pattern groove 131 is formed, and the excimer laser is selectively selected through the pattern mask 200. It can form by irradiating.

도 6과 같이, 엑시머 레이저를 이용하여 패턴 마스크(200)를 통해 회로 패턴홈(131)을 형성하는 경우, 패턴홈(131)의 단면은 도 6과 같이 사다리꼴 또는 직사각형의 형상의 에지를 갖도록 형성된다.As shown in FIG. 6, when the circuit pattern groove 131 is formed through the pattern mask 200 using an excimer laser, a cross section of the pattern groove 131 is formed to have an edge of a trapezoidal or rectangular shape as shown in FIG. 6. do.

이때, 비아홀(135)이 형성되어 있는 영역은 상기 비아홀(135)의 노출된 상면보다 넓은 면적을 가지는 홈을 형성하여 비아홀(135)에 층상 구조를 형성할 수도 있다. In this case, the region in which the via hole 135 is formed may form a groove having a larger area than the exposed top surface of the via hole 135 to form a layered structure in the via hole 135.

상기 비아홀(135)이 층상 구조로 형성되는 경우, 상기 비아홀(135)의 확장된 상면이 소자를 실장하기 위한 패드로 사용될 수 있어 소자를 실장하는 면적을 확보할 수 있다. When the via hole 135 is formed in a layered structure, an extended upper surface of the via hole 135 may be used as a pad for mounting the device, thereby securing an area for mounting the device.

다음으로, 도 7과 같이, 절연층(130)의 에지를 가지는 패턴홈(131)을 처리하여 곡선형으로 변형한다(S40).Next, as shown in FIG. 7, the pattern groove 131 having the edge of the insulating layer 130 is processed to be deformed in a curved shape (S40).

즉, 에지 있는 회로 패턴홈(131)을 포함하는 절연층(130)을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연층(130)을 제거하고, 절연층(130) 표면을 중화시키는 습식 공정을 통하여 회로 패턴홈(131)의 에지를 제거하여 곡선형의 회로 패턴홈(131)을 형성할 수 있다.That is, a wet process of swelling the insulating layer 130 including the edged circuit pattern groove 131, removing the swelled insulating layer 130 using permanganate, and neutralizing the surface of the insulating layer 130 is performed. The edges of the circuit pattern grooves 131 may be removed to form curved circuit pattern grooves 131.

또는, 이와 달리 저진공에서 플라즈마를 이용한 건식 플라즈마 공정을 통하여도 회로 패턴홈(131)의 에지를 제거할 수 있다.Alternatively, the edge of the circuit pattern groove 131 may be removed through a dry plasma process using plasma in low vacuum.

이와 같이, 회로 패턴홈(131)의 에지를 제거하면, 상기 절연층(130) 표면에 조도가 부여될 수 있다.As such, when the edge of the circuit pattern groove 131 is removed, roughness may be imparted to the surface of the insulating layer 130.

다음으로, 도 8과 같이, 상기 절연층 위에 상기 금속층(140)을 형성한다(S50).Next, as shown in FIG. 8, the metal layer 140 is formed on the insulating layer (S50).

상기 금속층(140)은 무전해 도금 방식으로 형성할 수 있다. The metal layer 140 may be formed by an electroless plating method.

무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층(140)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.The electroless plating method may be performed by treating the degreasing process, the soft corrosion process, the precatalyst process, the catalyst process, the activation process, the electroless plating process, and the anti-oxidation process. In addition, the metal layer 140 may be formed by sputtering metal particles using plasma.

상기 금속층(140)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다. The metal layer 140 is formed of an alloy containing copper, nickel, palladium or chromium.

다음으로, 도 9와 같이, 회로 패턴홈(131) 및 비아홀(135)을 제외한 상기 절연층(130)의 표면에 커버층(160)을 형성한다(S60).Next, as shown in FIG. 9, the cover layer 160 is formed on the surface of the insulating layer 130 except for the circuit pattern groove 131 and the via hole 135 (S60).

상기 커버층(160)은 전기 도금 시, 절연성의 도금 저지층으로써, 감광성 절연 물질, 열경화 물질 또는 열가소성 물질 등일 수 있으며, 절연층(130)의 표면에 코팅 방식으로 도포할 수 있으며, 이때, 롤-투-롤(roll-to-roll) 코팅 방식이 적용될 수 있다.The cover layer 160 may be an insulating plating stop layer during electroplating, and may be a photosensitive insulating material, a thermosetting material, a thermoplastic material, or the like, and may be coated on the surface of the insulating layer 130 by a coating method. A roll-to-roll coating scheme may be applied.

상기 커버층(160)은 적용되는 물질에 따라 건조 공정을 수행할 수도 있다. The cover layer 160 may perform a drying process depending on the material applied.

다음으로, 상기 금속층(140)을 씨드층으로 전도성의 물질을 전해 도금하여 도금층(155)을 형성한다(S70).Next, the metal layer 140 is electroplated with a conductive material as a seed layer to form a plating layer 155 (S70).

상기 도금층(155)은 상기 금속층(140)을 씨드층으로 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.The plating layer 155 may be formed by electroplating the metal layer 140 with a seed layer, and plating may be performed while controlling a current according to the plating area.

상기 도금층(155)은 상기 커버층(160)이 형성되어 있는 영역에는 형성되지 않으며, 상기 커버층(160)이 노출하고 있는 상기 회로 패턴홈(131) 및 비아홀(135)을 충진하며 형성된다.The plating layer 155 is not formed in the region where the cover layer 160 is formed, and is formed by filling the circuit pattern groove 131 and the via hole 135 exposed by the cover layer 160.

상기 도금층(155)은 전도성이 높은 구리로 형성될 수 있다. The plating layer 155 may be formed of copper having high conductivity.

다음으로, 상기 커버층(160)을 제거하여 커버층(160) 하부의 금속층(140)을 노출한다(S80).Next, the cover layer 160 is removed to expose the metal layer 140 under the cover layer 160 (S80).

상기 커버층(160)은 재료에 따라 NaOH, KOH, N2CO3 또는 아민첨가제류 등의 다양한 용액을 적어도 하나 이상 사용하여 박리할 수 있다.The cover layer 160 may be peeled off using at least one of various solutions such as NaOH, KOH, N 2 CO 3, or amine additives, depending on the material.

마지막으로, 도 10과 같이 불필요한 도금층(155) 및 금속층(140)을 식각하고, 패턴홈(131) 및 비아홀(135) 내에만 상기 도금층(155) 및 상기 금속층(140)이 남도록 상기 절연층(130) 표면이 노출될 때까지 식각하여 제2 회로 패턴(150) 및 비아(151)를 형성한다(S90).Finally, as shown in FIG. 10, the unnecessary plating layer 155 and the metal layer 140 are etched and the plating layer 155 and the metal layer 140 remain only in the pattern grooves 131 and the via holes 135. 130, the second circuit pattern 150 and the via 151 are formed by etching until the surface is exposed (S90).

이때, 절연층(130) 표면을 노출하는 방법은 플래시(flash) 에칭하는 방법과 표면 연마 방식 중 선택적으로 수행할 수 있으며, 도금층(155)의 두께가 두꺼운 경우, 하프 에칭 한 뒤 플래시 에칭할 수 있다.In this case, the method of exposing the surface of the insulating layer 130 may be selectively performed by a flash etching method or a surface polishing method. When the thickness of the plating layer 155 is thick, the etching process may be performed after half etching. have.

또한, 상기 회로 패턴홈(131) 및 비아홀(135)이 형성되지 않는 영역에 도금 저지를 위한 커버층(160)을 형성하여 상기 회로 패턴홈(131) 및 비아홀(135)에만 선택적으로 도금을 수행함으로써, 에칭에 의해 제거되어야 하는 금속층(140) 및 도금층(155)의 두께가 유사하게 형성되어 에칭이 균일하게 진행된다. In addition, by forming a cover layer 160 for plating prevention in a region where the circuit pattern groove 131 and the via hole 135 are not formed, plating is selectively performed only on the circuit pattern groove 131 and the via hole 135. As a result, the thicknesses of the metal layer 140 and the plating layer 155 to be removed by etching are similarly formed, so that etching proceeds uniformly.

이와 같이, 상기 절연층(130)이 노출될 때까지 식각하여 상기 회로 패턴홈(131) 및 비아홀(135) 내에만 도금층(155) 및 금속층(140)을 형성하여, 상기 제2 회로 패턴(150) 및 비아(151)를 형성함으로써 제2 회로 패턴(150)이 절연 상태를 유지하며 형성될 수 있다.As such, the plating layer 155 and the metal layer 140 are formed only in the circuit pattern grooves 131 and the via holes 135 by etching until the insulating layer 130 is exposed, thereby forming the second circuit pattern 150. ) And the via 151 may be formed while maintaining the insulating state of the second circuit pattern 150.

또한, 엑시머 레이저를 이용하여 에지 있는 패턴홈(131)을 형성한 뒤, 패턴홈(131)의 에지를 제거하는 후공정을 수행하여, 패턴홈(131)의 단면이 곡선을 갖도록 형성하고, 패턴홈(131)을 매립하여 제2 회로 패턴(150)을 형성함으로써 에지 없는 제2 회로 패턴(150)이 형성될 수 있다.In addition, after the pattern groove 131 having an edge is formed using an excimer laser, a post process of removing the edge of the pattern groove 131 is performed to form a cross section of the pattern groove 131 to have a curve, and the pattern The second circuit pattern 150 without edges may be formed by filling the groove 131 to form the second circuit pattern 150.

이하에서는 도 13 내지 도 19를 참고하여, 본 발명의 인쇄회로기판을 제조하는 제2 방법을 설명한다.Hereinafter, a second method of manufacturing the printed circuit board of the present invention will be described with reference to FIGS. 13 to 19.

공정이 시작되면(S10), 도 4와 같이 절연 플레이트(110) 위에 제1 회로 패턴(120) 및 절연층(130)을 형성하는 것은 제1 방법과 동일하다(S20).When the process starts (S10), as shown in Figure 4 to form the first circuit pattern 120 and the insulating layer 130 on the insulating plate 110 is the same as the first method (S20).

상기 절연층(130)은 열경화성 수지를 포함하며, 완전히 경화되지 않은 반 경화 수지를 상기 절연 플레이트(110) 위에 소정 두께로 도포함으로써 형성하고 열 및 압력을 가하여 경화함으로써 형성할 수 있으며, 복수의 층으로 형성하는 것도 가능하다.The insulating layer 130 includes a thermosetting resin, and may be formed by applying a semi-cured resin, which is not completely cured, to a predetermined thickness on the insulating plate 110 and curing by applying heat and pressure, and a plurality of layers. It is also possible to form.

상기 절연층(130) 내에 상기 제1 회로 패턴(120)을 노출하는 비아홀(135)을 형성한다. 상기 비아홀(135)은 기판의 평면에 대하여 소정 각도로 기울어져 있는 측면을 갖도록 형성될 수 있으며, 이와 달리 기판의 평면에 대하여 수직인 측면을 갖도록 형성될 수도 있다. A via hole 135 exposing the first circuit pattern 120 is formed in the insulating layer 130. The via hole 135 may be formed to have a side surface inclined at a predetermined angle with respect to the plane of the substrate. Alternatively, the via hole 135 may be formed to have a side surface perpendicular to the plane of the substrate.

상기 비아홀(135)은 레이저를 이용하여 형성될 수도 있으며, 이때, 레이저는 UV 레이저 또는 CO2레이저 등을 이용하여 형성할 수 있다.The via hole 135 may be formed using a laser. In this case, the laser may be formed using a UV laser or a CO 2 laser.

또한, 상기 비아홀(135)은 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.In addition, the via hole 135 may be formed by a physical method, that is, by drilling, or may be formed by selective etching by a chemical method.

도 13과 같이 상기 절연층(130) 내에 회로 패턴(150)을 형성하기 위한 회로 패턴홈(131)을 형성한다(S30). 도 13의 경우, 상기 회로 패턴홈(131)은 자외선 영역의 파장을 가지는 UV-YAG 레이저(300)를 사용하여 형성한다.As shown in FIG. 13, a circuit pattern groove 131 for forming a circuit pattern 150 is formed in the insulating layer 130 (S30). In FIG. 13, the circuit pattern groove 131 is formed using a UV-YAG laser 300 having a wavelength in the ultraviolet region.

이와 같이, UV-YAG 레이저(300)를 사용하여 회로 패턴홈(131)을 형성하는 경우, 패턴 마스크 없이 해당 영역에 레이저(300)를 조사함으로써 형성할 수 있으며, UV-YAG 레이저(300)에 의해 형성된 회로 패턴홈(131)은 단면이 도 13과 같이 곡선형으로 형성된다.As such, when the circuit pattern groove 131 is formed using the UV-YAG laser 300, the circuit pattern groove 131 may be formed by irradiating the laser 300 to the corresponding region without the pattern mask, and the UV-YAG laser 300. A circuit pattern groove 131 formed by the cross section is formed in a curved shape as shown in FIG.

이때, 비아홀(135)이 형성되어 있는 영역은 상기 비아홀(135)의 노출된 상면보다 넓은 면적을 가지는 홈을 형성하여 비아홀(135)에 층상 구조를 형성할 수도 있다.In this case, the region in which the via hole 135 is formed may form a groove having a larger area than the exposed top surface of the via hole 135 to form a layered structure in the via hole 135.

이와 같이 비아홀(135)이 층상 구조로 형성되는 경우, 상기 비아홀(135)의 확장된 상면이 소자를 실장하기 위한 패드로 사용될 수 있어 소자를 실장하는 면적을 확보할 수 있다. As described above, when the via hole 135 is formed in a layered structure, an extended upper surface of the via hole 135 may be used as a pad for mounting the device, thereby securing an area for mounting the device.

다음으로, 도 14와 같이, 곡선형의 회로 패턴홈(131)이 형성된 절연층(130)은 스미어를 제거하고 절연층(130) 표면에 조도를 부여하는 디스미어 공정을 더 수행할 수 있다(S40).Next, as shown in FIG. 14, the insulating layer 130 on which the curved circuit pattern groove 131 is formed may further perform a desmear process of removing smear and giving roughness to the surface of the insulating layer 130 ( S40).

다음으로, 도 15와 같이, 상기 절연층(130) 위에 상기 금속층(140)을 형성한다(S50).Next, as shown in FIG. 15, the metal layer 140 is formed on the insulating layer 130 (S50).

상기 금속층(140)은 무전해 도금 방식으로 형성할 수 있다. The metal layer 140 may be formed by an electroless plating method.

무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층(140)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.The electroless plating method may be performed by treating the degreasing process, the soft corrosion process, the precatalyst process, the catalyst process, the activation process, the electroless plating process, and the anti-oxidation process. In addition, the metal layer 140 may be formed by sputtering metal particles using plasma.

상기 금속층(140)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다. The metal layer 140 is formed of an alloy containing copper, nickel, palladium or chromium.

다음으로, 도 16과 같이, 회로 패턴홈(131) 및 비아홀(135)을 제외한 상기 절연층(130)의 표면에 커버층(160)을 형성한다(S60).Next, as shown in FIG. 16, the cover layer 160 is formed on the surface of the insulating layer 130 except for the circuit pattern groove 131 and the via hole 135 (S60).

상기 커버층(160)은 전기 도금 시, 절연성의 도금 저지층으로써, 감광성 절연물질, 열경화 물질 또는 열가소성 물질 등일 수 있으며, 절연층(130)의 표면에 코팅 방식으로 도포할 수 있으며, 이때, 롤-투-롤(roll-to-roll) 코팅 방식이 적용될 수 있다.The cover layer 160 may be an insulating plating stop layer during electroplating, and may be a photosensitive insulating material, a thermosetting material, a thermoplastic material, or the like, and may be coated on the surface of the insulating layer 130 by a coating method. A roll-to-roll coating scheme may be applied.

상기 커버층(160)은 적용되는 물질에 따라 건조 공정을 수행할 수도 있다. The cover layer 160 may perform a drying process depending on the material applied.

다음으로, 상기 금속층(140)을 씨드층으로 전도성의 물질을 전해 도금하여 도금층(155)을 형성한다(S70).Next, the metal layer 140 is electroplated with a conductive material as a seed layer to form a plating layer 155 (S70).

상기 도금층(155)은 상기 금속층(140)을 씨드층으로 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.The plating layer 155 may be formed by electroplating the metal layer 140 with a seed layer, and plating may be performed while controlling a current according to the plating area.

이때, 상기 도금층(155)은 상기 커버층(160)이 형성되어 있는 영역에는 형성되지 않으며, 상기 커버층(160)이 노출하고 있는 상기 회로 패턴홈(131) 및 비아홀(135)을 충진하며 형성된다.In this case, the plating layer 155 is not formed in the region where the cover layer 160 is formed, and fills the circuit pattern groove 131 and the via hole 135 exposed by the cover layer 160. do.

상기 도금층(155)은 전도성이 높은 구리로 형성될 수 있다. The plating layer 155 may be formed of copper having high conductivity.

다음으로, 도 18과 같이 상기 커버층(160)을 제거하여 커버층(160) 하부의 금속층(140)을 노출한다(S80).Next, as shown in FIG. 18, the cover layer 160 is removed to expose the metal layer 140 under the cover layer 160 (S80).

상기 커버층(160)은 재료에 따라 NaOH, KOH, N2CO3 또는 아민첨가제류 등의 다양한 용액을 적어도 하나 이상 사용하여 박리할 수 있다.The cover layer 160 may be peeled off using at least one of various solutions such as NaOH, KOH, N 2 CO 3, or amine additives, depending on the material.

마지막으로, 도 19와 같이 불필요한 도금층(155) 및 금속층(140)을 식각하고, 패턴홈(131) 및 비아홀(135) 내에만 상기 도금층(155) 및 상기 금속층(140)이 남도록 상기 절연층(130) 표면이 노출될 때까지 식각하여 제2 회로 패턴(150) 및 비아(151)를 형성한다(S90).Finally, as shown in FIG. 19, the unnecessary plating layer 155 and the metal layer 140 are etched and the plating layer 155 and the metal layer 140 remain only in the pattern grooves 131 and the via holes 135. 130, the second circuit pattern 150 and the via 151 are formed by etching until the surface is exposed (S90).

이때, 절연층(130) 표면을 노출하는 방법은 플래시(flash) 에칭하는 방법과 표면 연마 방식 중 선택적으로 수행할 수 있으며, 도금층(155)의 두께가 두꺼운 경우, 하프 에칭 한 뒤 플래시 에칭할 수 있다.In this case, the method of exposing the surface of the insulating layer 130 may be selectively performed by a flash etching method or a surface polishing method. When the thickness of the plating layer 155 is thick, the etching process may be performed after half etching. have.

상기 회로 패턴홈(131) 및 비아홀(135)이 형성되지 않는 영역에 도금 방지를 위한 커버층(160)을 형성하여 상기 회로 패턴홈(131) 및 비아홀(135)에만 선택적으로 도금을 수행함으로써, 에칭에 의해 상기 회로 패턴홈(131) 및 비아홀(135) 이외의 금속층(140)이 완전히 제거되어 회로의 균일성 및 잔류 금속에 의한 브릿지가 발생하지 않는다. By forming a cover layer 160 to prevent plating in an area where the circuit pattern groove 131 and the via hole 135 are not formed, selectively plating only the circuit pattern groove 131 and the via hole 135. By etching, the metal layers 140 other than the circuit pattern grooves 131 and the via holes 135 are completely removed, so that the uniformity of the circuit and the bridge due to residual metal do not occur.

또한, UV-YAG 레이저(300)를 를 이용하여 패턴홈(131)의 단면이 곡선을 갖도록 형성하고, 패턴홈(131)을 매립하며 제2 회로 패턴(150)을 형성함으로써 에지 없는 제2 회로 패턴(150)이 형성될 수 있다.In addition, by using the UV-YAG laser 300, the cross section of the pattern groove 131 is formed to have a curve, the pattern groove 131 is buried and the second circuit pattern 150 by forming a second circuit pattern 150 by edge The pattern 150 may be formed.

이와 같이, 절연층(130)의 회로 패턴홈(131)을 곡선형을 갖도록 형성하고, 회로 패턴홈(131)에 매립 회로 패턴을 형성하여, 매립형의 미세 패턴을 형성하면서, 에지에서 발생하는 신호 노이즈 및 발열을 방지할 수 있다. As such, the circuit pattern groove 131 of the insulating layer 130 is formed to have a curved shape, and the buried circuit pattern is formed in the circuit pattern groove 131 to form a buried fine pattern, and the signal generated at the edges. Noise and heat generation can be prevented.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

인쇄회로기판 100
절연 플레이트 110
제1 회로 패턴 120
절연층 130
제2 회로 패턴 150Printed Circuit Board 100
Insulation Plate 110
First Circuit Pattern 120
Insulation layer 130
Second Circuit Pattern 150

Claims (12)

절연 기판을 준비하는 단계,
상기 절연 기판의 표면에 회로 패턴홈을 형성하는 단계,
상기 절연 기판의 표면에 제1 금속층을 도금하는 단계,
상기 회로 패턴홈의 상기 제1 금속층을 개방하며 상기 제1 금속층 위에 도금 커버층을 형성하는 단계,
개방되어 있는 상기 회로 패턴홈의 상기 제1 금속층을 씨드층으로 도금하여 상기 회로 패턴홈을 매립하는 제2 금속층을 형성하는 단계,
상기 도금 커버층을 제거하는 단계, 그리고
상기 절연 기판의 표면이 노출될 때까지 상기 제1 및 제2 금속층을 식각하는 단계를 포함하는 인쇄회로기판의 제조 방법. Preparing an insulating substrate,
Forming a circuit pattern groove on a surface of the insulating substrate,
Plating a first metal layer on a surface of the insulating substrate,
Opening the first metal layer of the circuit pattern groove and forming a plating cover layer on the first metal layer;
Plating the first metal layer of the open circuit pattern groove with a seed layer to form a second metal layer filling the circuit pattern groove;
Removing the plating cover layer, and
Etching the first and second metal layers until the surface of the insulating substrate is exposed. 제1항에 있어서,
상기 회로 패턴홈을 형성하는 단계는,
엑시머 레이저를 이용하여 에지를 가지는 상기 회로 패턴홈을 형성하는 단계, 그리고
상기 회로 패턴홈을 단면이 곡선형을 갖도록 변형하는 단계를 포함하는 인쇄회로기판의 제조 방법.The method of claim 1,
Forming the circuit pattern groove,
Forming the circuit pattern groove having an edge using an excimer laser, and
And deforming the circuit pattern groove to have a curved cross section. 제1항에 있어서,
상기 회로 패턴홈을 형성하는 단계는,
UV-YAG 레이저를 이용하여 단면이 곡선형인 상기 회로 패턴을 형성하는 인쇄회로기판의 제조 방법.The method of claim 1,
Forming the circuit pattern groove,
A method of manufacturing a printed circuit board for forming the circuit pattern having a curved cross section using a UV-YAG laser. 제1항에 있어서,
상기 매립 회로 패턴을 형성하는 단계는,
상기 도금 커버층에 의해 개방되어 있는 상기 회로 패턴홈의 상기 제1 금속층을 씨드층으로 전해 도금하여 상기 회로 패턴홈을 매립하도록 상기 제2 금속층을 형성하는 인쇄회로기판의 제조 방법. The method of claim 1,
Forming the buried circuit pattern,
And forming the second metal layer so as to fill the circuit pattern groove by electroplating the first metal layer of the circuit pattern groove opened by the plating cover layer with a seed layer. 제1항에 있어서,
상기 도금 커버층을 형성하는 단계는,
절연 소재를 상기 회로 패턴홈을 개방하면서 상기 제1 금속층 위에 도포하여 형성하는 인쇄회로기판의 제조 방법. The method of claim 1,
Forming the plating cover layer,
A method of manufacturing a printed circuit board, wherein an insulating material is applied to the first metal layer while opening the circuit pattern groove. 제1항에 있어서,
상기 절연 기판을 준비하는 단계는,
절연 플레이트를 준비하는 단계,
상기 절연 플레이트 위에 동박층을 패터닝하여 기저 회로 패턴을 형성하는 단계, 그리고
상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 절연층을 형성하는 단계를 포함하며,
상기 회로 패턴홈은 상기 절연층의 표면에 형성하는 인쇄회로기판의 제조 방법.The method of claim 1,
Preparing the insulating substrate,
Preparing the insulation plate,
Patterning a copper foil layer on the insulating plate to form a base circuit pattern, and
Covering the base circuit pattern, and forming an insulating layer on the insulating plate,
And the circuit pattern groove is formed on the surface of the insulating layer. 제1항에 있어서,
상기 절연층을 형성한 후, 상기 기저 회로 패턴을 노출하는 비아홀을 상기 절연층에 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법. The method of claim 1,
And forming a via hole in the insulating layer to expose the base circuit pattern after the insulating layer is formed. 표면에 곡선형의 복수의 회로 패턴홈이 형성되어 있는 절연 기판, 그리고
상기 회로 패턴홈을 매립하며 형성되는 복수의 회로 패턴
을 포함하는 인쇄회로기판.An insulating substrate having a plurality of curved circuit pattern grooves formed on a surface thereof; and
A plurality of circuit patterns formed by filling the circuit pattern grooves
Printed circuit board comprising a. 제8항에 있어서,
상기 회로 패턴홈 및 상기 매립 회로 패턴은 단면이 U자형으로 형성되어 있는 인쇄회로기판.The method of claim 8,
The circuit pattern groove and the buried circuit pattern is a printed circuit board having a U-shaped cross section. 제9항에 있어서,
상기 절연 기판은,
절연 플레이트,
상기 절연 플레이트 위에 패터닝되어 있는 기저 회로 패턴, 그리고
상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 형성되어 있는 절연층을 포함하며,
상기 회로 패턴홈은 상기 절연층의 표면에 형성되어 있는 인쇄회로기판. 10. The method of claim 9,
The insulating substrate,
Insulation plate,
A base circuit pattern patterned on said insulating plate, and
An insulating layer covering the base circuit pattern and formed on the insulating plate;
The circuit pattern groove is formed on the surface of the insulating layer. 제10항에 있어서,
상기 절연층은 상기 기저 회로 패턴을 노출하는 비아홀을 더 포함하는 인쇄회로기판.The method of claim 10,
The insulating layer further includes a via hole exposing the base circuit pattern. 제8항에 있어서,
상기 회로 패턴홈을 따라 형성되는 금속층을 더 포함하는 인쇄회로기판. The method of claim 8,
The printed circuit board further comprises a metal layer formed along the circuit pattern groove.
KR1020100074798A 2010-08-02 2010-08-02 The printed circuit board and the method for manufacturing the same KR20120012676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100074798A KR20120012676A (en) 2010-08-02 2010-08-02 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074798A KR20120012676A (en) 2010-08-02 2010-08-02 The printed circuit board and the method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20120012676A true KR20120012676A (en) 2012-02-10

Family

ID=45836500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074798A KR20120012676A (en) 2010-08-02 2010-08-02 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20120012676A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111225498A (en) * 2018-11-27 2020-06-02 三星电机株式会社 Printed circuit board and method of manufacturing printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111225498A (en) * 2018-11-27 2020-06-02 三星电机株式会社 Printed circuit board and method of manufacturing printed circuit board
KR20200062648A (en) * 2018-11-27 2020-06-04 삼성전기주식회사 Printed circuit board

Similar Documents

Publication Publication Date Title
JP5629002B2 (en) Printed circuit board and manufacturing method thereof
KR101181048B1 (en) The method for manufacturing the printed circuit board
KR100427794B1 (en) Method of manufacturing multilayer wiring board
US9497853B2 (en) Printed circuit board and method for manufacturing the same
KR101262486B1 (en) The printed circuit board and the method for manufacturing the same
KR101987367B1 (en) The printed circuit board and the method for manufacturing the same
JP5165723B2 (en) Circuit board and manufacturing method thereof
US9585258B2 (en) Method and device of manufacturing printed circuit board having a solid component
KR101715941B1 (en) The method for manufacturing the printed circuit board
KR101926560B1 (en) The printed circuit board and the method for manufacturing the same
KR101172175B1 (en) The printed circuit board and the method for manufacturing the same
KR101199112B1 (en) The printed circuit board and the method for manufacturing the same
KR20120012676A (en) The printed circuit board and the method for manufacturing the same
KR101144573B1 (en) The printed circuit board and the method for manufacturing the same
KR20120009989A (en) The printed circuit board and the method for manufacturing the same
KR20130051286A (en) The printed circuit board and the method for manufacturing the same
KR101134873B1 (en) The printed circuit board and the method for manufacturing the same
KR101231362B1 (en) The printed circuit board and the method for manufacturing the same
KR20140016569A (en) The printed circuit board and the method for manufacturing the same
KR101987359B1 (en) The printed circuit board and the method for manufacturing the same
KR101231522B1 (en) The printed circuit board and the method for manufacturing the same
KR100916649B1 (en) Manufacturing method of PCB
KR20140044033A (en) The printed circuit board and the method for manufacturing the same
KR20140044032A (en) The printed circuit board and the method for manufacturing the same
KR20150127823A (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment