KR101134873B1 - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR101134873B1
KR101134873B1 KR1020100086161A KR20100086161A KR101134873B1 KR 101134873 B1 KR101134873 B1 KR 101134873B1 KR 1020100086161 A KR1020100086161 A KR 1020100086161A KR 20100086161 A KR20100086161 A KR 20100086161A KR 101134873 B1 KR101134873 B1 KR 101134873B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
insulating
layer
metal
insulating layer
Prior art date
Application number
KR1020100086161A
Other languages
Korean (ko)
Other versions
KR20120023894A (en
Inventor
윤성운
서영욱
남명화
이상명
김병호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100086161A priority Critical patent/KR101134873B1/en
Publication of KR20120023894A publication Critical patent/KR20120023894A/en
Application granted granted Critical
Publication of KR101134873B1 publication Critical patent/KR101134873B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판에 대한 것으로, 이 기판은 복수의 금속 필러가 분산되어 있는 절연층을 포함하며, 상기 절연층의 표면에 복수의 회로 패턴홈이 형성되어 있는 절연 기판, 상기 회로 패턴홈의 내벽에 형성되어 있는 금속층, 그리고 상기 금속층 위에 상기 회로 패턴홈을 매립하며 형성되는 복수의 매립 회로 패턴을 포함한다. 따라서, 절연층에 금속 필러를 포함함으로써, 패턴홈 또는 비아홀 가공 시 상기 금속 필러에 의해 씨드층을 형성할 수 있다. The present invention relates to a printed circuit board, wherein the substrate includes an insulating layer having a plurality of metal fillers dispersed therein, the insulating substrate having a plurality of circuit pattern grooves formed on a surface of the insulating layer, and the circuit pattern grooves. And a metal layer formed on an inner wall, and a plurality of buried circuit patterns formed by filling the circuit pattern grooves on the metal layer. Therefore, by including the metal filler in the insulating layer, the seed layer can be formed by the metal filler during the pattern groove or via hole processing.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같Printed Circuit Boards (PCBs) are like copper on electrically insulating substrates.

은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. Is formed by printing a circuit line pattern with a conductive material, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components to the flat surface surface, in order to mount many electronic elements of various types densely on a flat plate.

도 1은 일반적인 인쇄회로기판을 도시한 것이다.1 illustrates a typical printed circuit board.

도 1을 참고하면, 일반적인 인쇄회로기판(10)은 절연성 기판(1)에 복수의 회로 패턴홈(2)을 포함한다.Referring to FIG. 1, a general printed circuit board 10 includes a plurality of circuit pattern grooves 2 in an insulating substrate 1.

상기 회로패턴홈(2)의 내벽을 따라 구리 씨드층(3)이 형성되어 있으며, 상기 씨드층(3)으로부터 도금하여 회로 패턴홈(2)을 매립하는 회로 패턴(4)이 형성되어 있다.A copper seed layer 3 is formed along the inner wall of the circuit pattern groove 2, and a circuit pattern 4 is formed to plate the circuit pattern groove 2 by plating from the seed layer 3.

이와 같이, 매립 회로 패턴(4)이 형성된 인쇄회로기판(10)은 기저회로패턴과 컨택부의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되며, 기저회로패턴 및 컨택부의 피치가 균일하고 미세하게 형성될 수 있다. As such, the printed circuit board 10 having the buried circuit pattern 4 formed therein has a very high bonding force with the insulating member due to the structure of the base circuit pattern and the contact portion, and the pitch of the base circuit pattern and the contact portion is uniform and finely formed. Can be.

실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board having a new structure and a method of manufacturing the same.

실시예는 제조 공정이 단순한 인쇄회로기판 및 그의 제조 방법을 제공한다.The embodiment provides a printed circuit board having a simple manufacturing process and a manufacturing method thereof.

실시예는 복수의 금속 필러가 분산되어 있는 절연층을 포함하며, 상기 절연층의 표면에 복수의 회로 패턴홈이 형성되어 있는 절연 기판, 상기 회로 패턴홈의 내벽에 형성되어 있는 금속층, 그리고 상기 금속층 위에 상기 회로 패턴홈을 매립하며 형성되는 복수의 매립 회로 패턴을 포함한다.An embodiment includes an insulating layer having a plurality of metal fillers dispersed therein, an insulating substrate having a plurality of circuit pattern grooves formed on a surface of the insulating layer, a metal layer formed on an inner wall of the circuit pattern groove, and the metal layer. And a plurality of buried circuit patterns formed by filling the circuit pattern grooves.

한편, 실시예에 따른 인쇄회로기판의 제조 방법은 수지 내에 금속 필러가 균일하게 분산되어 있는 절연 기판을 준비하는 단계, 상기 절연 기판의 표면을 레이저로 식각하여 회로 패턴홈을 형성하는 단계, 그리고 상기 회로 패턴홈을 매립하도록 매립 회로 패턴을 형성하는 단계를 포함한다. On the other hand, the method of manufacturing a printed circuit board according to the embodiment comprises the steps of preparing an insulating substrate in which the metal filler is uniformly dispersed in the resin, forming a circuit pattern groove by etching the surface of the insulating substrate with a laser, and the And forming a buried circuit pattern to fill the circuit pattern groove.

본 발명에 따르면, 회로 패턴을 기판에 매립하여 형성하면서, 절연층에 금속 필러를 포함함으로써, 패턴홈 또는 비아홀 가공 시 상기 금속 필러에 의해 씨드층을 형성할 수 있다. According to the present invention, the metal layer is included in the insulating layer while the circuit pattern is embedded in the substrate, so that the seed layer may be formed by the metal filler during pattern groove or via hole processing.

따라서, 씨드층을 형성하는 화학동 공정을 생략할 수 있어 도금 공정을 단순화할 수 있으며, 화학동도금을 위한 조도 형성 공정을 생략할 수 있어 공정 시간 및 공정비를 절감할 수 있다.Therefore, the chemical copper process for forming the seed layer can be omitted, thereby simplifying the plating process, and the roughness forming process for chemical copper plating can be omitted, thereby reducing process time and process cost.

또한, 패턴홈 내부에만 도금 패턴이 형성됨으로써 홈 외부에 형성된 씨드층을 제거하는 에칭 또는 연마 공정이 생략될 수 있어 공정 신뢰성 및 회로 신뢰성이 향상된다.In addition, since the plating pattern is formed only in the pattern groove, the etching or polishing process for removing the seed layer formed on the outside of the groove may be omitted, thereby improving process reliability and circuit reliability.

또한, 공정 수를 줄임으로써 회로 불량률을 개선할 수 있다.In addition, the circuit failure rate can be improved by reducing the number of processes.

도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 8은 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.
도 9 및 도 10은 도 2의 인쇄회로기판을 제조하기 위한 제2 방법을 나타내는 단면도이다.
도 11은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다. 1 is a cross-sectional view of a printed circuit board according to the prior art.
2 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
3 to 8 are cross-sectional views illustrating a first method for manufacturing the printed circuit board of FIG. 2.
9 and 10 are cross-sectional views illustrating a second method for manufacturing the printed circuit board of FIG. 2.
11 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle.

본 발명은 회로 패턴이 매립형으로 형성되어 있는 인쇄회로기판에 있어서, 도금으로 회로 패턴을 형성하면서, 씨드층을 화학동도금으로 형성하지 않고, 절연층 내의 금속 필러를 이용하여 형성하는 인쇄회로기판을 제시한다.The present invention provides a printed circuit board in which a circuit pattern is formed in a buried type, and the circuit pattern is formed by plating, and the printed circuit board is formed using a metal filler in the insulating layer without forming the seed layer by chemical copper plating. do.

이하에서는 도 2 내지 도 10을 참고하여 본 발명의 제1 실시예에 따른 인쇄회로 기판을 설명한다. Hereinafter, a printed circuit board according to a first embodiment of the present invention will be described with reference to FIGS. 2 to 10.

도 2는 본 발명의 제1 실시예에 다른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to the first embodiment of the present invention.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 제1 회로 패턴(120), 절연층(130) 및 복수의 제2 회로 패턴(140)을 포함한다.Referring to FIG. 2, the printed circuit board 100 according to the present invention includes an insulating plate 110, a first circuit pattern 120 formed on the insulating plate 110, an insulating layer 130, and a plurality of second plates. The circuit pattern 140 is included.

상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 110 includes a polymer resin, the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(110) 위에 기저회로패턴으로서, 복수의 제1 회로 패턴(120)이 형성되어 있다. A plurality of first circuit patterns 120 are formed on the insulating plate 110 as base circuit patterns.

제1 회로 패턴(120)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(120)이 동박층이고 상기 절연 플레이트(110)가 수지를 포함하는 경우, 제1 회로 패턴(120)과 상기 절연 플레이트(110)는 통상의 CCL(Copper clad laminate)일 수 있다.The first circuit pattern 120 is formed of a material having high electrical conductivity and low resistance. The first circuit pattern 120 may be formed by patterning a copper foil, which is a thin copper layer, as a conductive layer, and the first circuit pattern 120 is a copper foil layer and the insulation. When the plate 110 includes a resin, the first circuit pattern 120 and the insulating plate 110 may be a conventional copper clad laminate (CCL).

한편, 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(120)을 매립하며 절연층(130)이 형성되어 있다.On the other hand, the first circuit pattern 120 is buried in the insulating plate 110 and the insulating layer 130 is formed.

상기 절연층(130)은 복수의 절연층(130)으로 형성될 수 있으며, 각각의 절연층(130)은 고분자 수지 등일 수 있다. The insulation layer 130 may be formed of a plurality of insulation layers 130, and each insulation layer 130 may be a polymer resin.

상기 절연층(130)은 열전도도(약 0.2 ~ 0.4W/mk)가 낮은 에폭시계 절연 수지를 포함하며, 이와 달리 열전도도가 상대적으로 높은 폴리 이미드계 수지를 포함할 수도 있다. The insulating layer 130 includes an epoxy-based insulating resin having a low thermal conductivity (about 0.2 to 0.4 W / mk). Alternatively, the insulating layer 130 may include a polyimide resin having a relatively high thermal conductivity.

상기 절연층(130)은 상기 수지에 고형 성분이 분산되어 있으며, 상기 고형 성분은 금속 필러(130a)를 포함한다.The insulating layer 130 has a solid component dispersed in the resin, and the solid component includes a metal filler 130a.

상기 금속 필러(130a)는 니켈, 비스무스, 팔라듐, 은, 인듐 또는 리튬을 포함하는 합금으로 형성될 수 있으며, 상기 금속 필러(130a)는 전체 절연층(130)에 대하여 5 내지 50 중량%를 충족하며 포함될 수 있다.The metal filler 130a may be formed of an alloy including nickel, bismuth, palladium, silver, indium, or lithium, and the metal filler 130a may satisfy 5 to 50 wt% with respect to the entire insulating layer 130. And may be included.

이러한 합금의 금속 필러(130a)는 용융점이 130 내지 550℃ 를 충족할 수 있다. The metal filler 130a of such an alloy may satisfy a melting point of 130 to 550 ° C.

상기 절연층(130)은 제1 회로 패턴(120)을 노출하는 비아홀(131) 및 복수의 제2 회로 패턴(140)을 형성하기 위한 회로 패턴홈(135)을 포함한다. The insulating layer 130 includes a via hole 131 exposing the first circuit pattern 120 and a circuit pattern groove 135 for forming a plurality of second circuit patterns 140.

이때, 회로 패턴홈(135)은 단면이 사각형 또는 사다리꼴을 형성할 수 있으며, 이와 달리 곡선을 형성할 수도 있다.In this case, the circuit pattern groove 135 may have a square or trapezoidal cross section, and may alternatively form a curve.

상기 회로 패턴홈(135)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 비아홀(131)의 음각 직경은 약 80 μm 이하, 깊이는 약 100 μm 이하를 충족할 수 있다. 이때, 회로 패턴홈(135)과 함께 패드홈(도시하지 않음)이 형성될 수도 있으며, 패드홈의 음각 직경은 30 내지 200 μm, 깊이는 20 μm이하의 범위를 충족할 수 있다.The pattern width of the circuit pattern groove 135 is from 3 to 25 μ m, the depth of the pattern can be satisfied from 3 to 25 μ m, intaglio diameter of the via hole 131 is approximately 80 μ m or less and a depth of from about 100 It can satisfy μm or less. In this case, a pad groove (not shown) may be formed together with the circuit pattern groove 135, and the intaglio diameter of the pad groove may satisfy a range of 30 μm to 200 μm and a depth of 20 μm or less.

절연층(130)의 복수의 비아홀(131) 및 상기 회로 패턴홈(135)의 내부에는 회로 패턴홈(135)의 내벽을 따라서 금속층(130b)이 형성되어 있다.The metal layer 130b is formed along the inner wall of the circuit pattern groove 135 in the plurality of via holes 131 of the insulating layer 130 and the circuit pattern groove 135.

상기 금속층(130b)은 씨드층으로서, 상기 절연층(130)의 금속 필러(130a)가 용융되어 형성된다. 따라서, 금속층(130b)는 금속 필러(130a)와 같이 니켈, 비스무스, 팔라듐, 은, 인듐 또는 리튬을 포함하는 합금으로 형성될 수 있으며, 0.2 내지 20 μm 의 두께를 가진다.The metal layer 130b is a seed layer, and is formed by melting the metal filler 130a of the insulating layer 130. Therefore, the metal layer 130b may be formed of an alloy including nickel, bismuth, palladium, silver, indium, or lithium, as the metal filler 130a, and has a thickness of 0.2 to 20 μm .

상기 금속층(130b) 위에 각각의 회로 패턴홈(135) 및 비아홀(131)을 매립하는 제2 회로 패턴(140) 및 비아(141)가 형성되어 있다.The second circuit pattern 140 and the via 141 filling the circuit pattern groove 135 and the via hole 131 are formed on the metal layer 130b.

상기 제2 회로 패턴(140) 및 비아(141)는 동시에 형성되며, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 금속층(130b)을 씨드층으로하여 도금을 수행함으로써 형성될 수 있다.The second circuit pattern 140 and the via 141 may be simultaneously formed, and may be formed of an alloy including at least one of aluminum, copper, silver, platinum, nickel, or palladium, and the metal layer 130b may be a seed layer. Can be formed by performing plating.

도 2의 인쇄회로기판(100)의 경우, 절연층(130)의 수지를 고정시키는 고형 성분으로 금속 필러(130a)를 사용하면서, 상기 금속 필러(130a)의 용융에 의해 회로 패턴(140)의 씨드층인 금속층(130b)을 패턴홈(135) 내에 형성함으로써 공정을 단순화할 수 있다.In the case of the printed circuit board 100 of FIG. 2, while the metal filler 130a is used as a solid component to fix the resin of the insulating layer 130, the circuit pattern 140 may be formed by melting the metal filler 130a. The process may be simplified by forming the seed layer metal layer 130b in the pattern groove 135.

이하에서는 도 3 내지 도 10을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.Hereinafter, a method of manufacturing the printed circuit board 100 of FIG. 2 will be described with reference to FIGS. 3 to 10.

도 3 내지 도 8은 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.3 to 8 are cross-sectional views illustrating a first method for manufacturing the printed circuit board of FIG. 2.

먼저, 도 3과 같이 절연 플레이트(110) 위에 제1 회로 패턴(120)을 형성한다.First, as shown in FIG. 3, the first circuit pattern 120 is formed on the insulating plate 110.

상기 절연 플레이트(110) 및 상기 제1 회로 패턴(120)의 구성은 CCL의 동박층을 제1 회로 패턴(120)의 설계에 따라 식각함으로써 형성할 수 있으며, 이와 달리 세라믹 기판 위에 동박층을 적층한 뒤 식각함으로써 형성할 수도 있다.The insulating plate 110 and the first circuit pattern 120 may be formed by etching the copper foil layer of the CCL according to the design of the first circuit pattern 120. Alternatively, the copper foil layer may be stacked on the ceramic substrate. It may also be formed by etching.

이때, 제1 회로 패턴(120)은 도 2와 같이 비아홀(131)을 통해 제2 회로 패턴(140)과 연결되는 패턴도 포함할 수 있다. In this case, the first circuit pattern 120 may also include a pattern connected to the second circuit pattern 140 through the via hole 131 as shown in FIG. 2.

다음으로 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(120)을 덮도록 상기 절연층(130)을 형성하여 절연 기판을 준비한다.Next, the insulating layer 130 is formed on the insulating plate 110 to cover the first circuit pattern 120 to prepare an insulating substrate.

상기 절연층(130)은 열경화성 수지를 포함하며, 완전히 경화되지 않은 반 경화 수지를 상기 절연 플레이트(110) 위에 소정 두께로 도포함으로써 형성하고 열 및 압력을 가하여 경화함으로써 형성할 수 있으며, 진공 라미네이터를 이용해 라미네이션 후 경화시킬 수도 있으며, 복수의 층으로 형성하는 것도 가능하다.The insulating layer 130 includes a thermosetting resin, and may be formed by applying a semi-cured resin, which is not completely cured, to a predetermined thickness on the insulating plate 110, and curing by applying heat and pressure. It can also be hardened | cured after lamination using it, and can also form in multiple layers.

이때, 상기 절연층(130)은 열경화성 수지 내에 5 내지 50 중량%를 충족하는 고형성분으로 금속 필러(130a)를 포함한다.In this case, the insulating layer 130 includes a metal filler 130a as a solid component satisfying 5 to 50% by weight in the thermosetting resin.

상기 금속 필러(130a)는 니켈, 비스무스, 팔라듐, 은, 인듐 또는 리튬을 포함하는 합금으로 이방성 또는 등방성의 형태를 가질 수 있으며, 상기 절연층(130)을 이루는 수지 내에 균일하게 분산되어 있다. The metal filler 130a may be an alloy including nickel, bismuth, palladium, silver, indium, or lithium, and may have anisotropic or isotropic shape, and may be uniformly dispersed in a resin forming the insulating layer 130.

다음으로, 도 5와 같이, 절연층(130) 내에 상기 제1 회로 패턴(120)을 노출하는 비아홀(131)을 형성한다. 상기 비아홀(131)은 기판의 평면에 대하여 소정 각도로 기울어져 있는 측면을 갖도록 형성될 수 있으며, 이와 달리 기판의 평면에 대하여 수직인 측면을 갖도록 형성될 수도 있다. Next, as shown in FIG. 5, a via hole 131 exposing the first circuit pattern 120 is formed in the insulating layer 130. The via hole 131 may be formed to have a side that is inclined at a predetermined angle with respect to the plane of the substrate. Alternatively, the via hole 131 may be formed to have a side that is perpendicular to the plane of the substrate.

상기 비아홀(131)은 레이저를 이용하여 형성될 수도 있으며, 이때, 레이저는 UV 레이저 또는 CO2레이저 등을 이용하여 형성할 수 있다.The via hole 131 may be formed using a laser. In this case, the laser may be formed using a UV laser or a CO 2 laser.

또한, 상기 비아홀(131)은 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.In addition, the via hole 131 may be formed by a physical method, that is, by drilling, or may be formed by selective etching by a chemical method.

이때, 상기 비아홀(131)을 레이저를 이용하여 형성하는 경우, 도 5와 달리 비아홀(131)의 내벽에 상기 금속 필러(130a)의 일부가 용융되어 금속층(130b)의 일부를 형성할 수도 있다. In this case, when the via hole 131 is formed by using a laser, a portion of the metal filler 130a may be melted on the inner wall of the via hole 131 to form a part of the metal layer 130b unlike in FIG. 5.

다음으로, 도 6과 같이 상기 절연층(130) 내에 제2 회로 패턴(140)을 형성하기 위한 회로 패턴홈(135)을 형성한다. 상기 회로 패턴홈(135)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다. Next, as shown in FIG. 6, a circuit pattern groove 135 for forming the second circuit pattern 140 is formed in the insulating layer 130. The circuit pattern groove 135 may be formed using an excimer laser that emits a laser beam having a wavelength in the ultraviolet region. The excimer laser may be a KrF excimer laser (krypton fluorine, center wavelength 248 nm), or an ArF excimer laser (argon fluoride, center wavelength 193 nm).

엑시머 레이저를 통하여 회로 패턴홈(135)을 형성하는 경우, 상기 회로 패턴홈(135)을 동시에 형성하기 위한 패턴 마스크(200)를 형성하고, 상기 패턴 마스크(200)를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.When the circuit pattern groove 135 is formed through an excimer laser, a pattern mask 200 for simultaneously forming the circuit pattern groove 135 is formed, and the excimer laser is selectively selected through the pattern mask 200. It can form by irradiating.

도 6과 같이, 엑시머 레이저를 이용하여 패턴 마스크(200)를 통해 회로 패턴홈(135)을 형성하는 경우, 패턴홈(135)의 단면은 도 6과 같이 사다리꼴 또는 직사각형의 형상의 에지를 갖도록 형성된다.As shown in FIG. 6, when the circuit pattern groove 135 is formed through the pattern mask 200 using an excimer laser, a cross section of the pattern groove 135 is formed to have an edge of a trapezoidal or rectangular shape as shown in FIG. 6. do.

이때, 비아홀(131)이 형성되어 있는 영역은 상기 비아홀(131)의 노출된 상면보다 넓은 면적을 가지는 홈을 형성하여 비아홀(131)에 층상 구조를 형성할 수도 있다. In this case, the region in which the via hole 131 is formed may form a groove having a larger area than the exposed upper surface of the via hole 131 to form a layered structure in the via hole 131.

상기 비아홀(131)이 층상 구조로 형성되는 경우, 상기 비아홀(131)의 확장된 상면이 소자를 실장하기 위한 패드로 사용될 수 있어 소자를 실장하는 면적을 확보할 수 있다. When the via hole 131 is formed in a layered structure, an extended upper surface of the via hole 131 may be used as a pad for mounting the device, thereby securing an area for mounting the device.

이때, 상기 엑시머 레이저를 조사하는 경우, 절연층(130) 내에 분산되어 있는 금속 필러(130a) 중 일부가 용융되면서 상기 회로 패턴홈(135) 및 비아홀(131)의 내벽 표면으로 흘러나와 재응고됨으로써 상기 회로 패턴홈(135) 및 상기 비아홀(131)의 내벽에 선택적으로 금속층(130b)이 형성된다.In this case, when the excimer laser is irradiated, some of the metal fillers 130a dispersed in the insulating layer 130 are melted and flow out to the inner wall surfaces of the circuit pattern groove 135 and the via hole 131 to be solidified. A metal layer 130b is selectively formed on inner walls of the circuit pattern groove 135 and the via hole 131.

따라서, 형성되는 금속층(130b)은 0.2 내지 20 μm의 얇은 두께를 가지며 형성되며, 절연층(130) 내의 금속 필러(130a)와 동일한 조성을 가진다. Therefore, the metal layer 130b to be formed has a thin thickness of 0.2 to 20 μm , and has the same composition as the metal filler 130a in the insulating layer 130.

이와 같이, 회로 패턴홈(135) 및 비아홀(131)의 내벽에 선택적으로 금속층(130b)이 형성되면, 디스미어 공정을 수행하여 절연층(130) 내의 스미어를 제거한다.As such, when the metal layer 130b is selectively formed on the inner walls of the circuit pattern groove 135 and the via hole 131, a desmear process is performed to remove smear in the insulating layer 130.

이때, 스미어 공정은 절연층(130)을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연층(130)을 제거하고, 절연층(130) 표면을 중화시키는 습식 공정을 통하여 스미어를 제거하면서 동시에 회로 패턴홈(135) 및 비아홀(131)의 내벽에 형성되어 있는 금속층(130b)의 표면에 조도를 부여한다. 다음으로 크리닝 공정을 수행함으로써 표면의 용매를 제거한다.At this time, the smear process inflates the insulating layer 130, removes the inflated insulating layer 130 using permanganate, and removes the smear through a wet process to neutralize the surface of the insulating layer 130, while at the same time the circuit pattern Roughness is applied to the surface of the metal layer 130b formed on the inner wall of the groove 135 and the via hole 131. Next, the solvent on the surface is removed by performing a cleaning process.

다음으로, 상기 금속층(130b)을 씨드층으로 전해도금을 수행하여 도금층(145)을 형성한다.Next, the plating layer 145 is formed by electroplating the metal layer 130b as a seed layer.

상기 도금층(145)은 회로 패턴홈(135) 및 비아홀(131)을 모두 충진하며 형성되며, 상기 도금층(145)은 전도성이 높은 구리로 형성될 수 있다. The plating layer 145 may be formed to fill both the circuit pattern groove 135 and the via hole 131, and the plating layer 145 may be formed of copper having high conductivity.

마지막으로, 도 8과 같이 불필요한 도금층(145)을 식각하고, 패턴홈(131) 및 비아홀(131) 내에만 상기 도금층(145)이 남도록 식각하여 제2 회로 패턴(140) 및 비아(141)를 형성한다.Finally, as shown in FIG. 8, the unnecessary plating layer 145 is etched, and the second circuit pattern 140 and the via 141 are etched so that the plating layer 145 remains only in the pattern grooves 131 and the via holes 131. Form.

이때, 상기 도금층(145)을 식각하는 방법은 플래시(flash) 에칭하는 방법과 표면 연마 방식 중 선택적으로 수행할 수 있으며, 도금층(145)의 두께가 두꺼운 경우, 하프 에칭 한 뒤 플래시 에칭할 수 있다.In this case, the etching of the plating layer 145 may be performed by a flash etching method or a surface polishing method. If the thickness of the plating layer 145 is thick, the etching may be performed after half etching. .

이와 같이, 상기 회로 패턴홈(135) 및 비아홀(131) 내에만 도금층(145)을 형성하여, 상기 제2 회로 패턴(140) 및 비아(141)를 형성함으로써 제2 회로 패턴(140)이 절연 상태를 유지하며 형성될 수 있다.As such, the second circuit pattern 140 is insulated by forming the plating layer 145 only in the circuit pattern groove 135 and the via hole 131 to form the second circuit pattern 140 and the via 141. It can be formed while maintaining the state.

이와 같이, 절연층(130)을 금속 필러(130a)를 포함하는 것으로 형성하고, 레이저 가공 시, 상기 금속 필러(130a)의 용융에 의해 회로 패턴홈(135)의 형성과 동시에 패턴홈(135)의 내벽에 금속층(130b)을 형성함으로써, 회로 패턴(140)을 형성하기 위한 씨드층을 형성하는 화학도금 과정을 생략할 수 있다.As such, the insulating layer 130 is formed to include the metal pillars 130a, and during the laser processing, the pattern grooves 135 are formed simultaneously with the formation of the circuit pattern grooves 135 by melting the metal pillars 130a. By forming the metal layer 130b on the inner wall, the chemical plating process for forming the seed layer for forming the circuit pattern 140 can be omitted.

따라서, 화학도금에 따른 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정이 모두 생략됨으로써 공정이 단순화되어 공정 시간 및 비용이 감소된다.Therefore, the degreasing process, soft corrosion process, pre-catalyst process, catalyst process, activation process, electroless plating process and anti-oxidation process according to chemical plating are all omitted, thereby simplifying the process and reducing process time and cost.

또한, 절연층(130) 전면에 형성되는 화학도금과 달리, 패턴홈(135) 또는 비아홀(131)의 내벽에 선택적으로 금속층(130b)이 형성됨으로써, 종래 패턴홈(135) 또는 비아홀(131) 이외의 화학도금층을 제거하는 식각 과정을 생략할 수 있어 회로의 신뢰성이 향상된다.In addition, unlike the chemical plating formed on the entire surface of the insulating layer 130, the metal layer 130b is selectively formed on the inner wall of the pattern groove 135 or the via hole 131, thereby forming the conventional pattern groove 135 or the via hole 131. The etching process for removing the other chemical plating layer can be omitted, thereby improving the reliability of the circuit.

한편, 도 7 및 도 8과 달리, 회로 패턴홈(135)을 형성한 뒤, 전도성 페이스트를 상기 회로 패턴홈(135) 및 비아홀(131) 내에 충진함으로써 도 2의 제2 회로 패턴(140) 및 비아(141)를 형성할 수도 있다.In contrast to FIGS. 7 and 8, after forming the circuit pattern groove 135, the conductive paste is filled in the circuit pattern groove 135 and the via hole 131 to form the second circuit pattern 140 and FIG. 2. Vias 141 may be formed.

이때, 전도성 페이스트는 도전성 금속 파우더, 바인더 레진 및 용매를 포함하며, 도전성 금속 파우더는 버스 마이크론 또는 나노 크기의 은 또는 구리를 포함하며, 바이더 레진은 열경화성, 열가소성, UV 경화성 수지가 사용될 수 있다.In this case, the conductive paste may include a conductive metal powder, a binder resin, and a solvent, the conductive metal powder may include bus micron or nano-sized silver or copper, and the binder resin may be thermosetting, thermoplastic, or UV curable resin.

이러한 전도성 페이스트를 상기 회로 패턴홈(135)에 충진하고 열 또는 UV를 가함으로써 제2 회로 패턴(140)을 형성할 수도 있다.The second circuit pattern 140 may be formed by filling the conductive paste in the circuit pattern groove 135 and applying heat or UV.

또한, 다음의 도 9 및 도 10과 같이 도 2의 인쇄회로기판(100)을 형성할 수도 있다.In addition, the printed circuit board 100 of FIG. 2 may be formed as shown in FIGS. 9 and 10.

도 2의 인쇄회로기판(100)을 제조하는 제2 방법을 설명하면, 도 9와 같이, 절연 플레이트(110) 위에 제1 회로 패턴(120) 및 절연층(130)을 형성하는 것은 제1 방법과 동일하다.Referring to the second method of manufacturing the printed circuit board 100 of FIG. 2, as shown in FIG. 9, the first circuit pattern 120 and the insulating layer 130 are formed on the insulating plate 110. Is the same as

상기 절연층(130)은 열경화성 수지를 포함하며, 완전히 경화되지 않은 반 경화 수지를 상기 절연 플레이트(110) 위에 소정 두께로 도포함으로써 형성하고 열 및 압력을 가하여 경화함으로써 형성할 수 있으며, 복수의 층으로 형성하는 것도 가능하다.The insulating layer 130 includes a thermosetting resin, and may be formed by applying a semi-cured resin, which is not completely cured, to a predetermined thickness on the insulating plate 110 and curing by applying heat and pressure, and a plurality of layers. It is also possible to form.

다음으로, 도 9와 같이, 상기 회로 패턴홈(135)과 비아홀(131)을 동시에 형성하기 위한 패턴 마스크(250)을 크롬 등을 이용한 멀티 마스크(250)로 준비한다.Next, as shown in FIG. 9, a pattern mask 250 for simultaneously forming the circuit pattern groove 135 and the via hole 131 is prepared as a multi mask 250 using chromium or the like.

상기 멀티 패턴 마스크(250)에 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저를 조사하여 회로 패턴홈(135) 및 비아홀(131)을 동시에 형성한다.A circuit pattern groove 135 and a via hole 131 are simultaneously formed by irradiating an excimer laser that emits a laser beam having a wavelength in the ultraviolet region to the multi-pattern mask 250.

상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다. The excimer laser may be a KrF excimer laser (krypton fluorine, center wavelength 248 nm), or an ArF excimer laser (argon fluoride, center wavelength 193 nm).

이와 같이, 멀티 패턴 마스크(250)을 통하여 동시에 회로 패턴홈(135) 및 비아홀(131)이 형성되는 경우, 상기 레이저에 의해 상기 절연층(310) 내의 금속 필러(130a)가 용융되어 상기 회로 패턴홈(135) 및 비아홀(131)의 내벽으로 흘러나와 표면에서 재응고됨으로써 도 9의 금속층(130b)을 형성한다.As such, when the circuit pattern groove 135 and the via hole 131 are simultaneously formed through the multi-pattern mask 250, the metal filler 130a in the insulating layer 310 is melted by the laser to form the circuit pattern. The metal layer 130b of FIG. 9 is formed by flowing out to the inner walls of the groove 135 and the via hole 131 and resolidifying from the surface.

따라서, 레이저 조사에 의해 회로 패턴홈(135) 및 비아홀(131) 및 내벽의 금속층(130b) 형성이 동시에 형성되어 공정이 단순화된다.Therefore, the circuit pattern groove 135, the via hole 131 and the metal layer 130b of the inner wall are simultaneously formed by laser irradiation, thereby simplifying the process.

다음으로, 도 10과 같이 상기 금속층(130b)을 씨드층으로 상기 회로 패턴홈(135) 및 비아홀(131) 내에 선택적으로 전해도금을 수행하여 도금층(145)을 형성하며, 상기 도금층(145)을 식각하여 회로 패턴(140) 및 비아(141)를 각각 형성한다.Next, as shown in FIG. 10, the plating layer 145 is formed by selectively electroplating the circuit pattern groove 135 and the via hole 131 using the metal layer 130b as a seed layer. Etching forms a circuit pattern 140 and a via 141, respectively.

상기 회로 패턴(140) 및 비아(141)는 전도성 패이스트를 통해 형성할 수 있음은 제1 방법과 동일하다.The circuit pattern 140 and the via 141 may be formed through a conductive paste, similar to the first method.

이하에서는 도 11을 이용하여 본 발명의 제2 실시예에 따른 인쇄회로기판을 설명한다.Hereinafter, a printed circuit board according to a second exemplary embodiment of the present invention will be described with reference to FIG. 11.

도 11을 참고하면, 본 발명의 제2 실시예에 따른 인쇄회로기판(300)은 도 2의 인쇄회로기판(100)과 같이 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 제1 회로 패턴(120), 절연층(130) 및 복수의 제2 회로 패턴(140)을 포함한다.Referring to FIG. 11, the printed circuit board 300 according to the second embodiment of the present invention may be formed on the insulating plate 110 and the insulating plate 110 like the printed circuit board 100 of FIG. 2. The circuit pattern 120, the insulating layer 130, and the plurality of second circuit patterns 140 are included.

상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When the insulation plate 110 includes a polymer resin, the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.

상기 절연 플레이트(110) 위에 기저회로패턴으로서, 복수의 제1 회로 패턴(120)이 형성되어 있다. A plurality of first circuit patterns 120 are formed on the insulating plate 110 as base circuit patterns.

한편, 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(120)을 매립하며 절연층(130)이 형성되어 있다.On the other hand, the first circuit pattern 120 is buried in the insulating plate 110 and the insulating layer 130 is formed.

상기 절연층(130)은 열전도도(약 0.2 ~ 0.4W/mk)가 낮은 에폭시계 절연 수지를 포함하며, 이와 달리 열전도도가 상대적으로 높은 폴리 이미드계 수지를 포함할 수도 있다. The insulating layer 130 includes an epoxy-based insulating resin having a low thermal conductivity (about 0.2 to 0.4 W / mk). Alternatively, the insulating layer 130 may include a polyimide resin having a relatively high thermal conductivity.

상기 절연층(130)은 상기 수지에 고형 성분이 분산되어 있으며, 상기 고형 성분은 금속 필러(130a) 및 절연성의 고형 성분이 포함되어 있다.The insulating layer 130 has a solid component dispersed in the resin, and the solid component includes a metal filler 130a and an insulating solid component.

상기 절연성의 고형 성분은 예를 들어, 무기물 필러(130c)일 수 있다.The insulating solid component may be, for example, an inorganic filler 130c.

상기 금속 필러(130a)는 니켈, 비스무스, 팔라듐, 은, 인듐 또는 리튬을 포함하는 합금으로 형성될 수 있다. 이러한 합금의 금속 필러(130a)는 용융점이 130 내지 550℃ 를 충족할 수 있다. The metal filler 130a may be formed of an alloy including nickel, bismuth, palladium, silver, indium, or lithium. The metal filler 130a of such an alloy may satisfy a melting point of 130 to 550 ° C.

상기 무기물 필러(130c)는 일반적으로 사용되는 산화물계 무기물일 수 있으며, 예를 들어 산화 규소, 산화 알루미늄, 산화 붕소, 산화 칼슘, 산화 아연, 산화 스트론튬, 산화 바륨, 산화 마그네슘, 산화 리튬, 산화 나트륨, 산화 칼륨 중 적어도 하나를 함유하는 무기물일 수 있다. 또한, 무기물 필러(130c)는 열전도성이 높은 질화물계 무기물일 수 있으며, 등방성 또는 이방성의 형상을 가질 수 있다.The inorganic filler 130c may be an oxide-based inorganic material generally used, and for example, silicon oxide, aluminum oxide, boron oxide, calcium oxide, zinc oxide, strontium oxide, barium oxide, magnesium oxide, lithium oxide, sodium oxide , Inorganic matter containing at least one of potassium oxide. In addition, the inorganic filler 130c may be a nitride-based inorganic material having high thermal conductivity, and may have an isotropic or anisotropic shape.

상기 금속 필러(130a) 및 무기물 필러(130c)는 상기 절연층(130)의 수지 내에 균일하게 분산되어 있으며, 상기 금속 필러(130a) 및 무기물 필러(130c)는 상기 절연층(130)의 총 중량에 대하여 5 내지 50 중량%를 충족할 수 있다. The metal filler 130a and the inorganic filler 130c are uniformly dispersed in the resin of the insulating layer 130, and the metal filler 130a and the inorganic filler 130c are the total weight of the insulating layer 130. It can satisfy 5 to 50% by weight relative to.

상기 절연층(130)은 제1 회로 패턴(120)을 노출하는 비아홀(131) 및 복수의 제2 회로 패턴(140)을 형성하기 위한 회로 패턴홈(135)을 포함한다. The insulating layer 130 includes a via hole 131 exposing the first circuit pattern 120 and a circuit pattern groove 135 for forming a plurality of second circuit patterns 140.

상기 회로 패턴홈(135)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 비아홀(131)의 음각 직경은 약 80 μm 이하, 깊이는 약 100 μm 이하를 충족할 수 있다. The pattern width of the circuit pattern groove 135 is from 3 to 25 μ m, the depth of the pattern can be satisfied from 3 to 25 μ m, intaglio diameter of the via hole 131 is approximately 80 μ m or less and a depth of from about 100 It can satisfy μm or less.

절연층(130)의 복수의 비아홀(131) 및 상기 회로 패턴홈(135)의 내부에는 회로 패턴홈(135)의 내벽을 따라서 금속층(130b)이 형성되어 있다.The metal layer 130b is formed along the inner wall of the circuit pattern groove 135 in the plurality of via holes 131 of the insulating layer 130 and the circuit pattern groove 135.

상기 금속층(130b)은 씨드층으로서, 상기 절연층(130)의 금속 필러(130a)가 용융되어 형성된다. 따라서, 금속층(130b)는 금속 필러(130a)와 같이 니켈, 비스무스, 팔라듐, 은, 인듐 또는 리튬을 포함하는 합금으로 형성될 수 있으며, 0.2 내지 20 μm 의 두께를 가진다.The metal layer 130b is a seed layer, and is formed by melting the metal filler 130a of the insulating layer 130. Therefore, the metal layer 130b may be formed of an alloy including nickel, bismuth, palladium, silver, indium, or lithium, as the metal filler 130a, and has a thickness of 0.2 to 20 μm .

상기 금속층(130b) 위에 각각의 회로 패턴홈(135) 및 비아홀(131)을 매립하는 제2 회로 패턴(140) 및 비아(141)가 형성되어 있다.The second circuit pattern 140 and the via 141 filling the circuit pattern groove 135 and the via hole 131 are formed on the metal layer 130b.

상기 제2 회로 패턴(140) 및 비아(141)는 동시에 형성되며, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 금속층(130b)을 씨드층으로하여 도금을 수행함으로써 형성될 수 있다.The second circuit pattern 140 and the via 141 may be simultaneously formed, and may be formed of an alloy including at least one of aluminum, copper, silver, platinum, nickel, or palladium, and the metal layer 130b may be a seed layer. Can be formed by performing plating.

이와 같이 본 발명의 제2 실시예에 따른 인쇄회로기판(300)은 절연층(130) 내에 금속 필러(130a)뿐만 아니라 무기물 필러(130c)를 함께 포함함으로써 상기 절연층(130)의 절연성을 확보할 수 있다. As described above, the printed circuit board 300 according to the second embodiment of the present invention includes not only the metal filler 130a but also the inorganic filler 130c in the insulating layer 130 to secure the insulation of the insulating layer 130. can do.

한편, 이와 달리 상기 절연층(130)의 수지 내에 금속 필러(130a)와 절연성의 고형 성분 중 유리 섬유(glass fabric)가 함침되어 있을 수 있으며, 상기 유리 섬유에 의하여 절연층(130)의 절연성을 확보하면서 금속 필러(130a)에 의하여 상기 금속층(130b)을 형성할 수 있다.On the other hand, a glass fabric may be impregnated with the metal filler 130a and the insulating solid component in the resin of the insulating layer 130, and the insulating property of the insulating layer 130 may be impregnated by the glass fiber. The metal layer 130b may be formed by the metal filler 130a while securing it.

상기 제2 실시예에 따른 인쇄회로기판(300)의 형성은 도 3 내지 도 10의 제조 방법을 적용할 수 있음은 자명하다. It is apparent that the manufacturing method of the printed circuit board 300 according to the second embodiment may be applied to the manufacturing method of FIGS. 3 to 10.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

인쇄회로기판 100, 300
절연 플레이트 110
제1 회로 패턴 120
절연층 130
제2 회로 패턴 140 Printed Circuit Board 100, 300
Insulation Plate 110
First Circuit Pattern 120
Insulation layer 130
Second Circuit Pattern 140

Claims (13)

복수의 금속 필러가 분산되어 있는 절연층을 포함하며, 상기 절연층의 표면에 복수의 회로 패턴홈이 형성되어 있는 절연 기판,
상기 금속 필러로부터 용융되어 상기 회로 패턴홈의 내벽에 형성되어 있는 금속층, 그리고
상기 금속층 위에 상기 회로 패턴홈을 매립하며 형성되는 복수의 매립 회로 패턴
을 포함하는 인쇄회로기판.An insulating substrate including an insulating layer in which a plurality of metal fillers are dispersed, and having a plurality of circuit pattern grooves formed on a surface of the insulating layer,
A metal layer melted from the metal pillar and formed on an inner wall of the circuit pattern groove, and
A plurality of buried circuit patterns formed by filling the circuit pattern grooves on the metal layer;
Printed circuit board comprising a. 제1항에 있어서,
상기 금속층은 상기 금속 필러와 동일한 물질로 형성되어 있는 인쇄회로기판.The method of claim 1,
The metal layer is a printed circuit board formed of the same material as the metal filler. 제1항에 있어서,
상기 금속층은 0.2 내지 20μm의 두께로 형성되어 있는 인쇄회로기판.The method of claim 1,
The metal layer is a printed circuit board is formed to a thickness of 0.2 to 20μm. 제1항에 있어서,
상기 절연 기판은,
절연 플레이트,
상기 절연 플레이트 위에 패터닝되어 있는 기저 회로 패턴, 그리고
상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 형성되어 있는 상기 절연층을 포함하는 인쇄회로기판. The method of claim 1,
The insulating substrate,
Insulation plate,
A base circuit pattern patterned on said insulating plate, and
A printed circuit board covering the base circuit pattern, the printed circuit board comprising the insulating layer formed on the insulating plate. 제4항에 있어서,
상기 절연층은 상기 기저 회로 패턴을 노출하는 비아홀을 더 포함하는 인쇄회로기판.The method of claim 4, wherein
The insulating layer further includes a via hole exposing the base circuit pattern. 제1항에 있어서,
상기 금속 필러는 상기 절연층 내에 5 내지 50 중량%를 충족하며 분산되어 있는 인쇄회로기판.The method of claim 1,
The metal filler is 5 to 50% by weight and dispersed in the insulating layer printed circuit board. 제1항에 있어서,
상기 절연층은 수지 내에 균일하게 함침되어 있는 절연성의 고형 성분을 더 포함하는 인쇄회로기판.The method of claim 1,
The insulating layer further comprises an insulating solid component impregnated uniformly in the resin. 수지 내에 금속 필러가 균일하게 분산되어 있는 절연 기판을 준비하는 단계,
상기 절연 기판의 표면을 레이저로 식각하여 회로 패턴홈을 형성하는 단계, 그리고
상기 회로 패턴홈을 매립하도록 매립 회로 패턴을 형성하는 단계를 포함하며,
상기 회로 패턴홈을 형성하는 단계는,
레이저에 의해 상기 절연 기판의 금속 필러가 용융되는 단계, 그리고
상기 용융된 금속 필러가 상기 회로 패턴홈 내벽에 금속층을 형성하는 단계
를 포함하는 인쇄회로기판의 제조 방법.Preparing an insulating substrate on which the metal filler is uniformly dispersed in the resin,
Etching the surface of the insulating substrate with a laser to form circuit pattern grooves, and
Forming a buried circuit pattern to fill the circuit pattern groove;
Forming the circuit pattern groove,
Melting the metal filler of the insulating substrate by a laser, and
Forming the metal layer on the inner wall of the circuit pattern groove by the molten metal filler
And a step of forming the printed circuit board. 삭제delete 제8항에 있어서,
상기 매립 회로 패턴을 형성하는 단계는,
상기 금속층을 씨드층으로 도금하여 상기 회로 패턴홈을 매립하는 도금층을 형성하는 단계, 그리고
상기 회로 패턴홈 이외의 상기 도금층을 식각하여 상기 매립 회로 패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법. The method of claim 8,
Forming the buried circuit pattern,
Plating the metal layer with a seed layer to form a plating layer filling the circuit pattern groove; and
And etching the plating layer other than the circuit pattern groove to form the buried circuit pattern. 제8항에 있어서,
상기 절연 기판을 준비하는 단계는,
절연 플레이트를 준비하는 단계,
상기 절연 플레이트 위에 동박층을 패터닝하여 기저 회로 패턴을 형성하는 단계, 그리고
상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 상기 금속 필러를 포함하는 절연층을 형성하는 단계를 포함하며,
상기 회로 패턴홈은 상기 절연층의 표면에 형성하는 인쇄회로기판의 제조 방법.The method of claim 8,
Preparing the insulating substrate,
Preparing the insulation plate,
Patterning a copper foil layer on the insulating plate to form a base circuit pattern, and
Forming an insulating layer covering the base circuit pattern and including the metal pillar on the insulating plate,
And the circuit pattern groove is formed on the surface of the insulating layer. 제11항에 있어서,
상기 절연층을 형성한 후, 상기 기저 회로 패턴을 노출하는 비아홀을 상기 절연층에 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법. The method of claim 11,
And forming a via hole in the insulating layer to expose the base circuit pattern after the insulating layer is formed. 제8항에 있어서,
상기 절연 기판을 준비하는 단계는,
절연 수지 내에 상기 금속 필러 및 절연성의 고형 성분을 함침하는 단계를 포함하는 인쇄회로기판의 제조 방법. The method of claim 8,
Preparing the insulating substrate,
A method of manufacturing a printed circuit board comprising the step of impregnating the metal filler and insulating solid component in an insulating resin.
KR1020100086161A 2010-09-02 2010-09-02 The printed circuit board and the method for manufacturing the same KR101134873B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100086161A KR101134873B1 (en) 2010-09-02 2010-09-02 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086161A KR101134873B1 (en) 2010-09-02 2010-09-02 The printed circuit board and the method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120023894A KR20120023894A (en) 2012-03-14
KR101134873B1 true KR101134873B1 (en) 2012-04-13

Family

ID=46131039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086161A KR101134873B1 (en) 2010-09-02 2010-09-02 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101134873B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086257A (en) * 2020-12-16 2022-06-23 엘지이노텍 주식회사 Circuit board and mehod of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057314A (en) * 2001-12-27 2003-07-04 미쓰이 가가쿠 가부시키가이샤 Circuit board and method of producing the same
KR100890447B1 (en) * 2007-12-27 2009-03-26 주식회사 코리아써키트 Manufacturing method of printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057314A (en) * 2001-12-27 2003-07-04 미쓰이 가가쿠 가부시키가이샤 Circuit board and method of producing the same
KR100890447B1 (en) * 2007-12-27 2009-03-26 주식회사 코리아써키트 Manufacturing method of printed circuit board

Also Published As

Publication number Publication date
KR20120023894A (en) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101181048B1 (en) The method for manufacturing the printed circuit board
KR101987374B1 (en) The printed circuit board and the method for manufacturing the same
KR101987367B1 (en) The printed circuit board and the method for manufacturing the same
TWI538595B (en) Method and device of manufacturing printed circuit board
KR101262486B1 (en) The printed circuit board and the method for manufacturing the same
KR101134873B1 (en) The printed circuit board and the method for manufacturing the same
KR101926560B1 (en) The printed circuit board and the method for manufacturing the same
KR101199112B1 (en) The printed circuit board and the method for manufacturing the same
KR101715941B1 (en) The method for manufacturing the printed circuit board
KR101172175B1 (en) The printed circuit board and the method for manufacturing the same
KR20120009989A (en) The printed circuit board and the method for manufacturing the same
KR101144573B1 (en) The printed circuit board and the method for manufacturing the same
KR101996930B1 (en) The printed circuit board and the method for manufacturing the same
KR20130051286A (en) The printed circuit board and the method for manufacturing the same
KR101231522B1 (en) The printed circuit board and the method for manufacturing the same
KR101987359B1 (en) The printed circuit board and the method for manufacturing the same
TW201334646A (en) The printed circuit board and the method for manufacturing the same
KR101231362B1 (en) The printed circuit board and the method for manufacturing the same
KR20140016569A (en) The printed circuit board and the method for manufacturing the same
KR20120012676A (en) The printed circuit board and the method for manufacturing the same
TWI574593B (en) Method and device of manufacturing printed circuit board
KR20150127823A (en) The printed circuit board and the method for manufacturing the same
KR20140044032A (en) The printed circuit board and the method for manufacturing the same
KR20140044033A (en) The printed circuit board and the method for manufacturing the same
KR20120034530A (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 8