KR20120008132A - A nonvolatile memory device using charge traps formed in hfo2 by nb ion doping and a manufacturing method thereof - Google Patents
A nonvolatile memory device using charge traps formed in hfo2 by nb ion doping and a manufacturing method thereof Download PDFInfo
- Publication number
- KR20120008132A KR20120008132A KR1020100068799A KR20100068799A KR20120008132A KR 20120008132 A KR20120008132 A KR 20120008132A KR 1020100068799 A KR1020100068799 A KR 1020100068799A KR 20100068799 A KR20100068799 A KR 20100068799A KR 20120008132 A KR20120008132 A KR 20120008132A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ion implantation
- memory device
- hfo
- nonvolatile memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 37
- 150000002500 ions Chemical class 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 238000002207 thermal evaporation Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000015654 memory Effects 0.000 description 21
- 239000010408 film Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 10
- 230000014759 maintenance of location Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000002159 nanocrystal Substances 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 241000588731 Hafnia Species 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
Description
본 발명은 Nb 이온 도핑에 의해 HfO2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법에 관한 것으로, 더욱 구체적으로는 특정 금속 이온을 선택하여 농도를 조절하여서 불순물 준위를 정확하게 결정함으로써 우수한 특성을 제공할 수 있는, Nb 이온 도핑에 의해 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자 및 그의 제조방법에 관한 것이다.
The present invention relates to a non-volatile memory device using a charge trap formed in the HfO 2 layer by Nb ion doping and a method of manufacturing the same, and more particularly, by selecting a specific metal ion to adjust the concentration to determine the impurity level accurately A non-volatile memory device and a method of manufacturing the same, which use impurity traps formed by Nb ion doping as charge storage levels, which can provide properties.
반도체 메모리 소자는 휘발성 반도체 메모리 소자와 비휘발성 반도체 메모리 소자로 나누어진다. The semiconductor memory device is divided into a volatile semiconductor memory device and a nonvolatile semiconductor memory device.
휘발성 반도체 메모리 소자는 전원이 인가되는 동안에 데이터가 저장되고 읽혀지며, 전원이 차단되면 데이터가 소실된다. 이에 반해, 비휘발성 반도체 메모리 소자는 전원이 차단되어도 데이터를 장기간 보관 보유할 수 있다.In a volatile semiconductor memory device, data is stored and read while power is applied, and data is lost when power is cut off. In contrast, nonvolatile semiconductor memory devices can retain data for a long time even when the power supply is cut off.
일반적으로 비휘발성 메모리 소자 중 전기적으로 소거가 가능한 EEPROM (Electrically Erasable and Programable Read Only Memory) 소자는 포울러-노드하임(Fowler-Nordheim) 터널링 현상에 의해 얇은 절연층, 즉 SiO2와 같은 터널 산화막을 통한 전자 이동에 의하여 플로팅 게이트에 전하가 저장되고, 이 저장된 전하의 양에 따라 트랜지스터가 온 또는 오프되는 소자를 말한다.In general, electrically erasable and programmable read only memory (EEPROM) devices, which are electrically erasable, have a thin insulating layer, ie, a tunnel oxide such as SiO 2 , by a Fowler-Nordheim tunneling phenomenon. The charge is stored in the floating gate by electron movement through and the device is turned on or off according to the amount of the stored charge.
이러한 비휘발성 메모리 소자는 터널 산화막(tunnel oxide), 플로팅 게이트, 제어 산화막(control oxide) 및 컨트롤 게이트가 적층된 구조를 갖는다. 이 때, 제어 산화막은 플로팅 게이트에서 컨트롤 게이트로의 전하 이동을 방지하는 역할을 하며, 전하 누설을 방지한다.The nonvolatile memory device has a structure in which a tunnel oxide, a floating gate, a control oxide, and a control gate are stacked. At this time, the control oxide film serves to prevent charge transfer from the floating gate to the control gate, and prevents charge leakage.
소자의 직접도가 커짐에 따라 소자 크기가 줄어들면 산화막 두께도 줄어드는데, 산화막 두께가 너무 얇아지면 플로팅 게이트와 컨트롤 게이트 간의 정전용량(capacitance)을 유지하기가 어려워진다. 또한, 플로팅 게이트에는 전하가 연속적으로 저장되기 때문에, 소자가 작으면 누설 전류가 발생하여, 비휘발성 메모리 소자의 저전력 및 고속 동작이 저하되는 결점이 있었다. As the device size decreases as the device's directivity increases, the oxide thickness decreases. When the oxide thickness becomes too thin, it becomes difficult to maintain the capacitance between the floating gate and the control gate. In addition, since charges are continuously stored in the floating gate, when the device is small, leakage current is generated, resulting in a low power and high speed operation of the nonvolatile memory device.
그에 따라, CTF(Charge Trap Flash)가 차세대 비휘발성 메모리 분야로 연구되고 있는데, CTF란 NAND 플래시 소자의 제조방법으로, 질화물 층에 있어서 전하 내에 정보를 저장하는 SONOS (semiconductor-oxIde- nitride-oxide-semiconductor) 또는 MONOS (metal-ONOS) 구조물을 기반으로 한 기법이다.Accordingly, CTF (Charge Trap Flash) is being researched into the next-generation nonvolatile memory field. CTF is a method of manufacturing a NAND flash device. It is a technique based on semiconductor) or MONOS (metal-onos) structures.
CTF와 관련하여서, 과거 Si 또는 Ge 나노결정, 질화물 트랩 같은 불연속 형태의 전하 저장 매질을 이용한 연구가 활발히 진행되어 왔다. 이러한 연구는 전하 이동에 의한 손실을 방지할 수 있어서 저장 데이터의 보존을 향상시킨다. Regarding CTF, research has been actively conducted in the past using discontinuous forms of charge storage media such as Si or Ge nanocrystals and nitride traps. Such studies can prevent loss due to charge transfer, thereby improving the preservation of stored data.
그러나, Si 나노결정을 기반으로 한 물질의 전하 저장 트랩의 밀도는 1011~1012 cm-2 범위에 있어서, 현재 상용화되고 있는 45nm 정도의 소자 또는 multibit 메모리를 구현할 수 있도록 하는 충분한 메모리 윈도우를 제공하지 못하였다. 또한 얇은 터널 절연막으로 인한 누설 전류 증가 등의 문제점도 있었다.However, the density of charge storage traps in materials based on Si nanocrystals ranges from 10 11 to 10 12 cm -2 , providing a sufficient memory window to enable 45 nm devices or multibit memories currently available. I couldn't. There was also a problem such as an increase in leakage current due to the thin tunnel insulating film.
CTF의 핵심 특징 중의 하나는 쓰기/지우기(Program/Erase, P/E) 속도와 데이터 보존(보유 시간)인데, 이 두 요소는 서로 상충되는 특성을 갖는다. 포울러-노드하임 터널링에서 수 백초 동안 다준위 쓰기를 위해서는 터널 산화막의 두께가 7nm 이하이어야 하는데, 이렇게 얇은 두께에서는 10년 이상의 데이터 보존을 기대할 수 없다. One of the key features of CTF is the speed of write / erase (Program / Erase, P / E) and data retention (retention time). For multi-level writes in Fowler-Nordheim tunneling for hundreds of seconds, the thickness of the tunnel oxide should be less than 7 nm. At this thin thickness, data retention of more than 10 years cannot be expected.
이러한 상충 관계를 극복하기 위한 방편으로 터널 배리어(tunnel barrier), 전하 트랩층(charge trap layer), 제어 배리어(control barrier) 등에 새로운 물질 또는 구조를 사용하고자 하는 연구들이 진행되고 있다. In order to overcome such a conflict, studies are being conducted to use new materials or structures such as tunnel barriers, charge trap layers, and control barriers.
CTF 메모리의 성능 향상을 위해 SiN와 HfO2와 같은 high-k(고 유전체) 물질을 사용하면 절연막 두께의 한계를 극복할 수 있어서 이를 이용한 비휘발성 메모리 연구가 매우 활발하다.The use of high-k (high dielectric) materials such as SiN and HfO 2 to improve the performance of CTF memory can overcome the limitations of the thickness of the insulating film, so the research on nonvolatile memory using the same is very active.
최근 질화물 트랩을 이용한 Si/SiO2/SiN/SiO2/poly Si(SONOS)와 Si/SiO2/SiN/Al2O3/TaN(TANOS)같은 메모리 소자들은 낮은 구동 전압과 얇은 터널 절연막으로 인해 고집적도의 가능성이 높아 주목을 받고 있다. 그러나, 상기 소자들의 경우, 자연적으로 형성된 결함 준위의 에너지와 농도를 제어하기 어렵기 때문에 소자 향상에 제한적이라는 단점을 갖는다.Recently, memory devices such as Si / SiO 2 / SiN / SiO 2 / poly Si (SONOS) and Si / SiO 2 / SiN / Al 2 O 3 / TaN (TANOS) using nitride traps have a low driving voltage and a thin tunnel insulating film. The possibility of high integration has attracted attention. However, in the case of the devices, it is difficult to control the energy and concentration of the naturally formed defect level has a disadvantage in that it is limited in device enhancement.
도 1의 그래프를 참조하면, 종래의 폴리실리콘 플로팅 게이트 메모리 반도체 소자에서는 높은 동작전압(9 ~ 10V)이 요구되고, 유전 물질(dielectric material)인 산화막 두께가 두꺼워지는 문제점이 있었으며, 쓰기/지우기 속도가 느린 문제점이 있었다.Referring to the graph of FIG. 1, in the conventional polysilicon floating gate memory semiconductor device, a high operating voltage (9 to 10V) is required, and a thickness of an oxide material, which is a dielectric material, becomes thick, and a write / erase speed is increased. There was a slow issue.
또한, 도 1의 technical gap으로 표시된 부분에서 알 수 있듯이, 65nm 이하의 공정에서는 낮은 실행가능성(feasibility)이 존재하고 있었다. 따라서, 실행가능한 기준 이하에 있는 문제점이 있었다.In addition, as can be seen from the part indicated by the technical gap of FIG. 1, low feasibility was present in the process of 65 nm or less. Thus, there has been a problem that lies below viable standards.
도 2에는 p-형 실리콘 기판 상에 증착된 고 유전체(high-k) 내에 형성된 전하 트랩에 전하가 주입되어 저장되는 종래의 메모리 소자의 구조가 도시되어 있다.
2 shows a structure of a conventional memory device in which charge is injected and stored in a charge trap formed in a high-k deposited on a p-type silicon substrate.
본 발명은 상기한 실정을 감안하여 종래 비휘발성 메모리 소자 및 그의 제조방법에서 야기되는 여러 결점 및 문제점들을 해결하고자 한다.SUMMARY OF THE INVENTION In view of the above circumstances, the present invention is intended to solve various defects and problems caused by the conventional nonvolatile memory device and its manufacturing method.
이러한 문제점 중에는, 통상적인 폴리 Si 플로팅 게이트 메모리에서 인가 전압이 높고(0 ~ 10 V), 터널 산화물 두께가 두꺼우며, 쓰기/지우기 속도가 느리고, 65 nm 과정에서 낮은 가능성을 갖는 문제점이 포함된다.
These problems include high applied voltage (0-10V), thick tunnel oxide thickness, slow write / erase speed, and low possibility in 65 nm process in conventional poly Si floating gate memory.
본 발명에서는 인가 전압이 낮고(2 ~ 5 V), 측방향으로의 전하 이동을 방지함으로써 내구성을 개선시키며, 쓰기/지우기 속도가 빠르고, 보유 시간이 긴 비휘발성 메모리 소자 및 그의 제조방법을 제공한다.The present invention provides a nonvolatile memory device having a low applied voltage (2 to 5 V), improving durability by preventing charge transfer in the lateral direction, having a fast write / erase speed, and a long retention time, and a method of manufacturing the same. .
구체적으로, 본 발명에 따르면, p-형 실리콘 기판; 상기 p-형 실리콘 기판상에 증착된 실리콘 산화막; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 증착된 HfO2 층; 상기 HfO2 층상에 이온주입법을 통해 이온 주입된 Nb 이온을 포함하여 불순물 트랩으로 작용하는 이온 주입층을 포함하는 것을 특징으로 하는, Nb 이온 주입에 의해 HfO2에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자가 제공된다.Specifically, according to the present invention, a p-type silicon substrate; A silicon oxide film deposited on the p-type silicon substrate; An HfO 2 layer deposited on the silicon oxide film through atomic layer deposition (ALD); Using an impurity trap formed, including ion-implanted Nb ions through the ion implantation to the HfO 2 layer comprising the ion-implanted layer serving as an impurity trap, Nb ions by implantation HfO 2 as a charge storage levels A nonvolatile memory device is provided.
또한, 본 발명에 따르면, 상기 주입되는 Nb 이온주입량이 1012 내지 1013cm-2 범위인 것을 특징으로 하는 비휘발성 메모리 소자가 제공된다.According to the present invention, there is provided a nonvolatile memory device, characterized in that the implanted Nb ion implantation amount is in the range of 10 12 to 10 13 cm -2 .
또한, 본 발명에 따르면, 열증착법(thermal deposition)에 의해 p-형 실리콘 기판 상에 실리콘 산화막을 증착하는 단계; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 HfO2 층을 증착하는 단계; 상기 HfO2 층 상에 이온 주입법을 통해 Nb 이온을 주입하는 단계를 포함하는 것을 특징으로 하는, Nb 이온 주입에 의해 HfO2에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자의 제조방법이 제공된다.According to the present invention, there is also provided a method, comprising: depositing a silicon oxide film on a p-type silicon substrate by thermal deposition; Depositing an HfO 2 layer on the silicon oxide film by atomic layer deposition (ALD); A method of manufacturing a nonvolatile memory device using an impurity trap formed in HfO 2 by Nb ion implantation as a charge storage level, comprising implanting Nb ions onto the HfO 2 layer through ion implantation. do.
또한, 본 발명에 따르면, 상기 주입되는 Nb 이온주입량이 1012 내지 1013cm-2 범위인 것을 특징으로 하는 방법이 제공된다.In addition, according to the present invention, the implanted Nb ion implantation amount is provided in a range of 10 12 to 10 13 cm -2 .
또한, 본 발명에 따르면, 상기 이온 주입 공정 단계에서 Nb 이온 주입시 에너지가 60keV가 되도록 하는 것을 특징으로 하는 방법이 제공된다.In addition, according to the present invention, a method is characterized in that the energy is 60keV during the implantation of Nb ion in the ion implantation process step.
또한, 본 발명에 따르면, 상기 Nb 이온 주입된 HfO2 층을 포함하는 메모리 소자를 N2 분위기에서 약 600℃로 5분동안 급속 열처리하는 단계를 추가로 포함하는 것을 특징으로 하는 방법이 제공된다.In addition, according to the present invention, there is provided a method further comprising the step of rapidly heat-treating the memory device comprising the Nb ion implanted HfO 2 layer at about 600 ℃ for 5 minutes in an N 2 atmosphere.
또한, 본 발명에 따르면, 전극으로 사용할 알루미늄을 증착하는 단계를 추가로 포함하는 것을 특징으로 하는 방법이 제공된다.
According to the present invention, there is further provided a method comprising the step of depositing aluminum for use as an electrode.
본 발명에 따르면, 비휘발성 메모리 소자의 HfO2 층에 Nb 이온을 주입하여 불연속적인 깊은 트랩 준위를 에너지 밴드 갭(band gap) 안에 인위적으로 형성하고, 이를 전하 저장 준위로 활용함으로써 불순물 준위를 제어할 수 있고, 우수한 쓰기/지우기 및 데이터 보존 특성을 갖는 비휘발성 메모리 소자를 제조할 수 있을 뿐만 아니라 전체 유전막 두께를 감소시킬 수 있어 비휘발성 메모리 소자의 저전력 및 고속 동작을 가능하게 하는 장점이 있다.
According to the present invention, by implanting Nb ions into the HfO 2 layer of a nonvolatile memory device, a discontinuous deep trap level is artificially formed in an energy band gap, and the impurity level can be controlled by using it as a charge storage level. It is possible to manufacture a nonvolatile memory device having excellent write / erase and data retention characteristics, as well as to reduce the overall dielectric film thickness, thereby enabling low power and high speed operation of the nonvolatile memory device.
도 1은 종래 기술에 따른 폴리실리콘 플로팅 게이트 메모리 반도체 소자의 기술적 문제점에 따른 나노크리스탈 메모리 등의 전하 트랩 플래시 메모리 반도체 소자의 필요성을 나타내는 그래프이다.
도 2는 종래의 전하 트랩 플래시 메모리 반도체 소자의 한 양태의 구조를 나타낸 도면이다.
도 3a 내지 도 3c는 본 발명의 비휘발성 메모리 소자의 제조방법을 나타낸 도면이다.
도 4는 본 발명의 비휘발성 메모리 소자의 구조를 나타낸 도면이다.
도 5a 및 도 5b는 본 발명의 비휘발성 메모리 소자의 인가 전압에 따른 전기용량-전압 특성 곡선의 이동을 나타낸 그래프로, 도 5a는 Nb 이온 주입량이 1 x 1012 cm-2인 경우이고, 도 5b는 Nb 이온 주입량이 1 x 1013 cm-2인 경우이다.
도 6은 본 발명의 비휘발성 메모리 소자의 인가 전압에 따른 전기용량-전압 특성 곡선의 이동을 나타낸 그래프이다.
도 7은 Nb 이온 주입량이 1 x 1013cm-2인 시료에 대해 보유 시간(retention time)을 나타낸 그래프이다.
도 8은 HfO2에 Nb 이온을 주입한 시료의 광전도도 스펙트럼 결과를 나타낸 그래프이다.
도 9는 본 발명의 비휘발성 메모리 소자에 있어서 HfO2 층의 밴드 갭 내에 형성된 트랩 에너지 준위를 나타낸 것이다. 1 is a graph illustrating the necessity of a charge trap flash memory semiconductor device such as a nanocrystal memory according to a technical problem of a polysilicon floating gate memory semiconductor device according to the related art.
2 is a diagram showing the structure of one embodiment of a conventional charge trap flash memory semiconductor device.
3A to 3C illustrate a method of manufacturing a nonvolatile memory device of the present invention.
4 is a diagram illustrating a structure of a nonvolatile memory device of the present invention.
5A and 5B are graphs illustrating a shift of a capacitance-voltage characteristic curve according to an applied voltage of a nonvolatile memory device of the present invention. FIG. 5A is a case where Nb ion implantation amount is 1 × 10 12 cm −2 . 5b is a case where Nb ion implantation amount is 1 x 10 13 cm -2 .
FIG. 6 is a graph illustrating a shift of a capacitance-voltage characteristic curve according to an applied voltage of a nonvolatile memory device of the present invention.
FIG. 7 is a graph showing retention time for a sample with an Nb ion implantation of 1 × 10 13 cm −2 .
8 is a graph showing the results of a photoconductivity spectrum of a sample in which Nb ions are injected into HfO 2 .
9 shows trap energy levels formed in the band gap of the HfO 2 layer in the nonvolatile memory device of the present invention.
이하, 본 발명에 따른 비휘발성 메모리 소자 및 그의 제조방법에 대하여 첨부도면을 참조하며 상세히 설명한다. 그러나, 본 발명이 이에 한정되는 것은 아니다.Hereinafter, a nonvolatile memory device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited thereto.
본 발명에서는 p-형 실리콘 기판; 상기 p-형 실리콘 기판상에 증착된 실리콘 산화막; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 증착된 HfO2 층; 상기 HfO2 층상에 이온주입법을 통해 이온 주입된 Nb 이온을 포함하고 불순물 트랩으로 작용하여 이온 주입층을 포함하는 것을 특징으로 하는, Nb 이온 주입에 의해 HfO2에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자를 제공한다.In the present invention, p-type silicon substrate; A silicon oxide film deposited on the p-type silicon substrate; An HfO 2 layer deposited on the silicon oxide film through atomic layer deposition (ALD); Using an impurity trap formed on the HfO 2, by a Nb ion implantation comprising the ion-implanted layer, including the implanted Nb ions through the ion implantation to the HfO 2 layer acts as an impurity trap to the charge storage levels Provided is a nonvolatile memory device.
본 발명에서는 신규한 비휘발성 메모리 소자와 더불어, 열증착법에 의해 p-형 실리콘 기판 상에 실리콘 산화막을 증착하는 단계; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 HfO2 층을 증착하는 단계; 상기 HfO2 층 상에 이온 주입법을 통해 Nb 이온을 주입하는 단계를 포함하는 것을 특징으로 하는 상기 비휘발성 메모리 소자의 제조방법을 제공한다.According to the present invention, there is provided a method of depositing a silicon oxide film on a p-type silicon substrate by a thermal deposition method together with a novel nonvolatile memory device; Depositing an HfO 2 layer on the silicon oxide film by atomic layer deposition (ALD); And implanting Nb ions into the HfO 2 layer through ion implantation.
HfO2는 하프니아(hafnia)라고도 알려진 무기 화합물이다. 상기 무색 고체는 하프늄의 가장 통상적이고 안정한 화합물중 하나이다. 이는 약 6eV의 밴드 갭을 갖는 전기절연재이다([http://en.wikipedia.org/wiki /HfO2] 참고).HfO 2 is an inorganic compound also known as hafnia. The colorless solid is one of the most common and stable compounds of hafnium. It is an electrical insulator with a band gap of about 6 eV (see [http://en.wikipedia.org/wiki/HfO 2 ]).
본 발명에 따르면, 불연속적인 전하 저장 트랩층 형성의 한 방법으로서 high-k 박막인 HfO2 층에 Nb 이온을 도핑하여 불연속적인 불순물 준위를 에너지 밴드 갭 안에 인위적으로 형성하였다.According to the present invention, as a method of forming a discontinuous charge storage trap layer, a discontinuous impurity level is artificially formed in an energy band gap by doping Nb ions into a HfO 2 layer, which is a high-k thin film.
본 발명에 따르면, HfO2 층은 원자층 증착법(ALD)에 의해 형성된다. 바람직한 양태에서, 상기 HfO2 층은 5nm 두께로 증착된다. According to the present invention, the HfO 2 layer is formed by atomic layer deposition (ALD). In a preferred embodiment, the HfO 2 layer is deposited to a thickness of 5 nm.
본 발명에 따르면, Nb 이온 주입량을 조절함으로써 불순물 준위를 정확하게 결정할 수 있다. According to the present invention, the impurity level can be accurately determined by adjusting the amount of Nb ion implantation.
본 발명에 따르면, Nb 이온은 이온 주입법(ion implantation)에 의해 HfO2 층에 주입된다. According to the present invention, Nb ions are implanted into the HfO 2 layer by ion implantation.
도 3a 내지 도 3c에는 본 발명의 비휘발성 메모리 소자의 제조 방법의 한 양태가 구체적으로 도시되어 있다.3A to 3C specifically illustrate one aspect of the manufacturing method of the nonvolatile memory device of the present invention.
도 3a에 따르면, 열증착법에 의해 p-형 (100) 실리콘 기판 상에 실리콘 산화막을 5nm 두께로 증착한다. 이어서, 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 HfO2를 25nm 두께로 증착한다. According to FIG. 3A, a silicon oxide film is deposited to a thickness of 5 nm on a p-type (100) silicon substrate by thermal deposition. Subsequently, HfO 2 is deposited to a thickness of 25 nm on the silicon oxide film by atomic layer deposition (ALD).
도 3b에 따르면, 도 3a에서 형성된 HfO2 층 상에 이온 주입법에 의해 Nb 이온을 주입시킨다. According to FIG. 3B, Nb ions are implanted by the ion implantation method on the HfO 2 layer formed in FIG. 3A.
도 3c에 따르면, 도 3b에서 이온 주입된 HfO2 층을 포함한 메모리 소자를 N2 분위기에서 600℃로 5분동안 급속 열처리한다. 이후, 전극으로 사용할 알루미늄을 200㎛ 직경으로 증착한다.According to FIG. 3C, the memory device including the HfO 2 layer ion-implanted in FIG. 3B is rapidly heat treated at 600 ° C. for 5 minutes in an N 2 atmosphere. Then, aluminum to be used as an electrode is deposited to a diameter of 200 μm.
상기 이온 주입된 금속은 원자 단위로 주입되는 것을 특징으로 하며, 상기 이온 주입된 금속으로 인해 생성된 불순물 트랩을 전하 저장 준위로 사용하게 된다. 이로 인해 전하 트랩의 에너지와 농도를 인위적으로 조절할 수 있게 된다.The ion-implanted metals are implanted in atomic units, and impurity traps generated by the ion-implanted metals are used as charge storage levels. This allows artificial control of the energy and concentration of the charge trap.
도 4에 따르면, 본 발명의 메모리 소자 구조의 한 양태를 나타낸 것으로, 기재로 p-타입 Si 웨이퍼/ 5nm SiO2/ 25nm HfO2를 사용하고, Nb를 60 keV의 에너지로 주입하며, 이온주입량(implant influence)은 1012 내지 1015(cm-2)이고, 표면으로부터 약 20nm 돌출(projection)된다.Referring to Figure 4, it shows an embodiment of a memory device structure of the present invention, using a p- type Si wafer / 5nm SiO 2 / HfO 2 25nm as described, and injected into the Nb in the 60 keV energy, ion dose ( Implant influence is 10 12 to 10 15 (cm −2 ) and is projected about 20 nm from the surface.
도 5a와 도 5b는 Nb 이온을 각각 1 x 1012 cm-2 및 1 x 1013 cm-2 이온주입량으로 주입한 경우, 본 발명의 비휘발성 메모리 소자의 인가 전압에 따른 전기용량-전압 특성 곡선의 이동을 나타낸 그래프이고, 도 6은 Nb 이온을 주입하지 않은 경우, Nb 이온 주입량이 1 x 1012 cm-2, 5 x 1012cm-2, 1 x 1013cm-2인 시료에 있어서 sweep voltage와 flat-band voltage shift의 관계를 나타낸 그래프이다.5A and 5B show capacitance-voltage characteristic curves according to an applied voltage of a nonvolatile memory device of the present invention when Nb ions are implanted at 1 × 10 12 cm −2 and 1 × 10 13 cm −2 ion implantation amounts, respectively 6 is a graph showing the movement of, and in the case of Nb ion implantation, Nb ion implantation is 1 x 10 12 cm -2 , 5 x 10 12 cm -2 , 1 x 10 13 cm -2 sweep in the sample This graph shows the relationship between voltage and flat-band voltage shift.
도 5a, 도 5b 및 도 6에 따르면, 이온 주입을 하지 않은 시료의 경우에는 스위프 전압(sweep voltage)을 올려도 수십 mV의 작은 메모리 윈도우 만을 보이지만 Nb 이온을 주입한 시료의 경우에는 1012에서 1013cm-2로 이온 주입량을 증가함에 따라 메모리 윈도우가 증가하여 최대 4.92V 까지 도달하였다. 그러나, Nb 이온 주입량이 1013cm-2을 초과한 경우에는 메모리 특성이 나타나지 않았다.According to FIGS. 5A, 5B, and 6, the sample without ion implantation shows only a small memory window of several tens of mV even when the sweep voltage is increased, but in the case of NB ion implanted sample, 10 12 to 10 13 As the ion implantation was increased to cm −2 , the memory window increased to reach a maximum of 4.92V. However, when Nb ion implantation amount exceeded 10 13 cm < -2 >, the memory characteristic did not appear.
도 7a에서는 쓰기/지우기 상태를 각각 (+13/-13 V, 1s)로 정의하여 보유 특성을 측정하였다. 여기서, Nb 이온량을 1013cm-2로 주입한 시료는 상온(22℃)에서 104 초가 지난 후에 약 9.8%의 전하 손실률을 보였으며, 10년이 지난 시점으로 연장하여 계산한 결과, 약 34%의 전하 손실률이 측정되었다.In FIG. 7A, the write / erase states were defined as (+ 13 / -13 V and 1 s), respectively, to measure retention characteristics. Here, the sample injected with 10 13 cm -2 of Nb ion showed a charge loss rate of about 9.8% after 10 4 seconds at room temperature (22 ° C). The rate of charge loss of% was measured.
도 7b에서는 온도 상승에 따른 전하 손실률을 측정하기 위해서 85℃에서 같은 실험을 반복한 결과, 104초를 기준으로 전하 손실률이 약 25.6% 증가하였다. 이는 기존의 연구 결과들과 비교할 때 매우 우수한 전자 저장 특성이다.In FIG. 7B, the same experiment was repeated at 85 ° C. to measure the charge loss rate with increasing temperature. As a result, the charge loss rate was increased by about 25.6% based on 10 4 seconds. This is a very good electronic storage characteristic compared to previous studies.
도 8은 HfO2에 Nb 이온을 주입한 시료의 광전도도 스펙트럼 결과를 나타낸 것으로, Nb 이온 주입량이 1 x 1013cm-2인 시료에서 3.2 eV의 광전도도 피크가 측정되었으나, 도핑되지 않은 시료에서는 어떠한 광전도도 피크도 관찰되지 않았다. 이는 도 9의 이론계산에서 Nb가 도핑된 HfO2의 밴드 갭 내에 존재할 것으로 예측된 3.29 eV의 전하 트랩 준위와 거의 일치하는 결과이다. 따라서, 이 전하 트랩 준위가 비휘발성 메모리 작용에 기여하는 것으로 판단된다.FIG. 8 shows a photoconductivity spectrum result of a sample in which Nb ions are injected into HfO 2. A photoconductivity peak of 3.2 eV is measured in a sample having Nb ion implantation amount of 1 × 10 13 cm −2 , but is not doped. No peak of photoconductivity was observed in the sample. This is a result almost identical to the charge trap level of 3.29 eV predicted to be in the band gap of Nb doped HfO 2 in the theoretical calculation of FIG. 9. Therefore, it is believed that this charge trap level contributes to the operation of the nonvolatile memory.
본 발명의 비휘발성 메모리 소자에 대한 실험 결과를 요약하면 다음과 같다.The experimental results of the nonvolatile memory device of the present invention are summarized as follows.
본 발명의 메모리 소자의 CV 히스테레시스(hysteresis)를 측정한 결과, 게이트 전압 증가에 따라 Nb 이온이 주입되지 않은 시료의 경우에는 무시할 정도의 적은 양의 메모리 윈도우가 나타난 반면, Nb 이온이 주입된 시료의 경우에는 메모리 윈도우가 이온 주입량에 비례하여 증가함을 나타내었다. Nb 이온 주입량을 1 x 1013cm- 2 까지 증가시키면 메모리 윈도우가 증가하지만, 그 이상을 초과한 경우에는 메모리 효과가 측정되지 않았다. 이는 비휘발성 메모리를 위한 최적의 이온 주입량이 존재함을 의미한다.As a result of measuring the CV hysteresis of the memory device of the present invention, a negligible amount of memory window was observed in the case of a sample in which Nb ions were not implanted due to an increase in gate voltage, whereas Nb ions were implanted. In the case of the sample, the memory window increased in proportion to the ion implantation amount. The Nb ion dose 1 x 10 13 cm - the memory window increases, increasing to 2, but has not been determined if the memory effect in excess of the above. This means that there is an optimal amount of ion implantation for nonvolatile memory.
본 발명의 메모리 소자의 쓰기/지우기 상태를 각각 +13/-13V, 1s로 정하고 보유 시간을 측정한 결과, Nb 이온량을 1 x 1013cm-2로 주입한 시료의 경우 104 초를 기준으로 상온에서는 9.8%, 85℃에서는 25.6%의 전하 손실률을 각각 나타내었다. The write / erase state of the memory device of the present invention was set to + 13 / -13 V and 1 s, respectively, and the retention time was measured. As a result, the sample injected with Nb ion amount of 1 x 10 13 cm -2 was based on 10 4 seconds. The charge loss ratio was 9.8% at room temperature and 25.6% at 85 ° C, respectively.
이는 기존의 메모리 소자에 비해 매우 우수한 전자 저장 특성이다.This is a very good electronic storage characteristic compared to the conventional memory device.
본 발명의 메모리 소자의 각각의 시료에 대하여 광전도도 스펙트럼을 측정한 결과 Nb의 이온주입에 의해서 전하 트랩 준위가 형성됨을 확인할 수 있었다. 1 x 103cm-2을 주입한 시료는 3.2 eV에서 에너지 준위가 측정되었는데, 이는 이론계산결과인 3.9 eV와 매우 근사한 값이다. Nb 이온을 주입하지 않은 HfO2 시료의 경우에는 전하 트랩 준위가 측정되지 않았다. 따라서, 이 전하 트랩 준위가 비휘발성 메모리 작용에 주로 기여하는 것으로 판단된다.As a result of measuring the photoconductivity spectrum of each sample of the memory device of the present invention, it was confirmed that the charge trap state was formed by ion implantation of Nb. In the sample injected with 1 x 10 3 cm -2 , the energy level was measured at 3.2 eV, which is very close to the theoretical calculation of 3.9 eV. Charge trap levels were not measured for HfO 2 samples that were not implanted with Nb ions. Therefore, it is believed that this charge trap level mainly contributes to the operation of the nonvolatile memory.
Claims (7)
상기 p-형 실리콘 기판상에 증착된 실리콘 산화막;
상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 증착된 HfO2 층;
상기 HfO2 층상에 이온주입법(ion implantation)을 통해 이온 주입된 Nb 이온을 포함하여 불순물 트랩으로 작용하는 이온 주입층을 포함하는 것을 특징으로 하는
Nb 이온 주입에 의해 HfO2 층에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자.
p-type silicon substrates;
A silicon oxide film deposited on the p-type silicon substrate;
An HfO 2 layer deposited on the silicon oxide film through atomic layer deposition (ALD);
And an ion implantation layer including Nb ions implanted by ion implantation onto the HfO 2 layer and acting as an impurity trap.
A nonvolatile memory device using an impurity trap formed in an HfO 2 layer by Nb ion implantation as a charge storage level.
상기 주입된 Nb 이온주입량이 1012 내지 1013cm-2 범위인 것을 특징으로 하는 비휘발성 메모리 소자.
The method according to claim 1,
The implanted Nb ion implantation amount is 10 12 to 10 13 cm -2 range, characterized in that the nonvolatile memory device.
상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 HfO2 층을 증착하는 단계;
상기 HfO2 층상에 이온 주입법을 통해 Nb 이온을 주입하는 단계를 포함하는 것을 특징으로 하는
Nb 이온 주입에 의해 HfO2 층에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자의 제조방법.
Depositing a silicon oxide film on the p-type silicon substrate by thermal deposition;
Depositing an HfO 2 layer on the silicon oxide film by atomic layer deposition (ALD);
Implanting Nb ions on the HfO 2 layer through ion implantation;
A method of manufacturing a nonvolatile memory device using an impurity trap formed in an HfO 2 layer by Nb ion implantation as a charge storage level.
상기 주입되는 Nb 이온주입량이 1012 내지 1013cm-2 범위인 것을 특징으로 하는 방법.
The method according to claim 3,
The implanted Nb ion implantation amount is characterized in that the range of 10 12 to 10 13 cm -2 .
상기 이온 주입 공정 단계에서 Nb 이온 주입시 에너지가 60 keV가 되도록 하는 것을 특징으로 하는 방법.
The method according to claim 3,
In the ion implantation process step, Nb ion implantation energy, characterized in that 60 keV.
상기 Nb 이온 주입된 HfO2 층을 포함하는 메모리 소자를 N2 분위기에서 약 600℃로 5분동안 급속 열처리하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
The method according to any one of claims 3 to 5,
And rapidly heat-treating the memory device including the Nb ion implanted HfO 2 layer at about 600 ° C. for 5 minutes in an N 2 atmosphere.
전극으로 사용할 알루미늄을 증착하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.The method of claim 6,
And depositing aluminum for use as an electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100068799A KR101163720B1 (en) | 2010-07-16 | 2010-07-16 | A nonvolatile memory device using charge traps formed in HfO2 by Nb ion doping and a Manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100068799A KR101163720B1 (en) | 2010-07-16 | 2010-07-16 | A nonvolatile memory device using charge traps formed in HfO2 by Nb ion doping and a Manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120008132A true KR20120008132A (en) | 2012-01-30 |
| KR101163720B1 KR101163720B1 (en) | 2012-07-09 |
Family
ID=45613192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100068799A KR101163720B1 (en) | 2010-07-16 | 2010-07-16 | A nonvolatile memory device using charge traps formed in HfO2 by Nb ion doping and a Manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101163720B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296070A (en) * | 2012-02-28 | 2013-09-11 | 中国科学院微电子研究所 | NAND memory based on nanocrystalline and manufacturing method thereof |
| CN110230026A (en) * | 2019-06-26 | 2019-09-13 | 西安交通大学 | A method of improving niobium alloy surface oxidation-resistant ability |
-
2010
- 2010-07-16 KR KR1020100068799A patent/KR101163720B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296070A (en) * | 2012-02-28 | 2013-09-11 | 中国科学院微电子研究所 | NAND memory based on nanocrystalline and manufacturing method thereof |
| CN110230026A (en) * | 2019-06-26 | 2019-09-13 | 西安交通大学 | A method of improving niobium alloy surface oxidation-resistant ability |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101163720B1 (en) | 2012-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100894098B1 (en) | Nonvolatile memory device having fast erase speed and improoved retention charactericstics, and method of fabricating the same | |
| US7402492B2 (en) | Method of manufacturing a memory device having improved erasing characteristics | |
| JP2008034814A (en) | Nonvolatile semiconductor memory element and manufacturing method thereof | |
| JP2006203200A (en) | Semiconductor device comprising insulating film of high dielectric constant and method of manufacturing same | |
| US8263463B2 (en) | Nonvolatile split gate memory cell having oxide growth | |
| US8638614B2 (en) | Non-volatile memory device and MOSFET using graphene gate electrode | |
| US7821823B2 (en) | Semiconductor memory device, method of driving the same and method of manufacturing the same | |
| US20080169501A1 (en) | Flash memory device with hybrid structure charge trap layer and method of manufacturing same | |
| Jeon et al. | High work-function metal gate and high-/spl kappa/dielectrics for charge trap flash memory device applications | |
| US8964462B2 (en) | Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same | |
| KR20080072348A (en) | Method for fabricating semiconductor memory device and semiconductor memory device fabricated thereby | |
| KR101163720B1 (en) | A nonvolatile memory device using charge traps formed in HfO2 by Nb ion doping and a Manufacturing method thereof | |
| US20070190721A1 (en) | Semiconductor memory device having an alloy metal gate electrode and method of manufacturing the same | |
| JP4492930B2 (en) | Charge storage memory and manufacturing method thereof | |
| US20100044775A1 (en) | Semiconductor memory device and semiconductor device | |
| US20060105524A1 (en) | Non-volatile device manufactured using ion-implantation and method of manufacture the same | |
| KR100975941B1 (en) | Nonvolatile Memory Device Using an impurity trap formed by a metal doping as a charge storage level and a Manufacturing method thereof | |
| US20090050954A1 (en) | Non-volatile memory device including charge trap layer and method of manufacturing the same | |
| KR100811272B1 (en) | Non-volatile memory device having charge trapping layer and method of fabricating the same | |
| EP1946384A1 (en) | Non-volatile memory device with improved data retention | |
| KR20080041478A (en) | Non-volatile memory device having charge trapping layer and method for fabricating the same | |
| Ioannou-Sougleridis et al. | Charge-trap memories with ion beam modified ONO stacks | |
| KR101065060B1 (en) | Charge trap type nonvolatile memory | |
| KR100996292B1 (en) | A nonvolatile memory device using traps formed in ????? by ???? ion implantation as charge storage levels and its fabrication method | |
| KR100897825B1 (en) | Non-volatile memory and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160705 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |