KR20110136309A - Ｆｐｇａ 접속 제어 보드 및 이를 이용한 테스트 장치 - Google Patents

Ｆｐｇａ 접속 제어 보드 및 이를 이용한 테스트 장치 Download PDF

Info

Publication number
KR20110136309A
KR20110136309A KR1020100056209A KR20100056209A KR20110136309A KR 20110136309 A KR20110136309 A KR 20110136309A KR 1020100056209 A KR1020100056209 A KR 1020100056209A KR 20100056209 A KR20100056209 A KR 20100056209A KR 20110136309 A KR20110136309 A KR 20110136309A
Authority
KR
South Korea
Prior art keywords
fpga
connection terminals
switch
connection
switches
Prior art date
Application number
KR1020100056209A
Other languages
English (en)
Inventor
권영철
노선일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100056209A priority Critical patent/KR20110136309A/ko
Priority to US13/097,306 priority patent/US8373434B2/en
Publication of KR20110136309A publication Critical patent/KR20110136309A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

FPGA (Field Programmable Gate Arrays) 접속 제어 보드가 개시된다. 상기 FPGA 접속 제어 보드는 PCB와, 상기 PCB의 상부에 형성된 복수의 제1접속 단자들과, 상기 PCB의 하부에 형성된 복수의 제2접속 단자들과, 각각이 상기 복수의 제1접속 단자들 각각과 상기 복수의 제2단자들 각각을 접속하는 복수의 스위치들을 포함한다.

Description

ＦＰＧＡ 접속 제어 보드 및 이를 이용한 테스트 장치{CONTROL BOARD FOR CONNECTION BETWEEN FPGA BOARDS AND TEST DEVICE THEREOF}
본 발명의 개념에 따른 실시 예는 FPGA (Field Programmable Gate Arrays) 테스트 장치에 관한 것으로서, 보다 상세하게는 두 개의 FPGA 보드들을 사용할 경우 상기 두 개의 보드에 각각 구현된 복수의 접속 단자들 간의 연결을 제어하는 FPGA 접속 제어 보드 및 이를 이용한 FPGA 테스트 장치에 관한 것이다.
일반적으로 반도체 제품을 개발하여 양산하고자 할 경우, 양산 이전에 상기 반도체 제품의 기능을 검증하기 위하여 FPGA (Field Programmable Gate Arrays) 장치가 이용된다.
반도체 제품의 집적도가 증가하는 속도에 비해 단일 FPGA의 용량은 적기 때문에, 여러 개의 FPGA 보드들을 적층한 구조를 이용하는 것이 일반적이다.
그러나 종래의 방법에 의하면 적층된 FPGA 보드들 각각의 커넥터가 모두 서로 연결되어 FPGA의 활용성이 크게 저하된다.
본 발명이 이루고자 하는 기술적인 과제는 FPGA (Field Programmable Gate Arrays) 보드들 각각의 접속 단자들 간의 연결을 제어함으로써 FPGA의 효율적 설계 및 간편한 DUT(Device Under Test) 테스트를 할 수 있는 FPGA 접속 제어 보드 및 이를 이용한 테스트 장치를 제공하는 것이다.
본 발명의 실시 예에 따른 FPGA (Field Programmable Gate Arrays) 접속 제어 보드는 인쇄 회로 기판(Printed Circuit Board, PCB)과, 상기 PCB의 상부에 형성된 복수의 제1접속 단자들과, 상기 PCB의 하부에 형성된 복수의 제2접속 단자들과, 각각이 상기 복수의 제1접속 단자들 각각과 상기 복수의 제2단자들 각각을 접속하는 복수의 스위치들을 포함한다.
상기 복수의 스위치들은 상기 PCB의 상부 또는 상기 PCB의 내부에 형성된다.
상기 복수의 스위치들 중에서 제1스위치 그룹은 제1스위치 제어 신호에 응답하여 스위칭되고, 상기 복수의 스위치들 중에서 제2스위치 그룹은 제2스위치 제어 신호에 응답하여 스위칭된다.
본 발명의 실시 예에 따른 FPGA 테스트 장치는 제1FPGA 보드와 제2FPGA 보드 사이에 접속된 FPGA 접속 제어 보드를 포함한다. 상기 FPGA 접속 제어 보드는 인쇄 회로 기판(Printed Circuit Board, PCB)과, 상기 PCB의 상부에 형성되고 상기 제1FPGA 보드의 접속 단자들과 접속되는 복수의 제1접속 단자들과, 상기 PCB의 하부에 형성되고 상기 제2FPGA 보드의 접속 단자들과 접속되는 복수의 제2접속 단자들과, 각각이 상기 복수의 제1접속 단자들 각각과 상기 복수의 제2접속 단자들 각각을 접속하기 위한 복수의 스위치들을 포함한다.
상기 복수의 스위치들은 상기 PCB의 상부 또는 상기 PCB의 내부에 형성된다.
상기 복수의 스위치들 중에서 제1스위치 그룹은 제1스위치 제어 신호에 응답하여 스위칭되고, 상기 복수의 스위치들 중에서 제2스위치 그룹은 제2스위치 제어 신호에 응답하여 스위칭된다.
본 발명의 실시 예에 따른 FPGA (Field Programmable Gate Arrays) 접속 제어 보드 및 이를 이용한 시스템은 FPGA 보드들의 커넥터들 간 연결의 제어가 가능하므로 FPGA의 효율적 설계 및 검증을 할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 FPGA (Field Programmable Gate Arrays) 접속 제어 보드의 단면도를 나타낸다.
도 2는 도 1에 도시된 스위치 회로의 실시 예를 나타낸다.
도 3은 도 1에 도시된 스위치 회로 내에 구현된 스위치 그룹을 나타낸다.
도 4는 본 발명의 다른 실시 예에 따른 FPGA 접속 제어 보드를 나타낸다.
도 5는 본 발명의 실시 예에 따른 FPGA 접속 제어 보드를 포함하는 FPGA 테스트 장치를 나타낸다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예들은 다양한 변경을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 FPGA (Field Programmable Gate Arrays) 접속 제어 보드를 나타내고, 도 2는 도 1에 도시된 스위치 회로의 실시 예를 나타낸다.
도 1 및 도 2를 참조하면, FPGA 접속 제어 보드(100)는 PCB(Printed Circuit Board)와 같은 회로 기판(110), 복수의 제1접속 단자들(120), 복수의 제2접속 단자들(130), 스위치 회로(140), 및 스위치 컨트롤러(150)를 포함한다.
PCB(110)는 스위치 회로(140)를 통하여 복수의 제1접속 단자들(120) 각각과 복수의 제2접속 단자들(130) 각각을 연결하기 위한 복수의 배선들(A1, A2,..., An 과 B1, B2,..., Bn)을 포함한다.
또한, PBC(110)는 스위치 컨트롤러(150)로부터 출력된 복수의 스위치 제어신호들(SCS1, SCS2,..., SCSn)을 스위치 회로(140)로 전송하기 위한 배선들 또는 회로 패턴들을 포함한다.
복수의 제1접속 단자들(120)은 PCB(110)의 상부에 형성되며 외부 기기, 예컨대, 제1FPGA 보드의 단자들과 접속될 수 있다. 실시 예에 따라, 복수의 제1접속 단자들(120)은 커넥터로 구현될 수 있다.
복수의 제2접속 단자들(130)은 PCB(110)의 하부에 형성되며 다른 외부 기기, 예컨대 제2FPGA 보드의 단자들과 접속될 수 있다. 실시 예에 따라, 복수의 제2접속 단자들(130)은 커넥터로 구현될 수 있다.
스위치 회로(140)는 PCB(110)의 상부에 형성되며, 복수의 스위치들(SW1, SW2,..., SWn)을 포함하고, 복수의 스위치들(SW1, SW2,..., SWn) 각각은 복수의 제1접속 단자들(120) 각각과 복수의 제2접속 단자들(120) 각각의 사이에 접속된다.
실시 예에 따라 복수의 스위치들(SW1, SW2,..., SWn) 각각은 MOSFET 또는 BJT 등과 같이 제어 신호에 응답하여 스위칭 기능을 수행할 수 있는 소자로 구현될 수 있다.
스위치 컨트롤러(150)는 복수의 스위치들(SW1, SW2,..., SWn) 각각으로 복수의 스위치 제어 신호들(SCS1, SCS2,..., SCSn) 각각을 공급하여 복수의 스위치들 (SW1, SW2,..., SWn) 각각의 온/온프를 제어할 수 있다.
실시 예에 따라, 스위치 컨트롤러(150)는 사용자의 수동적(또는, 기계적인) 조작에 의하여 동작할 수 있는 복수의 스위치들을 포함할 수 있다. 또한, 스위치 컨트롤러(150)는 외부로부터 입력된 복수의 제어 신호들에 응답하여 복수의 스위치 제어 신호들(SCS1, SCS2,..., SCSn)을 생성할 수 있는 하드웨어 또는 소프트웨어를 내장한 하드웨어로 구현될 수 있다.
도 3은 도 1에 도시된 스위치 회로 내에 구현된 스위치 그룹을 나타낸다.
도 1 내지 3을 참조하면, 도 2에 도시된 바와 같이 복수의 스위치들(SW1, SW2,..., SWn) 각각은 복수의 스위치 제어 신호들(SCS1, SCS2,..., SCSn) 각각에 응답하여 스위칭 동작을 수행한다. 그러나, 도 3에 도시된 바와 같이 적어도 두 개의 스위치들(SW1~SWm; m은 자연수)은 하나의 스위치 제어 신호(nBE)에 응답하여 동시에 스위칭 동작을 수행할 수 있다. 하나의 스위치 제어 신호(nBE)는 복수의 스위치 제어 신호들(SCS1, SCS2,..., SCSn) 중에서 어느 하나에 대응된다.
도 3에 도시된 바와 같이 스위치 그룹(G1)은 스위치 회로(140) 내에 구현된 복수의 스위치들(SW1, SW2,..., SWn) 중에서 복수의 스위치들을 포함한다. 즉, n>m이다.
따라서 스위치 회로(140)는 스위치 그룹(G1)을 포함하는 복수의 스위치 그룹들을 포함하고, 상기 복수의 스위치 그룹들 각각은 복수의 스위치들을 포함한다.
상기 복수의 스위치 그룹들 각각은 대응되는 하나의 스위치 제어 신호에 응답하여 동시에 스위칭 동작을 수행한다.
예컨대, 스위치 그룹(G1)은 각각이 MOSFET으로 구현된 복수의 스위치들(SW1, SW2,..., SWm)을 포함한다. 스위치 그룹(G1)의 복수의 스위치들(SW1, SW2,..., SWm) 각각은 스위치 컨트롤러(150)로부터 스위치 제어 신호(nBE)에 응답하여 복수의 제1접속 단자들(A1, A2,..., Am) 각각과 복수의 제2접속 단자들(B1, B2,..., Bm) 각각의 스위칭 동작을 동시에 제어할 수 있다.
즉, 본 발명의 실시 예에 따른 스위치 그룹(G1)의 개념을 이용한 스위치 회로(140)와 스위치 컨트롤러(150)는 하나의 스위치 제어 신호(nBE)에 따라 스위치 그룹(G1)의 모든 스위치들(SW1, SW2,..., SWm)을 동시에 제어할 수 있으므로 뱅크(bank) 단위의 FPGA 핀들을 효과적으로 제어할 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 FPGA 접속 제어 보드를 나타낸다.
도 2 내지 4를 참조하면, FPGA 접속 제어 보드(200)는 PCB와 같은 회로 기판 (210), 복수의 제1접속 단자들(220), 복수의 제2접속 단자들(230), 스위치 회로 (240), 및 스위치 컨트롤러(250)를 포함한다.
PCB(210)의 내부에는 스위치 회로(240)를 통하여 복수의 제1접속 단자들 (220)과 복수의 제2접속 단자들(230) 각각을 연결하기 위한 복수의 배선들(A1, A2,..., An 과 B1, B2,..., Bn)이 구현되고, 스위치 컨트롤러(250)로부터 출력된 복수의 스위치 제어 신호들(SCS1, SCS2,..., SCSn)을 스위치 회로(240)로 전송하기 위한 복수의 배선들이 구현된다.
PCB(210)의 상부에 형성된 복수의 제1접속 단자들(220)은 외부 기기, 예컨대 제1FPGA 보드의 단자들과 접속될 수 있다.
PCB(210)의 하부에 형성된 복수의 제2접속 단자들(230)은 다른 외부 기기, 예컨대, 제2FPGA 보드의 단자들과 접속될 수 있다.
PCB(210)의 내부에 형성된 스위치 회로(240)는 복수의 스위치들을 포함하고, 상기 복수의 스위치들 각각은 복수의 제1접속 단자들(220) 각각과 복수의 제2접속 단자들(220) 각각의 사이에 접속된다.
스위치 컨트롤러(250)로부터 출력된 복수의 스위치 제어 신호들(SCS1, SCS2,..., SCSn) 각각은 상기 복수의 스위치들 각각의 온/온프를 제어할 수 있다.
도 3을 참조하여 설명한 바와 같이, 스위치 회로(240)는 복수의 스위치 그룹들을 포함하고, 상기 복수의 스위치 그룹들 각각은 복수의 스위치들을 포함한다.
상기 복수의 스위치 그룹들 각각은 복수의 스위치 제어 신호들(SCS1, SCS2,..., SCSn) 각각에 응답하여 동시에 스위칭 동작을 수행할 수 있다. 따라서, 하나의 스위치 제어 신호는 스위치 회로(240)에 구현된 적어도 하나의 스위치의 스위치 동작을 제어할 수 있다.
도 4에 도시된 FPFA 접속 제어 보드(200)는 스위치 회로(240)가 PCB(210)의 내부에 형성된 것을 제외하고 도 1에 도시된 FPGA 접속 제어 보드(100)의 구조와 실질적으로 동일 또는 유사하므로 FPFA 접속 제어 보드(200)의 구체적인 설명은 생략한다.
도 5는 본 발명의 실시 예에 따른 FPGA 접속 제어 보드를 포함하는 FPGA 테스트 장치를 나타낸다.
도 1 내지 도 5를 참조하면, FPGA 테스트 장치(10)는 제1FPGA 보드(300), FPGA 접속 제어 보드(100), 및 제2FPGA 보드(400)를 포함한다.
제1FPGA 보드(300)는 복수의 상단 접속 단자들(320)과 복수의 하단 접속 단자들(330), 및 제1FPGA(350)를 포함한다. 제1FPGA(350)는 복수의 하단 접속 단자들(330)과 전기적으로 접속된다.
제2FPGA 보드(400)는 복수의 상단 접속 단자들(420)과 복수의 하단 접속 단자들(430), 및 제2FPGA(450)를 포함한다. 제2FPGA(450)는 복수의 상단 접속 단자들(420)과 전기적으로 접속된다.
FPGA 접속 제어 보드(100)는 PCB와 같은 회로 기판(110), 복수의 제1접속 단자들(120), 복수의 제2접속 단자들(130), 스위치 회로(140), 및 스위치 컨트롤러 (150)를 포함한다.
FPGA 접속 제어 보드(100)는 제1FPGA 보드(300)와 제2FPGA 보드(400)를 전기적으로 접속하는 기능을 수행한다.
제1FPGA 보드(300)의 복수의 하단 접속 단자들(330)은 FPGA 접속 제어 보드(100)의 복수의 제1접속 단자들(120)과 전기적으로 접속되고, FPGA 접속 제어 보드(100)의 복수의 제2접속 단자들(130)은 제2FPGA 보드(400)의 복수의 상단 접속 단자들(420)과 전기적으로 접속된다.
제1FPGA(350)로부터 출력된 신호들 중에서 FPGA 접속 제어 보드(100)의 스위치 회로(140)에 의하여 선택된 적어도 하나의 신호는 제2FPGA(450)로 전송될 수 있다.
즉, FPGA 접속 제어 보드(100)의 스위치 회로(140)는 제1FPGA(350)의 모든 핀들과 제2FPGA(450)의 모든 핀들을 전기적으로 접속시키지 않고 스위치 컨트롤러 (150)로부터 출력된 적어도 하나의 스위칭 제어 신호에 응답하여 제1FPGA(350)의 모든 핀들 중에서 일부의 핀들과 제2FPGA(450)의 모든 핀들 중에서 일부의 핀들을 접속시킬 수 있다. 여기서 핀이라 함은 전기적인 신호를 전송할 수 있는 배선 또는 회로 패턴을 의미한다.
따라서, FPGA 접속 제어 보드(100)는 제1FPGA 보드(300)의 복수의 하단 접속 단자들(330)과 제2FPGA 보드(400)의 복수의 상단 접속 단자들(420)의 접속을 선택적으로 제어함으로써 FPGA의 효율적 설계 및 간편한 DUT(Device Under Test) 테스트를 할 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100(200): FPGA(Field Programmable Gate Arrays) 접속제어 보드
110(210): 인쇄 회로 기판(Printed Circuit Board, PCB)
120(220): 복수의 제1접속단자들
130(230): 복수의 제2접속단자들
140(240): 스위치 회로
150(250): 스위치 컨트롤러
300: 제1FPGA 보드
350: 제1FPGA
400: 제2FPGA 보드
450: 제2FPGA

Claims (8)

  1. 인쇄 회로 기판(Printed Circuit Board, PCB);
    상기 PCB의 상부에 형성된 복수의 제1접속 단자들;
    상기 PCB의 하부에 형성된 복수의 제2접속 단자들; 및
    각각이 상기 복수의 제1접속 단자들 각각과 상기 복수의 제2단자들 각각을 접속하는 복수의 스위치들을 포함하는 FPGA (Field Programmable Gate Arrays) 접속 제어 보드.
  2. 제1항에 있어서, 상기 복수의 스위치들은 상기 PCB의 상부에 형성되는 FPGA 접속제어 보드.
  3. 제1항에 있어서, 상기 복수의 스위치들은 상기 PCB 내부에 형성되는 FPGA 접속 제어 보드.
  4. 제1항에 있어서,
    상기 복수의 스위치들 중에서 제1스위치 그룹은 제1스위치 제어 신호에 응답하여 스위칭되고,
    상기 복수의 스위치들 중에서 제2스위치 그룹은 제2스위치 제어 신호에 응답하여 스위칭되는 FPGA 접속 제어 보드.
  5. 제1FPGA 보드와 제2FPGA 보드 사이에 접속된 FPGA 접속 제어 보드를 포함하며,
    상기 FPGA 접속 제어 보드는,
    인쇄 회로 기판(Printed Circuit Board, PCB);
    상기 PCB의 상부에 형성되고 상기 제1FPGA 보드의 접속 단자들과 접속되는 복수의 제1접속 단자들;
    상기 PCB의 하부에 형성되고 상기 제2FPGA 보드의 접속 단자들과 접속되는 복수의 제2접속 단자들; 및
    각각이 상기 복수의 제1접속 단자들 각각과 상기 복수의 제2접속 단자들 각각을 접속하기 위한 복수의 스위치들을 포함하는 FPGA 테스트 장치.
  6. 제5항에 있어서, 상기 복수의 스위치들은 상기 PCB의 상부에 형성되는 FPGA 테스트 장치.
  7. 제5항에 있어서, 상기 복수의 스위치들은 상기 PCB의 내부에 형성되는 FPGA 테스트 장치.
  8. 제5항에 있어서,
    상기 복수의 스위치들 중에서 제1스위치 그룹은 제1스위치 제어 신호에 응답하여 스위칭되고,
    상기 복수의 스위치들 중에서 제2스위치 그룹은 제2스위치 제어 신호에 응답하여 스위칭되는 FPGA 테스트 장치.


KR1020100056209A 2010-06-14 2010-06-14 Ｆｐｇａ 접속 제어 보드 및 이를 이용한 테스트 장치 KR20110136309A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100056209A KR20110136309A (ko) 2010-06-14 2010-06-14 Ｆｐｇａ 접속 제어 보드 및 이를 이용한 테스트 장치
US13/097,306 US8373434B2 (en) 2010-06-14 2011-04-29 Control board for connection between FPGA boards and test device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100056209A KR20110136309A (ko) 2010-06-14 2010-06-14 Ｆｐｇａ 접속 제어 보드 및 이를 이용한 테스트 장치

Publications (1)

Publication Number Publication Date
KR20110136309A true KR20110136309A (ko) 2011-12-21

Family

ID=45095727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100056209A KR20110136309A (ko) 2010-06-14 2010-06-14 Ｆｐｇａ 접속 제어 보드 및 이를 이용한 테스트 장치

Country Status (2)

Country Link
US (1) US8373434B2 (ko)
KR (1) KR20110136309A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220001407A (ko) * 2020-06-29 2022-01-05 주식회사 자이트론 전자 장치의 인터페이스의 강건성 검증을 위한 검증 장치 및 그 자동 검증 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9286423B2 (en) * 2012-03-30 2016-03-15 International Business Machines Corporation Cycle accurate and cycle reproducible memory for an FPGA based hardware accelerator
US9230046B2 (en) 2012-03-30 2016-01-05 International Business Machines Corporation Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator
CN103796009B (zh) * 2014-01-14 2016-01-20 北京空间机电研究所 一种fpga质量诊断测试系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539331A (en) * 1993-05-10 1996-07-23 Kabushiki Kaisha Toshiba Field programmable gate array having transmission gates and semiconductor integrated circuit for programming connection of wires
JP3144967B2 (ja) * 1993-11-08 2001-03-12 株式会社日立製作所 半導体集積回路およびその製造方法
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal
US6779158B2 (en) * 2001-06-15 2004-08-17 Science & Technology Corporation @ Unm Digital logic optimization using selection operators
JP4843451B2 (ja) 2006-10-19 2011-12-21 富士通株式会社 データ生成方法、結線チェックシステム、およびデータ生成プログラム
JP2008145266A (ja) 2006-12-11 2008-06-26 Yokogawa Electric Corp デバイステスタ
WO2008152697A1 (ja) 2007-06-12 2008-12-18 Fujitsu Limited コンフィグレーション装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220001407A (ko) * 2020-06-29 2022-01-05 주식회사 자이트론 전자 장치의 인터페이스의 강건성 검증을 위한 검증 장치 및 그 자동 검증 방법

Also Published As

Publication number Publication date
US8373434B2 (en) 2013-02-12
US20110304352A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
KR100548199B1 (ko) 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치
US9013204B2 (en) Test system and test method for PCBA
US7511517B2 (en) Semi-automatic multiplexing system for automated semiconductor wafer testing
JP5746080B2 (ja) スイッチングマトリクスおよびその半導体素子の特性試験システム
KR20140112135A (ko) 디바이스 인터페이스 보드의 반도체 소자 및 이를 이용한 테스트 시스템
JP7288464B2 (ja) 分散されたリソースを有する試験システム
KR20110136309A (ko) Ｆｐｇａ 접속 제어 보드 및 이를 이용한 테스트 장치
KR20170031105A (ko) 테스트 장비에서의 신호 전송을 위한 동축 구조
US7579689B2 (en) Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
KR20090061083A (ko) 반도체 시험 장치
JP6405346B2 (ja) スイッチを用いて単一の信号チャネルと複数のパッドとの結合を切り替える試験回路
JPWO2009031394A1 (ja) 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法
KR20140078170A (ko) 제이택 인터페이스 보드
CN101311740A (zh) 电子组件测试系统
JP2013088288A (ja) 検査装置及び検査システム
KR101090297B1 (ko) 반도체 검증용 적층형 ｆｐｇａ 보드
JP2008039452A (ja) 検査装置
KR101498523B1 (ko) 번인 테스트용 테스트 보드
KR102252687B1 (ko) 복수의 테스트 유닛들을 동시에 단락 테스트하는 테스트 시스템 및 복수의 테스트 유닛들을 동시에 개방 테스트하는 테스트 시스템
KR102586850B1 (ko) 표시 장치
US20090224604A1 (en) Semiconductor device having plural power source terminals coupled to function block and method of controlling the same
US20150149846A1 (en) Testing a processor assembly
JP2003057292A (ja) 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法
KR100835466B1 (ko) 반도체 테스트장치의 핀 일렉트로닉스 확장 구조
JP2010062266A (ja) 半導体モジュール

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid