KR20110132737A

KR20110132737A - 신호처리장치 및 그 신호처리방법

Info

Publication number: KR20110132737A
Application number: KR1020100052238A
Authority: KR
Inventors: 김진목; 권혁찬; 이용호; 김기웅
Original assignee: 한국표준과학연구원
Priority date: 2010-06-03
Filing date: 2010-06-03
Publication date: 2011-12-09
Also published as: CN102939595B; WO2011152589A1; US8941516B2; US20130093608A1; KR101108017B1; CN102939595A

Abstract

본 발명은 신호처리 장치 및 신호 처리 방법을 제공한다. 이 방법은 채널정보(CI)와 해당 채널의 데이터 정보(DI)가 포함된 정보 프레임(IF)을 포함하는 직렬 신호(SS)를 수신하는 단계, 직렬 신호(SS)에서 클락 신호(CLK)를 추출하는 단계, 클릭 신호(CLK)를 연산하여 클럭 카운트(CC)가 최대 클락 카운트(MCC)에 도달하면 로드 신호(LS)를 생성하는 단계, 로드 신호(LS)에 따라 직렬 신호(SS)를 병렬 신호(PS)로 변환하는 단계, 및 병렬 변환된 병렬 채널 정보(P_CI)와 로드 신호(LS)의 개수를 나타내는 로드 카운트(LC)를 비교하여 최대 클럭 카운트(MCC)를 변경하는 단계 포함한다.

Description

신호처리장치 및 그 신호처리방법{SIGNAL PROCESSING APPARATUS AND SIGNAL PROCESSING METHOD OF THE SAME}

본 발명은 신호 처리 장치에 관한 것으로, 더 구체적으로 직렬 신호를 병렬신호로 처리하는 장치에 관한 것이다.

자기 차폐실(magnetically shielded room: MSR)이나 전자기파 차폐실

(Radio-frequency shielded room: RFSR)내에서 미세한 센서로 측정한 전압 신호는차폐실 밖에 있는 DAQ 보드(Data acquisition board)로 전송된다. DAQ 보드는 센서나 시그널 컨디셔닝 모듈을 통하여 출력되는 전압 신호를 컴퓨터가 인식할 수 있는디지털 신호로 변환시켜 주는 하드웨어이다. 일반적으로 컴퓨터에 장착한 DAQ 보드는 출력되는 전압 신호를 획득하고 이를 컴퓨터 내부로 전달한다. 컴퓨터로 전달된전압 신호는 저장장치에 저장되거나 분석처리되어 모니터에 보여진다.

본 발명의 해결하고자 하는 일 기술적 과제는 마크 신호 없이 채널 정보와 데이터 정보 추출이 가능한 신호 처리 장치를 제공하는 것이다.

본 발명의 해결하고자 하는 일 기술적 과제는 마크 신호 없이 채널 정보와 데이터 정보 추출이 가능한 신호 처리 방법을 제공하는 것이다.

본 발명의 일 실시예에 따른 신호 처리 방법은 채널정보(CI)와 해당 채널의 데이터 정보(DI)가 포함된 정보 프레임(IF)을 포함하는 직렬 신호(SS)를 수신하는 단계, 상기 직렬 신호(SS)에서 클락 신호(CLK)를 추출하는 단계, 상기 클릭 신호(CLK)를 연산하여 클럭 카운트(CC)가 최대 클락 카운트(MCC)에 도달하면 로드 신호(LS)를 생성하는 단계, 상기 로드 신호(LS)에 따라 상기 직렬 신호(SS)를 병렬 신호(PS)로 변환하는 단계, 및 병렬 변환된 병렬 채널 정보(P_CI)와 상기 로드 신호(LS)의 개수를 나타내는 로드 카운트(LC)를 비교하여 최대 클럭 카운트(MCC)를 변경하는 단계 포함한다.

본 발명의 일 실시예에 따른 신호 처리 장치는 채널 정보와 해당 채널의 데이터 정보가 포함된 정보 프레임을 포함하는 직렬 신호를 수신하여 상기 직렬 신호에서 클락 신호(CLK)를 추출하는 클락 발생기, 상기 클락 발생기의 클락 신호를 입력받아 최대 클락 카운트(MCC)에 도달하면 로드 신호(LS)를 출력하는 클럭 카운터,상기 클락 신호(CLK), 상기 로드 신호(LS), 상기 직렬 신호(SS)를 입력받아 상기 로드 신호(LS)에 따라 상기 직렬 신호(SS)를 병렬 신호(PS)로 전환하는 직렬-병렬 전환기, 및 상기 클락 신호(CLK), 상기 로드 신호(LS), 및 상기 병렬 신호(PS) 중에서 소정의 위치의 병렬 채널 정보(P_CI)를 입력받아 상기 최대 클락 카운트(MCC)를 변경하도록 제공하는 로스 신호 수정기를 포함한다.

본 발명의 일 실시예에 따른 신호처리 장치는 로드 신호를 포함하지 않고 정보신호만을 갖는 직렬신호에서 클락 신호과 로드 신호를 추출하고, 상기 로드 신호의 발생 위치를 자동으로 수정하여 정보프레임을 결정한다. 따라서, 신호처리 장치는 직렬신호 전송 중 발생하는 신호전송 에러에 대응하여 빠른 시간 내에 복구한다.

도 1은 본 발명의 일 실시예에 따른 신호처리 장치를 설명하는 도면이다.
도 2는 본 발명의 일 실시예에 따른 직렬 신호를 설명하는 도면이다.
도 3 내지 도 5는 본 발명의 다른 실시예들에 따른 신호 처리 장치를 설명하는 도면들이다.
도 6은 본 발명의 일 실시예에 따른 신호 처리 방법을 설명하는 흐름도이다.
도 7 및 도 8은 본 발명의 일 실시예들에 따른 신호 처리 방법을 설명하는 흐름도들이다.
도 9는 본 발명의 또 다른 실시예에 따른 신호처리 장치를 설명하는 도면이다.

채널에 관한 정보를 포함하는 채널 정보와 해당 채널의 해당 데이터를 갖는 데이터 정보를 포함하는 정보 프레임으로 구성된 직렬 디지털 신호가 동기 신호 없이 광섬유를 통해 순차로 연속적으로 직렬 전송된다. 이 경우, 수신기에서 받은 직렬 디지털 신호(SS)는 직렬-병렬 전환기와 로드신호(LS)에 의하여 병렬신호(PS)로 전환된다. 이어서, 상기 병렬 신호 중에서 채널에 관한 정보를 포함하는 위치에서의 병렬 채널 정보와 로드신호의 발생회수는 서로 비교되고, 상기 로드 신호의 발생 위치는 수정된다. 이에 따라, 정확한 위치에서 로드 신호가 발생하여 수신된 직렬신호에서 상기 정보 프레임의 채널 정보와 데이터 정보를 추출할 수 있다.

이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다. 동일한 구성 요소들은 동일한 참조 번호를 이용하여 인용될 것이다. 유사한 구성 요소들은 유사한 참조 번호들을 이용하여 인용될 것이다.

도 1은 본 발명의 일 실시예에 따른 신호처리 장치를 설명하는 도면이다.

도 1을 참조하면, 직렬신호(SS)는 일정한 비트(n bit)를 갖는 정보 프레임(information frame)을 포함한다. 상기 정보 프레임은 채널정보와 데이터 정보를 포함한다. 상기 직렬 신호(SS)는 연속적으로 제공되는 상기 정보 프레임을 포함한다. 상기 직렬 신호(SS)는 송신기(110)에서 광신호로 출력되어 수신기(120)에 제공될 수 있다.

상기 직렬신호(SS)가 광케이블(119)을 통해 전송되면, 상기 수신기(120)는 직렬신호(SS)를 제공받는다. 이어서, 상기 수신기(120)는 연속한 직렬신호(SS)에서 상기 정보 프레임을 구별하고 병렬 신호(PS)를 출력한다. 상기 병렬 신호(PS)는 DIO 보드(Digital In/Out Board)(130)에 제공될 수 있다. 상기 DIO 보드(130)는 상기 병렬 신호(PS)를 입력받아 컴퓨터(140)에 제공한다. 상기 컴퓨터(140)는 데이터를 획득하기 위한 응용 소프트웨어를 구비할 수 있다. 상기 컴퓨터(140)는 상기 병렬 신호를 제공받아 저장하거나 소프트웨어를 이용하여 채널 정보(CI) 및 상기 채널의 데이터 정보(DI)를 처리한다.

상기 송신기(120)는 아날로그 스위치(112), 아날로그-디지털 변환기(114), 클럭 발생기(116), 및 병렬-직렬 전환기(118)를 포함한다.

상기 아날로그 스위치(112)는 N 개의 채널들(CH1~CHN)에 연결되는 입력 포트를 포함하고 있다. 상기 N 개의 채널들에 입력되는 신호는 아날로그 신호로 생체 신호일 수 있다. 상기 생체 신호는 심전도 신호, 맥박 신호, 뇌파 신호, 근전도 신호, 및 생체 자기 신호 중에서 적어도 하나를 포함할 수 있다. 상기 생체 자기 신호는 뇌자도(Magnetoenceephalogram) 신호 또는 심자도(magnetocardiogram) 신호일 수 있다. 상기 아날로그 스위치(112)는 채널 선택 신호(CSS)에 따라 특정 입력 포트의 전압 값을 상기 아날로그-디지털 변환기(114)에 제공할 수 있다.

상기 클럭 발생기(116)는 클럭 신호를 방생하는 클럭부 및 클럭 카운터를 포함할 수 있다. 상기 클럭 신호(CK)는 상기 아날로그-디지털 변환기(114) 및/또는 상기 아날로그 스위치(112)에 제공되어 동기 신호로 사용될 수 있다. 상기 클락 발생기(116)는 상기 아날로그-디지털 변환기에 필요한 채널 선택 신호(CSS)를 공급하고 아날로그 스위치(112)를 조정한다.

상기 아날로그-디지털 변환기(114)는 정해진 순서에 따라 또는 순차적으로 상기 아날로그 스위치(112)의 출력을 제공받아, 디지털 신호로 변환하여 출력(DT)할 수 있다.

상기 클럭 발생기(116)는 채널 선택 신호(CSS)를 상기 병렬-직렬 전환기(118)에 제공하고, 상기 채널 선택 신호(CSS)는 디지털 형태의 병렬 신호일 수 있다. 상기 채널 선택 신호(CSS)는 상기 병렬-직렬 전환기(118)를 통하여 또는 직접 상기 아날로그 스위치(112)에 제공될 수 있다.

상기 아날로그 스위치(112)가 상기 채널 선택 신호(CSS)에 따라 작동하면 해당 채널의 전압은 상기 아날로그-디지털 변환기(114)에서 디지털 신호(DT)로 변환된다. 상기 채널 선택 신호(CSS)와 아날로그-디지털 변환기의 출력 정보(DT)는 상기 병렬-직렬 전환기(118)에서 결합되어 정보 프레임(IF)을 구성하고, 직렬 신호(SS)로 출력된다. 즉, 상기 병렬-직렬 전환기(118)는 채널 정보와 해당 채널의 전압 정보가 결합한 정보프레임을 구성하고, 상기 정보 프레임은 직렬신호로 출력된다.

본 발명의 변형된 실시예에 따르면, 상기 직렬 신호(SS)는 광 신호로 변환되어 광 섬유를 통하여 전송되어 있으나, 광신호에 한하지 않고, 무선 신호 또는 유선 신호일 수 있다.

통상적으로, 정확한 정보 프레임을 얻기 위해 송신기(110)가 정보 프레임을 구별하는 로드 신호를 광케이블을 통해 수신기에 보낼 수 있다. 그러나, 이 경우 광 케이블 및 회로가 증가된다. 광 케이블의 숫자를 증가하지 않고 정보 프레임을 구별하기 위한 방법으로 송신기가 정보 프레임을 송신하기 전에 알려진 시작 디지털 신호(마크 신호)를 포함해서 보낼 수 있다. 이 경우, 수신기에서 시작 디지털 신호가 검출되면 정보 프레임을 결정하는 로드신호가 발생한다. 특정 시작 디지털 신호를 보내는 방법은 처음 전원을 켰을 때 한번 송신하는 방법과 정보 프레임 하나가 송신될 때마다 보내는 방법이 있다.

처음 전원을 켰을 때 한번 송신하는 방법의 경우, 처음 전원이 들어오고 전송기가 정보프레임을 전송하기 전에 특정 시작 디지털 신호를 수신기에 전송하여 수신기에서 정보 프레임 수신 모드가 형성되거나 로드 신호가 발생된다. 특정 시작 디지털 신호는 정보프레임의 신호와 구별이 될 정도로 많은 비트를 갖는 특정 시작 디지털 신호로 만들고 특정 시작 디지털 신호를 발생하는 회로가 송신기에 추가된다. 수신기는 항상 전송기보다 먼저 전원이 들어오고 동작 중에 수신기가 직렬신호를 잘못 수신할 때 정확한 정보프레임을 얻을 수 없다. 작동 중 수신기가 정보프레임을 얻지 못하면 전송기가 다시 리셋 되고 특정 시작 디지털신호를 전송해야 한다. 그러나, 정확한 정보 프레임을 얻기 위해 송신기가 상기 시작 디지털 신호를 하나의 광케이블로 수신기에 보낼 때, 상기 송신기 이외에 다른 광 전송 회로가 요구된다. 따라서, 부가 회로와 소비 전력이 증가한다. 또한 부가 회로를 설치하기 위한 공간이 추가로 요구되고, 수신기에도 같은 현상이 발생한다.

송신기가 특정 디지털 신호를 정보프레임 하나가 전송될 때마다 보내는 방법의 경우, 수신기가 잘못된 직렬신호를 수신하더라도 즉시 보완이 된다. 송신기와 수신기 전원은 순서에 관계없이 작동시킬 수 있고 수신기에서 에러가 발생하더라도 송신기가 리셋 될 필요가 없다. 그러나 특정 디지털 신호가 정보프레임에 항상 추가되어 전송되므로 광 전송되는 직렬신호의 디지털 비트 수가 증가하여 정보프레임 신호가 전송되는 속도가 감소한다. 또한 송신기는 특정 디지털신호를 발생하고 정보프레임 신호와 결합하기 위한 회로를 추가해야 하고, 수신기에서 특정디지털신호를 감지하고 정보프레임 신호를 분리하기 위한 회로가 추가되어 송수신기 작동에 필요한 소비전력과 공간이 증가한다.

본 발명은 연속하여 전송되는 직렬 디지털 신호에서 정확한 정보 프레임을 얻기 위해 송신기에서 정보프레임을 구분하는 로드신호 또는 특정 시작 디지털 신호가 전송되지 않더라도 광 케이블을 통해 직렬 전송된 직렬신호 자체에서 정보프레임이 결정된다.

정보 프레임을 구별하는 로드 신호가 광 케이블로 전송기에서 수신기로 전송되지 않고 특정 시작 디지털신호가 전송기에서 전송되지 않는다. 따라서, 송신기의 직렬신호 전송시스템은 추가되는 회로 및 공간을 요구하지 않고, 소비전력과 설치 공간이 절약된다. 또한, 전원 인가 때 작동하는 특정 시작 디지털 신호가 필요 없어 송신기와 수신기가 순서에 관계없이 언제라도 작동할 수 있다. 또한, 동작 중 송신기가 리셋 될 필요가 없다. 한편 특정 시작 디지털 신호가 정보 프레임에 항상 추가되어 전송될 필요가 없어, 광 전송되는 직렬신호는 정보 프레임 신호만 전송되므로 전송 속도가 감소하지 않는다. 또한 수신기는 특정 시작 디지털 신호를 항상 감지하고 정보 프레임 신호를 분리하기 위한 회로가 필요 없어 추가되는 소비전력과 공간이 절약된다.

도 2는 본 발명의 일 실시예에 따른 직렬 신호를 설명하는 도면이다.

도 2를 참조하면, 상기 직렬 신호는 연속적으로 배치된 정보 프레임(IF)을 포함한다. 따라서, 상기 정보 프레임들(IF)은 상기 채널들 간에 구별하는 마크 신호를 포함하지 않는다.

상기 정보 프레임(IF)은 채널 정보(CI)와 데이터 정보(DI)를 포함한다. 상기 데이터 정보(DI)는 해당 채널의 출력 신호 또는 아날로그-디지털 변환기의 출력 신호이다. 상기 채널 정보(CI)는 시작 채널(k=1)에서 최대 채널(k=N)까지 순차로 증가한 뒤, 다시 시작 채널에서 시작할 수 있다. 상기 데이터 정보는 아날로그-디지털 변환기의 분해능에 따라 정해질 수 있다. 상기 아날로그-디지털 변환기의 샘플링 주파수가 정해진 경우, 상기 채널의 수와 분해능은 반비례 관계에 있다.

상기 직렬신호(SS)는 연속한 정보프레임들(IF)을 포함한다. 그러나, 상기 직렬 신호는 하나의 정보프레임의 시작 또는 끝을 알 수 있는 로드(load) 신호 또는/및 마크 신호를 포함하지 않을 수 있다.

도 3은 본 발명의 다른 실시예에 따른 신호 처리 장치를 설명하는 도면이다.

도 3을 참조하면, 상기 신호 처리 장치는 직렬신호에서 클락 신호(CLK)를 추출하고, 상기 클락 신호(CLK)를 사용하여 정보 프레임(IF)을 결정할 로드(load) 신호(LS)를 만든다. 상기 정보 프레임(IF)을 결정하는 상기 로드신호(LS)는 직렬신호 및/또는 병렬신호에 적용할 수 있다.

직렬-병렬 전환기(123)는 직렬신호(SS), 클락 신호(CLK), 로드신호(LS)를 입력받아 병렬 신호를 출력한다. 상기 직렬-병렬 전환기(123)는 상기 로드 신호(LS)에 따라 정보 프레임 을 결정한다.

상기 직렬-병렬 전환기(123)의 출력 포트는 채널 정보 포트(OUT1~OUTm)와 데이터 정보 포트(OUTm+1~ OUTn)를 포함할 수 있다. 상기 로드신호(LS)가 상기 정보 프레임(IF)에 일치하는 경우, 상기 채널 정보(CI)가 상기 채널 정보 포트(OUT1~OUTm)로 출력되고, 상기 데이터 정보(DI)가 데이터 정보 포트(OUTm+1~OUTn)로 출력된다.

하나의 정보프레임(IF)은 n 비트 신호를 갖고, 채널정보는 m 채널 비트, 데이터는 n-m 비트를 갖는다. 병렬신호(PS)에서 첫째 비트에서 m 비트까지는 채널정보를 제공하고, 나머지 m+1 비트에서 n 비트 까지는 데이터 정보를 제공한다. 상기 로드 신호(LS)가 작동하여 출력된 병렬신호(PS)가 정보 프레임과 일치하는 경우, D1~ Dm가 채널 정보이고, Dm+1 ~ Dn가 데이터 정보이다.

상기 로드 신호(LS)는 상기 클락 신호(CLK)의 횟수가 상기 정보 프레임(IF)을 구성하는 디지털 비트(bit) 수에 대응하면 발생될 수 있다. 상기 로드 신호(LS)가 상기 정보 프레임(IF)을 정확히 결정할 때, 상기 직렬-병렬 전환기(123)의 채널 정보 포트(OUT1~OUTm)에서 채널 정보(CI)가 나오고, 데이터 정보 포트(OUTm+1~OUTm)에서 데이터 정보(DI)가 출력된다.

상기 로드 신호(LS)가 정보 프레임(IF)에 정확히 맞지 않으면, 상기 정보 프레임(IF)의 채널 정보(CI)와 데이터 정보(DI)는 각각 채널 정보 포트(OUT1~OUTm)와 데이터 정보 포트(OUTm+1~OUTn)와 다른 위치에서 출력된다.

도 4는 본 발명의 또 다른 실시예에 따른 신호 처리 장치를 설명하는 도면이다.

도 4를 참조하면, 로드 신호가 상기 정보 프레임과 일치하지 않는 경우, 직렬-병렬전환기의 상기 채널 정보 포트(OUT1~OUTm)에는 병렬 채널 정보(P_CI)가 출력되고, 상기 데이터 정보 포트(OUTm+1~OUTn)에는 병렬 데이터 정보(P_DI)가 출력된다. 그러나, 상기 병렬 채널 정보(P_CI)는 채널 정보(CI)를 가지지 않고, 또한, 상기 병렬 데이터 정보(P_DI)는 데이터 정보(DI)를 가지지 않는다. 즉, 상기 병렬 채널 정보(P_CI)는 채널 정보(CI)와 데이터 정보(DI)가 혼합되어 나타나고, 상기 병렬 데이터 정보(P_DI)는 채널 정보(CI)와 데이터 정보(DI)가 혼합되어 나타난다. 따라서, 정확한 정보프레임을 출력하기 위해 D1의 출력신호가 직렬-병렬전환기의 출력 OUT1에 위치하도록 상기 로드신호(LS)의 발생 위치가 수정되어야 한다.

도 5는 본 발명의 또 다른 실시예에 따른 신호 처리 장치를 설명하는 도면이다.

도 5를 참조하면, 상기 신호 처리 장치(101)는 직렬신호(SS)에서 클락 신호(CLK)를 추출하고, 상기 클락 신호(CLK)를 사용하여 정보 프레임(IF)을 결정할 로드 신호(LS)를 만든다. 상기 정보 프레임(IF)을 결정하는 상기 로드신호(LS)는 직렬신호 및/또는 병렬신호에 적용할 수 있다. 상기 직렬 신호(SS)는 광신호일 수 있다. 신호 처리 장치(101)는 상기 직렬 신호(SS)를 전송하는 광 도파로, 및 상기 광 도파로에 직렬 신호를 제공하는 송신부를 포함할 수 있다.

상기 신호 처리 장치(101)는 채널 정보(CI)와 해당 채널의 데이터 정보(DI)가 포함된 정보 프레임(IF)을 포함하는 직렬 신호(SS)를 수신하여 상기 직렬 신호(SS)에서 클락 신호(CLK)를 추출하는 클락 발생기(121), 상기 클락 발생기(121)의 클락 신호(CLK)를 입력받아 최대 클락 카운트(MCC)에 도달하면 로드 신호(LS)를 출력하는 클럭 카운터(122), 상기 클락 신호(CLK), 상기 로드 신호(LS), 상기 직렬 신호(SS)를 입력받아 상기 로드 신호(LS)에 따라 상기 직렬 신호(SS)를 병렬 신호(PS)로 전환하는 직렬-병렬 전환기(123), 및 상기 클락 신호(CLK), 상기 로드 신호(LS), 및 상기 병렬 신호(PS) 중에서 소정의 위치의 병렬 채널 정보(P_CI)를 입력받아 상기 최대 클락 카운트(MCC)를 변경하도록 제공하는 로스 신호 수정기(127)를 포함한다.

상기 클락 발생기(121)는 상기 직렬신호(SS)를 입력받아, 클락 신호(CLK) 및 직렬 정보 신호(SIS)를 출력한다. 상기 직렬 정보 신호(SIS)는 상기 직렬신호(SS)를 상기 클락 신호(CLK)에 동조시켜 시간 조절한 신호이다. 상기 직렬 정보 신호(SIS)는 상기 직렬신호(SS)와 정보 내용은 동일하다. 상기 직렬 정보신호(SIS)와 클락 신호(CLK)은 상기 직렬-병렬 전환기(123)에 제공될 수 있다. 상기 직렬-병렬 전환기(123)는 상기 클락 신호(CLK)에 동기화되어 상기 로드 신호(LS)에 따라 상기 직렬 정보 신호(SIS) 또는 상기 직렬 신호(SS)를 병렬 신호(PS)로 출력한다.

상기 클락 카운터(121)는 상기 클락 신호(CLK)를 입력받아 상기 클락 신호(CLK)의 회수를 연산하여 정보 프레임에 해당하는 n 비트 및/또는 설정된 최대 클락 카운트(MCC)에 해당하면 로드 신호(LS)를 출력한다.

상기 로드 신호(LS)는 최대 클락 카운트(MCC)의 길이에 대응하는 직렬신호에 작용하여 정보 프레임(IF)을 결정한다. 상기 로드 신호(LS)는 직렬-병렬 전환기(123)를 작동시켜 상기 직렬신호(SS)를 상기 병렬신호(PS)로 전환한다. 상기 병렬 신호(PS)는 상기 직렬-병렬 전환기(123)의 채널 정보 포트(OUT1~OUTm)에서 제공되는 병렬 채널 정보(P_CI)와 데이터 정보 포트(OUTm+1~OUTn)에서 제공되는 병렬 데이터 정보(P_DI)를 포함한다.

상기 로드 신호(LS)는 상기 병렬신호(PS)에서 정보프레임을 결정한다. 상기 병렬 신호(PS)에서 정보프레임을 결정하는 상기 로드 신호(LS)가 얻어지면, 직렬 정보프레임을 포함하는 직렬 신호도 결정될 수 있다.

상기 직렬-병렬 전환기(123)의 채널 정보 포트(OUT1~OUTm)에서 채널 정보(CI)에 관한 병렬 채널 정보(P_CI)가 출력되고, 데이터 정보 포트(OUTm+1~OUTn)에서 데이터 정보에 관한 병렬 데이터 정보(DI)가 출력된다. 상기 병렬 채널 정보와 채널 정보가 일치하지 않으면, 상기 로드 신호(LS)의 발생 위치를 수정하여 정보프레임을 결정한다.

상기 로드 신호 수정기(127)는 상기 병렬 채널 정보(P_CI)를 입력받아 출력하고 상기 로드 신호(LS)를 직접 또는 간접적으로 입력받아 그 발생 회수를 연산하여 산출된 로드 카운트(LC) 및 상기 병렬 채널 정보(P_CI)를 입력받아 출력하는 로드 카운터(124), 상기 병렬 채널 정보(P_CI) 및 상기 로드 카운트(LC)를 입력받아 비교하여 출력하는 비교기(125), 및 상기 클럭 발생기(121)의 상기 클락 신호(CLK)를 입력받아 제1 내지 제3 클럭 신호(1 CLK, 2 CLK, 3 CLK)를 출력하는 진행 레지스터부(126)를 포함할 수 있다.

상기 로드 신호 수정부(127)는 상기 로드 신호(LS)의 개수를 세는 로드 카운터(124), 상기 로드 카운터(124)의 출력 신호인 로드 카운트(LC)와 병렬 채널 정보(P_CI)와 비교하는 비교기(125)를 포함한다. 상기 비교기(125)의 출력(CO)에 따라 상기 클락 카운터(122)에서 발생하는 상기 로드 신호(LS)의 발생 위치가 수정된다.

상기 로드 카운터(124)는 상기 로드 신호(LS)를 직접 또는 간접적으로 입력받아 개수를 세어 상기 비교기(125)의 제1 입력단(IN1)으로 로드 카운트(LC)를 출력할 수 있다. 또는 상기 로드 카우터(124)는 상기 병렬 채널 정보(P_CI)를 입력받아 상기 비교기(125)의 제1 입력단(IN1)으로 출력한다. 상기 로드 카운터(124)는 셋(set) 입력단이 하이인 경우, 상기 병렬 채널 정보(P_CI)를 입력받아 출력할 수 있다. 구체적으로, 상기 셋 입력단의 하이 상태는 상기 비교기(125)의 출력(CO)이 하이이고 상기 제2 클럭 신호(2 CLK)가 발생한 경우 발생할 수 있다. 즉, 앤드 회로(126)는 상기 비교기(125)의 출력(CO)과 상기 제2 클럭 신호(2 CLK)를 입력받아, 상기 로드 카우터(124)의 셋 입력단(SET)에 출력 신호를 제공할 수 있다.

상기 비교기(125)는 제1 입력단(IN1)에 제공된 로드 카운터 신호(LC) 또는 상기 병렬 채널 정보(P_CI)와 제2 입력단(IN2)으로 제공된 상기 병렬 채널 정보(P_CI)를 비교한다. 상기 비교기는 두 입력값이 동일하면 로우(Low) 신호를 출력 신호(CO)로 제공한고, 두 입력값이 하이(High) 신호를 출력신호로 제공한다. 상기 비교기는 OE 입력단을 포함하고, 상기 OE 입력단은 상기 로드 신호가 발생한 경우에 동작할 수 있다. 상기 OE 입력단은 상기 진행 레지스터부(126)의 제3 클럭(3 CLK)에 의하여 동작할 수 있다.

상기 진행 레지스터(126)는 제1 클락(1 CLK)에서 상기 로드 카운터(124)를 동작시킨다. 이에 따라, 상기 로드 카운터(126)는 로드 카운트(LC)를 변경한다. 상기 로드 카운터(124)는 제2 클락(2 CLK)에서 상기 병렬 채널 정보(P_CI)를 입력받아 상기 비교기(125)에 제1 입력(IN1)으로 제공한다. 제3 클럭(3 CLK)에서 상기 비교기(125)를 활성화시킨다. 이에 따라, 상기 비교기(125)는 제3 클럭에서 상기 병렬 채널 정보(P_CI)를 제2 입력단(IN2)으로 입력받아 상기 로드 카운터가 제공한 로드 카운트(LC) 또는 상기 병렬 채널 정보(P_CI)와 비교하여 출력신호(CO)를 상기 클럭 카운터(122)에 제공할 수 있다.

병렬-직렬 전환기와 아날로그-디지털 변환기는 연속 반복하여 나타나는 N 채널 아날로그 전압 출력들은 채널 정보와 해당 채널의 전압을 직렬 디지털신호로 결합하여 각 채널의 직렬 정보프레임을 만들고 이를 순차로 광 전송한다. 수신기는 전송된 연속 반복하는 직렬신호를 받는다.

본 발명의 일 실시예에 따르면, 상기 직렬신호에서 자체적으로 정보프레임을 결정해 각 채널과 해당 채널의 전압 정보를 찾아낸다. 본 발명의 신호 처리 장치는 송신기가 먼저 작동하든 수신기가 먼저 작동하든 상관없이 송수신 시스템을 작동할 수 있다. 또한, 본 발명의 신호 처리 장치는 작동 중 직렬신호가 불안정해 정보프레임을 잃어버리더라도 즉시 복구 가능하다. 본 발명의 신호 처리 장치는 연속으로 전송되는 정보프레임의 채널 정보가 순차적으로 증가하여 전송되는 채널이 4 채널 이상이면 최대 채널의 한계 없이 자체적으로 정보프레임을 결정하여 채널과 해당 채널의 전압 정보를 알 수 있다.

상기 송신기에서 한 정보 프레임이 지나고 다음 정보 프레임을 보낼 때 채널 정보는 일정한 규칙을 가진다. 예를 들어, 상기 채널 정보(CI)는 순차적으로 증가할 수 있다. 따라서, 상기 신호 처리 장치(101)에서 n 비트 직렬신호(SS)가 들어온 뒤 다음 n 비트 직렬신호(SS)의 병렬 채널 정보(P_CI)는 +1이 증가된다. 즉, 한 정보 프레임의 채널 값이 k 이면, 다음 정보프레임의 채널 값은 k+1이다. 또한, 최대 채널 값을 가질 때까지 정보프레임이 지나가면 처음 채널 값으로 돌아간다. 즉 정보 프레임의 채널 값은 다음 채널에서 순차적으로 증가하고 최대 채널 값에 도달하면 다음 채널은 처음 채널 값으로 돌아가 반복한다. 이러한 채널 값의 변화는 정보프레임에서 채널 정보를 찾아내고 이를 이용하여 정확한 로드 신호(LS)를 구할 수 있다.

직전의 로드 신호(LS)가 정보프레임(IF)을 정확하게 나타내어 수정될 필요가 없다고 가정하면, 로드 신호 수정기(127)는 로드 신호(LS)의 발생 위치를 변경하지 않는다. 상기 직렬신호(SS)에서 추출된 클락 신호(CLK)는 클락 카운터(122)로 들어가 클락 신호(CLK)가 n 개 지나면 로드 신호(LS)가 발생한다. 상기 로드 신호(LS)는 직렬-병렬 전환기(123)에서 직렬신호(SS)를 병렬 출력(PS)으로 만들고 병렬 출력(PS) 중 채널 정보에 해당하는 채널 정보 포트(OUT1 ~ OUTm)의 병렬 채널 정보(P_CI)를 추출한다. 또한, 로드 신호(LS)가 로드 신호 카운터(124)에 입력되어 로드 카운트(LC)는 직전 값에 +1을 더한 값으로 출력된다. 비교기(125)는 병렬 채널 정보(P_CI)와 로드 카운터 신호(LC)를 비교한다. 동일하면 직렬-병렬 전환기(123)의 병렬 출력(PS)이 정보프레임으로 결정된다. 즉, 비교기(125)의 출력(CO)은 병렬 채널 정보(P_CI)와 로드 카운트(LC)가 동일하면 로우(LOW)로 출력된다. 비교기(125)의 두 입력이 다르면, 비교기(125)의 출력(CO)은 하이로 출력된다.

한편, 비교기(125)의 출력(CO)이 하이(HIGH)이면, 클럭 카운터(122)는 n+1 개의 클럭 신호(CLK)가 발생한 경우, 로드 신호(LS)를 발생시킨다. 이어서, 상기 클럭 카운터(122)는 n개로 회복될 수 있다.

n+1개의 클락 신호(CLK)에서 로드 신호(LS)가 발생하면, 직렬-병렬 전환기(123)의 병렬 출력(PS)에서 각 정보프레임 위치는 직전의 위치보다 1 비트 앞으로 이동된다.

병렬 채널 정보(P_CI)와 로드 카운트(LC)가 서로 다른 경우, 클락 카운트(122)가 로드 신호(LS)를 발생시키는 위치는 다양하게 변경될 수 있다. 예를 들어, n-1 개의 클락 신호(CLK)에서 로드 신호(LS)가 발생할 수 있다. 이 경우, 직렬-병렬 전환기(124)의 정보프레임 위치는 직전의 위치보다 1 비트 뒤로 이동된다.

한편, 수정된 클락 신호(CLK)의 개수에서 로드 신호(LS)가 발생한 경우, 로드 카운터(124)는 설정(SET)되어 직렬-병렬변환기(123)의 병렬 채널 정보(P_CI)를 SET IN으로 읽어들이고, 이를 일차 채널 정보 기준값 또는 로드 카운트(LC)로 설정한다. 또한, 상기 로드 카운터(124)는 상기 병렬 채널 정보(P_CI)를 상기 비교기(125)의 제1 입력(IN1)으로 내보낸다.

비교기(125)는 동일한 로드 카운터 신호(LC)과 병렬 채널 정보(P_CI)를 받아들이므로 출력(CO)은 로우로 변한다. 또한, 클럭 카운터(122)는 클락 신호(CLK) n개 지나가면 로드 신호(LS)가 발생하도록 수정된다.

이하에서, 직렬신호에서 정보프레임을 결정하는 로드 신호를 수정하는 방법을 설명한다.

도 6은 본 발명의 일 실시예에 따른 신호 처리 방법을 설명하는 흐름도이다.

도 6을 참조하면, 상기 신호 처리 방법은 채널정보(CI)와 해당채널의 데이터 정보(DI)가 포함된 정보 프레임(IF)을 포함하는 직렬 신호(SS)를 수신하는 단계(S112), 상기 직렬 신호(SS)에서 클락 신호(CLK)를 추출하는 단계(S120), 상기 클릭 신호(CLK)를 연산하여 최대 클락 카운트(MCC)에 도달하면 로드 신호(LS)를 생성하는 단계(S130), 상기 로드 신호(LS)에 따라 상기 직렬 신호(SS)를 병렬 신호(PS)로 변환하는 단계(S140), 및 병렬 변환된 병렬 채널 정보(P_CI)와 상기 로드 신호(LS)의 개수를 나타내는 로드 카운트(LC)를 비교하여 최대 클럭 카운트(MCC)를 변경하는 단계(S150)를 포함한다.

상기 직렬 신호(SS)는 광 케이블을 통하여 광 신호로 전송될 수 있다. 상기 직렬 신호(SS)는 상기 채널 정보(CI)와 해당 채널의 데이터 정보(DI)가 포함된 정보 프레임(IF)이 연속적으로 이어진 구성을 가질 수 있다. 상기 채널은 N 개의 채널을 가질 수 있고, 상기 정보 프레임의 길이는 n 비트(bit) 일 수 있다.

상기 직렬 신호(SS)에서 클락 신호(CLK)가 추출될 수 있다. 상기 클락 신호(CLK)는 클럭 카운터에 의하여 개수가 계산될 수 있다. 상기 클럭 카운터의 최대 클럭 카운트(MCC)는 n으로 설정될 수 있다. 또한, 초기의 클럭 카운트(CC)는 영으로 설정될 수 있다(S110). 또한, 최대 로드 카운트(MLC)는 채널의 최대 수인 N으로 설정될 수 있다.

상기 클릭 신호(CLK)를 연산하여 클럭 카운트(CC)가 최대 로드 카운트(MCC)에 도달하면 로드 신호(LS)를 생성하는 단계(S130)는 클럭 카운트(CC)를 증가시키는 단계(S132), 상기 클럭 카운트(CC)와 상기 최대 클럭 카운트(MCC)를 비교하는 단계(S134), 상기 클럭 카운트(CC)가 최대 클럭 카운트(MCC)인 경우 상기 로드 신호(LS)를 발생시키는 단계(S136), 및 상기 클럭 카운트(CC)를 리셋하는 단계(S138)를 포함한다. 상기 클럭 카운트(CC)가 최대 클럭 카운터(MCC)가 아닌 경우, 상기 직렬 신호를 수신하는 단계로 되돌아갈 수 있다. 이에 따라, 상기 클럭 카운트(CC)가 최대 클럭 카운트(MCC)인 경우, 상기 로드 신호(LS)가 발생하고,상기 클럭 카운트(CC)는 리셋된다. 상기 로드 신호(LS)는 클럭 카운트가 생성하여 출력할 수 있다.

상기 최대 클럭 카운트 신호(MCC)를 변경하는 단계(S130)는 상기 로드 신호(LS)가 발생시 로드 카운트(LC)를 증가시키는 단계(S151), 상기 최대 클럭 카운트(LC)이 설정된 기준값(n)과 비교하는 단계(S152), 상기 최대 클럭 카운트(MCC)가 설정된 기준값(n)과 다른 경우 상기 로드 카운트(LC)를 상기 병렬 채널 정보(P_CI)로 변경하는 단계(S153), 상기 병렬 채널 정보(P_CI)와 상기 로드 카운트(LC)를 비교하는 단계(S154), 상기 병렬 채널 정보(P_CI)가 상기 로드 카운트(LC)와 다른 경우 최대 클럭 카운트(MCC)를 변경하는 단계(S156), 상기 병렬 채널 정보(P_CI)가 상기 로드 카운트(LC)와 같은 경우 최대 클럭 카운트(MCC)를 설정된 기준값(n)으로 설정하는 단계(S155), 상기 로드 카운트(LC)와 설정된 최대 로드 카운트(MLC)를 비교하는 단계(S157), 및 상기 로드 카운트(LC)가 상기 설정된 최대 로드 카운트(MLC)인 경우 로드 카운트(LC)를 리셋하는 단계(S158)를 포함한다.

상기 병렬 채널 정보(P_CI)가 상기 로드 카운트(LC)와 다른 경우, 최대 클럭 카운트(MCC)는 n+1 또는 n-1로 변경될 수 있다. 상기 최대 클럭 카운트의 변경 방법은 이외에 다양하게 변형될 수 있다.

또한, 상기 로드 카운트의 변경은 LC=LC+1에 한정되는 것은 아니다. 상기 LC=LC+1은 채널 정보가 순차적으로 증가하는 것을 가정한 경우에 해당된다. 따라서, 상기 채널 정보의 배열 순서에 따라, 상기 로드 카운트의 변경 방법은 다양하게 변경될 수 있다.

또한, 상기 최대 클락 카운트(MCC)를 설정된 기준값으로 변경하는 단계(S155)는 상기 로드 신호(LS)가 발생 후 어떤 시간에 수행되어도 문제되지 않는다.

도 7은 본 발명의 다른 실시예에 따른 신호 처리 방법을 설명하는 흐름도이다.

도 5 내지 7을 참조하면, 정보 프레임은 32 비트(n=32)를 가진다. 상기 클럭 발생기는 직렬 신호(SS)를 수신하여 클럭 신호(CLK)를 발생시킨다.

초기에 로드 카운트(LC)는 M을 가지고, 있고, 병렬 채널 정보(P_CI)는 K1을 가진다. 이어서, 최대 클럭 카운트(MCC=32)에 해당되어, 로드 신호(LS)가 발생한다. 직렬-병렬 전환기(123)는 병렬 채널정보(P_CI)를 출력한다.

진행 레지스터부의 제1 클락(1 CLK)에 의하여 로드 카운트(LC)는 LC+1으로 변경된다. 제2 클락(2 CLK)에 의하여 비교부의 출력(CO)이 로우 상태이므로, 로드 카운터의 SET은 로우 상태로 유지되어, 상기 로드 카우터는 LC를 출력한다. 이에 따라, 비교부는 제3 CLK에서 병렬 채널 정보(P_CI)와 로드 카운트(LC)를 비교하여, 서로 다른 값을 가지므로 비교기의 출력(CO)은 HIGH 상태가 되고, 상기 비교기의 출력(CO)는 클럭 카운터에 제공되어, 최대 클럭 카운트(MCC)를 n+1으로 변경시킨다.

다음에는 33 번째 클럭 신호(CLK)에서 두 번째 로드 신호(LS)가 발생한다. 이에 따라, 로드 카운트는 LC+1으로 변경되나, 이전의 비교기의 출력이 하이 상태 또는 MCC=n+1 이므로, 로드 카운터의 SET은 하이 상태가 되어, 로드 카운트(LC)는 P_CI로 변경된다. 즉, 로드 카운트(LC)는 제1 채널정보 기준값으로 설정된다.

이어서, 비교기는 동일한 입력(K3)을 받아들이므로 그 출력(CO)은 로우 상태가 된다. MCC는 원래의 상태(MCC=n)으로 회복된다.

다음에는 32 번째 클럭 신호(CLK)에서 세 번째 로드 신호(LS)가 발생한다. 병렬 채널 정보(P_CI)는 K4이고, 로드 카우트(LC)는 K3+1이다. 이 경우, K4와 K3+1은 서로 다른 값을 가지므로, 비교기의 출력은 하이 상태가 된다. 최대 클럭 카운트(MCC)를 n+1으로 변경시킨다.

다음 단계에서, 로드 카운트(LC)는 제2 채널정보 기준값으로 설정된다.

이러한, 과정을 반복하면, 정보 프레임과 로드 신호의 발생 위치를 일치시킬 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 신호 처리 방법을 설명하는 흐름도이다.

도 5, 도 6, 및 도 8을 참조하면, 정보 프레임은 32 비트(n=32)를 가진다. 상기 클럭 발생기는 직렬 신호(SS)를 수신하여 클럭 신호(CLK)를 발생시킨다.

진행 레지스터부의 제1 클락(1 CLK)에 의하여 로드 카운트(LC)는 LC+1으로 변경된다. 제2 클락(2 CLK)에 의하여 비교부의 출력(CO)이 로우 상태이므로, 로드 카운터의 SET은 로우 상태로 유지되어, 상기 로드 카운터는 LC를 출력한다. 이에 따라, 비교부는 제3 CLK에서 병렬 채널 정보(P_CI)와 로드 카운트(LC)를 비교하여, 서로 다른 값을 가지므로 비교기의 출력(CO)은 HIGH 상태가 되고, 상기 비교기의 출력(CO)는 클럭 카운터에 제공되어, 최대 클럭 카운트(MCC)를 n+1으로 변경시킨다.

다음에는 33 번째 클럭 신호(CLK)에서 두 번째 로드 신호(LS)가 발생한다. 이에 따라, 로드 카운트는 LC+1으로 변경되나, 이전의 비교기의 출력이 하이 상태 또는 MCC=n+1 이므로, 로드 카운터의 SET은 하이 상태가 되어, 로드 카운트(LC)는 P_CI로 변경된다. 이어서, 비교기는 동일한 입력(K3)을 받아들이므로 그 출력(CO)은 로우 상태가 된다. MCC는 원래의 상태(MCC=n)으로 회복된다.

다음에는 32 번째 클럭 신호(CLK)에서 세 번째 로드 신호(LS)가 발생한다. 병렬 채널 정보(P_CI)는 K3+1이고, 로드 카우트(LC)는 K3+1이다. 상기 로드 카운트(LC)와 병렬 채널 정보(P_CI)는 같은 값을 가지므로, 비교기의 출력은 로우 상태가 된다. 따라서, 정보 프레임과 로드 신호의 발생 위치는 일치된다.

도 9는 본 발명의 또 다른 실시예에 따른 신호 처리 장치를 설명하는 도면이다.

도 9를 참조하면, 직렬-병렬 전환기(123)의 병렬 채널 정보(P_CI)가 로드 카운터의 출력인 로드 카운트(LC)와 일치하지 않는다. 도 7에서 설명한 MCC=n+1 과정을 5번 반복하면, 정보 프레임과 로드 신호의 발생 위치를 일치시킬 수 있다.

이제까지 본 발명에 대하여 구체적 예를 통해 그 내용을 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

101: 신호 처리 장치
127: 로드 신호 수정기
121: 클럭 발생기
122: 클럭 카운터
123: 직렬-병렬 전환기
124: 로드 카운터
125: 비교기
126: 진행 레지스터
127: AND 회로

Claims

채널정보(CI)와 해당 채널의 데이터 정보(DI)가 포함된 정보 프레임(IF)을 포함하는 직렬 신호(SS)를 수신하는 단계;
상기 직렬 신호(SS)에서 클락 신호(CLK)를 추출하는 단계;
상기 클릭 신호(CLK)를 연산하여 클럭 카운트(CC)가 최대 클락 카운트(MCC)에 도달하면 로드 신호(LS)를 생성하는 단계;
상기 로드 신호(LS)에 따라 상기 직렬 신호(SS)를 병렬 신호(PS)로 변환하는 단계; 및
병렬 변환된 병렬 채널 정보(P_CI)와 상기 로드 신호(LS)의 개수를 나타내는 로드 카운트(LC)를 비교하여 최대 클럭 카운트(MCC)를 변경하는 단계 포함하는 것을 특징으로 하는 신호 처리 방법.
제1 항에 있어서,
상기 최대 클럭 카운트 신호를 변경하는 단계는:
상기 로드 신호가 발생시 로드 카운트를 증가시키는 단계;
상기 최대 클럭 카운트가 설정된 기준값과 다른 경우 상기 로드 카운트를 상기 병렬 채널 정보로 변경하는 단계;
상기 병렬 채널 정보가 로드 카운트와 다른 경우 최대 클럭 카운트를 변경하고, 상기 병렬 채널 정보가 로드 카운트와 같은 경우 최대 클럭 카운트를 설정된 기준값으로 설정하는 단계; 및
상기 로드 카운트가 설정된 최대 로드 카운트인 경우 로드 카운트를 리셋하는 단계를 포함하는 것을 특징으로 하는 신호 처리 방법.
제1 항에 있어서,
상기 클릭 신호를 연산하여 최대 로드 카운트에 도달하면 로드 신호를 생성하는 단계는:
클럭 카운트를 증가시키는 단계;
상기 클럭 카운트와 상기 최대 클럭 카운트를 비교하는 단계;
상기 클럭 카운트가 최대 클럭 카운트인 경우 로드 신호를 발생시키는 단계; 및
상기 클럭 카운트를 리셋하는 단계를 포함하는 것을 특징으로 하는 신호 처리 방법.
제1 항에 있어서,
상기 병렬 신호를 컴퓨터에 전송하는 단계를 더 포함하는 것을 특징으로 하는 신호 처리 방법.
제1 항에 있어서,
상기 직렬 신호는 광 신호를 통하여 전송되는 것을 특징으로 하는 신호 처리 방법.
제1 항에 있어서,
상기 직렬 신호는 연속적이고 반복적으로 전송되고, 상기 병렬 신호는 실시간으로 변환되는 것을 특징으로 하는 신호 처리 방법.
채널 정보와 해당 채널의 데이터 정보가 포함된 정보 프레임을 포함하는 직렬 신호를 수신하는 단계; 및
상기 직렬 신호에서 상기 직렬 신호를 병렬 신호로 변환시키는 로드 신호가 추출되고, 상기 로드 신호의 발생 개수를 나타내는 로드 카운트(LC)는 병렬 전환된 병렬 채널 정보(P_CI)와 비교되어 상기 로드 신호의 발생 위치를 수정하는 단계를 포함하는 것을 특징으로 하는 신호 처리 방법.
제 7항에 있어서,
직-병렬 변환기에서 직렬 신호를 병렬 신호로 변환시키고, 직렬-병렬 전환기의 병렬 출력의 특정 위치의 값을 병렬 채널 정보로 설정하고, 상기 로드 카운트는 상기 로드 신호의 횟수를 연산하여 설정하고, 상기 병렬 채널 정보와 상기 로드 신호를 비교하여 상기 로드 신호의 발생 위치를 변경하는 것을 특징으로 하는 신호 처리 방법.
채널 정보와 해당 채널의 데이터 정보가 포함된 정보 프레임을 포함하는 직렬 신호를 수신하여 상기 직렬 신호에서 클락 신호(CLK)를 추출하는 클락 발생기;
상기 클락 발생기의 클락 신호를 입력받아 최대 클락 카운트(MCC)에 도달하면 로드 신호(LS)를 출력하는 클럭 카운터;
상기 클락 신호(CLK), 상기 로드 신호(LS), 상기 직렬 신호(SS)를 입력받아 상기 로드 신호(LS)에 따라 상기 직렬 신호(SS)를 병렬 신호(PS)로 전환하는 직렬-병렬 전환기; 및
상기 클락 신호(CLK), 상기 로드 신호(LS), 및 상기 병렬 신호(PS) 중에서 소정의 위치의 병렬 채널 정보(P_CI)를 입력받아 상기 최대 클락 카운트(MCC)를 변경하도록 제공하는 로스 신호 수정기를 포함하는 것을 특징으로 하는 신호 처리 장치.
제 9 항에 있어서,
상기 로스 신호 수정기는:
상기 병렬 채널 정보를 입력받아 출력하고 상기 로드 신호를 직접 또는 간접적으로 입력받아 그 발생 회수를 연산하여 로드 카운트 및 상기 병렬 채널 정보를 입력받아 출력하는 로드 카운터;
상기 병렬 채널 정보 및 상기 로드 카운트를 입력받아 비교하여 출력하는 비교기; 및
상기 클럭 발생기의 상기 클락 신호를 입력받아 제1 내지 제3 클럭 신호를 출력하는 진행 레지스터부를 포함하는 것을 포함하는 것을 특징으로 하는 신호 처리 장치.
제 10 항에 있어서,
상기 로드 카운터는 상기 비교기의 출력이 하이이고 상기 제2 클럭 신호가 발생한 경우, 상기 병렬 채널 정보를 입력받아 출력하는 것을 특징으로 하는 신호 처리 장치.
제 9 항에 있어서,
상기 직렬 신호는 광신호인 것을 특징으로 하는 신호 처리 장치.
제9 항에 있어서,
상기 직렬 신호를 전송하는 광 도파로; 및
상기 광 도파로에 직렬 신호를 제공하는 광 송신부를 더 포함하는 것을 특징으로 하는 신호 처리 장치.
채널 정보와 해당 채널의 데이터 정보가 포함된 정보 프레임을 포함하는 직렬 신호를 수신하여 상기 직렬 신호에서 클락 신호(CLK)를 추출하는 클락 발생기;
상기 클락 발생기의 상기 클락 신호를 이용하여 로드 신호(LS)를 출력하는 클럭 카운터;
상기 로드 신호(LS), 상기 직렬 신호(SS)를 입력받아 상기 로드 신호(LS)에 따라 상기 직렬 신호(SS)를 병렬 신호로 전환하는 직렬-병렬 전환기; 및
상기 로드 신호(LS) 및 상기 병렬 신호(PS)를 이용하여 상기 로드 신호의 발생 위치를 수정하는 로드 신호 수정기를 포함하는 것을 특징으로 하는 신호 처리 장치.
제 14 항에 있어서,
상기 직렬 신호를 전송하는 광 도파로; 및
상기 광 도파로에 직렬 신호를 제공하는 광 송신부를 더 포함하는 것을 특징으로 하는 신호 처리 장치.