CN112385184B - 用于检测高频串行数据流中的起始字节的扫描设备 - Google Patents
用于检测高频串行数据流中的起始字节的扫描设备 Download PDFInfo
- Publication number
- CN112385184B CN112385184B CN201880094712.0A CN201880094712A CN112385184B CN 112385184 B CN112385184 B CN 112385184B CN 201880094712 A CN201880094712 A CN 201880094712A CN 112385184 B CN112385184 B CN 112385184B
- Authority
- CN
- China
- Prior art keywords
- data stream
- clock signal
- scanning device
- detection unit
- start byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1469—Two-way operation using the same type of signal, i.e. duplex using time-sharing
- H04L5/1484—Two-way operation using the same type of signal, i.e. duplex using time-sharing operating bytewise
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
本发明涉及一种用于检测高频串行数据流中的起始字节的扫描设备。用于检测高频串行数据流(D)中的起始字节的扫描设备(10)具有:检测单元(16),其被构造为用于检测数据流(D)中的起始字节;以及时钟信号发生器(18),其被构造为向所述检测单元(16)提供与数据流(D)同步的高频时钟信号(T1),其中,时钟信号(T1)具有比数据流(D)高的频率,其中,检测单元(16)由简单的逻辑检测电路(19)形成,检测电路排除了加法模块。
Description
技术领域
本发明涉及一种用于检测高频串行数据流中的起始字节的扫描设备,特别是用于绝对位置测量装置的扫描设备,其具有检测单元和时钟信号发生器,检测单元被构造为用于检测数据流中的起始字节,时钟信号发生器被构造为用于向检测单元提供与数据流同步的高频时钟信号,其中,时钟信号具有比数据流高的频率。
背景技术
现在,优选使用产生绝对测量值的绝对位置测量装置,绝对测量值经由数字的、通常是串行的接口传输到后续逻辑装置。此外,经常也需要经由串行数据接口将命令从后续电子设备传输到位置测量装置,以便能够在那里触发事件。公开的使用BiSS线路协议的BiSS接口提供用于位置测量装置与后续电子设备之间的数据传输的一般的串行数据接口。在此,在位置测量装置与后续电子设备之间传输具有高频、例如6.25MHz的无限的数据流。在空转时,主设备、通常是后续电子设备,连续向从设备、通常是位置测量装置,发送空转数据流,以避免接口的静电充电,并且保证接口的无共模数据线路。在任意的时间点,主设备中断空转数据流,并且发送起始字节,以便用信号通知数据传输开始。该起始字节必须被从设备的扫描设备检测到,以便使得能够对随后在数据流中传输的数据进行评估。
例如从DE 10 2014 212 288 A1中已知具有这种扫描设备的位置测量装置。扫描设备包括检测单元以及时钟信号发生器。扫描设备被设置为用于检测后续电子设备经由串行数据接口提供的高频串行数据流中的起始字节。时钟信号发生器向检测单元提供与数据流同步的时钟信号。检测单元以时钟信号为时钟扫描数据流,以检测数据流中的起始字节。
通常,扫描设备由所谓的现场可编程门阵列(Field Programmable Gate Array,FPGA)形成。FPGA是可以将逻辑电路编程到其中的集成电路。FPGA使得能够实现复杂的数字电路,并且使得能够实现高频串行数据流中的起始字节检测所需要的、对数据流的非常快速的扫描。在此,必须以比数据流的频率高得多的频率进行扫描,以便能够实现可靠的起始字节检测。经常以数据流的频率两倍的频率进行扫描。根据位置测量装置的应用领域,可能出现直至大约115℃的运行温度。为了能够在这种高的运行温度下在扫描设备中实现可靠的起始字节检测,需要特殊的适合高温的FPGA,但是这种FPGA价格昂贵。
发明内容
因此,本发明要解决的技术问题是,提供一种低成本的扫描设备,其使得能够在高温下在高频串行数据流中实现可靠的起始字节检测。
上述技术问题通过具有权利要求1特征的、用于检测高频串行数据流中的起始字节的扫描设备来解决。
根据本发明,扫描设备的高频工作的检测单元由独立的逻辑检测电路形成,逻辑检测电路排除了加法模块。该检测电路仅包括对温度不苛刻的电路元件。特别是,该检测电路不包括通常在FPGA上存在的温度敏感和/或成本密集的加法模块。根据本发明的扫描设备使得即使在高达115℃的高温下也能够实现可靠的起始字节检测,并且在此,可以以低成本实现根据本发明的扫描设备。
传统的微控制器通常具有集成的时钟发生器,其可以生成具有可靠的起始字节检测所需要的高的时钟频率的时钟信号。因此,优选时钟信号发生器由微控制器形成,由此使得能够以低成本实施根据本发明的扫描设备。
在本发明的一个优选的实施中,检测单元由集成电路形成,由此可以特别紧凑并且低成本地实施扫描设备。
以有利的方式,检测单元被构造为向时钟信号发生器提供反馈时钟信号。这使得能够在数据流与时钟信号之间进行特别精确的同步,因此可以在检测单元中实现特别可靠的起始字节检测。
在本发明的一个有利的实施中,检测单元具有具备n个存储器位置的移位寄存器元件和多个查找表元件(Lookup-Tabellen-Elemente,LUT)。在此,移位寄存器元件用作数据缓存器,用于缓存接收到的用于起始字节检测的数据流比特。移位寄存器元件在每个工作时钟处将其存储器内容移位一个存储器位置,因此特别适合用于处理串行数据流。在此,总是最后接收到的数据流比特存储在移位寄存器元件中。在此,移位寄存器元件的存储器位置的数量n对应于要检测的起始字节的比特数量。移位寄存器元件简单地构建,并且在高温下也可以可靠地以高的时钟速率工作。LUT使得能够容易地将在移位寄存器元件中缓存的数据与由起始字节预先确定的比特序列进行比较。在此,构造LUT,使得其分别将所缓存的数据的特定部段与相应的起始字节部段进行比较。通过使用多个LUT,使得能够进行特别可靠的起始字节检测。具有移位寄存器和多个LUT的检测单元使得能够以低成本可靠地实施根据本发明的扫描设备。
在本发明的一个特别优选的实施中,查找表元件被构造为,可以对移位寄存器的最多n-1个存储器位置进行评估。因此,不将在移位寄存器元件中缓存的所有数据流比特与相应的起始字节比特进行比较,以检测起始字节。有意地忽略了所使用的一些比特,以容忍数据传输中的错误。这使得在短暂地受干扰的数据流传输中也能够进行可靠的起始字节检测。
附图说明
下面,参照附图,描述根据本发明的用于检测高频串行数据流中的起始字节的扫描设备的实施例,其中,
图1示出了根据本发明的扫描设备的示意性电路图,以及
图2示出了图1中的扫描设备的检测单元的示意性电路图。
具体实施方式
例如可以在未详细示出的位置测量装置中使用根据本发明的扫描设备10。外部主设备12、例如后续电子设备,向扫描设备10提供高频串行数据流D。在当前的实施例中,对数据流D进行了8b10b编码,并且数据流D具有6.25MHz的频率。在空转时,主设备12通过数据流,向扫描设备10传输例如具有比特序列0101010101的无限序列的无限空转数据流,以避免对数据线充电。在未知的时间点,主设备12发送在当前的实施例中具有比特序列0010111011的起始字节,以用信号通知后续的数据传输。扫描设备10必须检测到该起始字节,以通过提供触发信号A,用信号向下游的外部数据评估设备14通知数据传输开始。
扫描设备10包括检测单元16和时钟信号发生器18,检测单元16在当前的实施例中由独立的集成电路形成,时钟信号发生器18在当前的实施例中由微控制器形成。分别向检测单元16和时钟信号发生器提供数据流D。
时钟信号发生器18产生与数据流D同步、但是相位偏移的时钟信号T1,向检测单元16提供时钟信号T1。在此,时钟信号T1具有数据流D两倍的频率,即12.5MHz的频率。保证可靠的起始字节检测需要更高的频率。
检测单元16以时钟信号T1为工作时钟,即以12.5MHz的频率,扫描数据流D,以检测数据流D中的起始字节。在检测单元16进行起始字节检测时,检测单元16向外部数据评估设备14提供触发信号A。此外,检测单元16向时钟信号发生器18提供具有时钟信号T1的一半频率的反馈时钟信号T2,以改善时钟信号T1与数据流D之间的同步。
检测单元16由独立的逻辑检测电路19形成,其在当前的实施例中仅包括移位寄存器元件20、四个查找表元件22、24、26、28、与门元件30和分频器元件32。在此,向分频器元件32提供时钟信号T1,以生成频率为时钟信号T1的一半的反馈时钟信号T2。
移位寄存器元件20包括用于缓存接收到的数据流比特的十个存储器位置20a-20j。向移位寄存器元件20提供数据流D和时钟信号T1。在每个工作时钟处,最后接收到的十个数据流比特相应地缓存在移位寄存器元件20的存储器位置20a-20j中。
第一查找表元件22对移位寄存器元件20的前两个存储器位置20a、20b的内容进行评估,并且将它们与前两个起始字节比特(00)进行比较。当这两个存储器位置20a、20b分别包含逻辑0时,于是第一查找表元件22输出逻辑1。
第二查找表元件24对移位寄存器元件20的最后三个存储器位置20h-20j的内容进行评估,并且将它们与最后三个起始字节比特(111)进行比较。当所有三个存储器位置20h-20j分别包含逻辑1时,于是第二查找表元件24输出逻辑1。
第三查找表元件26对移位寄存器元件20的其余五个存储器位置20c-20g中的三个中间的存储器位置20d-20f的内容进行评估,并且将它们与相应的三个起始字节比特(011)进行比较。当存储器位置20d包含逻辑0,并且存储器位置20e、20f分别包含逻辑1时,于是第三查找表元件26输出逻辑1。
第四查找表元件28对前三个查找表元件22、24、26的输出值进行评估,并且当三个输出值中的至少两个包含逻辑1时,输出逻辑1。
将第四查找表元件28的输出值与时钟信号T1一起提供给与门元件30,从而当第四查找表元件28的输出值包含逻辑1时,提供输出信号A。
因此,在起始字节检测中,十个存储器位置20a-20j中的至少五个存储器位置,即仅存储器位置20a-20j中的一半,必须与要检测的起始字节的相应的起始字节部段一致。这使得能够实现容错的、因此特别可靠的起始字节检测。在此,高频工作的检测设备仅包括对温度不苛刻的元件,特别是根据本发明的检测设备不包括加法模块,由此在直至大约115℃的高温下,也保证可靠的起始字节检测,由此同时可以以特别低的成本实施根据本发明的检测电路、因此扫描设备。
附图标记列表
10 扫描设备
12 主设备
14 数据评估设备
16 检测单元
18 时钟信号发生器
20 移位寄存器元件
20a-20j 存储器位置
22 第一查找表元件
24 第二查找表元件
26 第三查找表元件
28 第四查找表元件
30 与门元件
32 分频器元件
A 触发信号
D 数据流
T1 时钟信号
T2 反馈时钟信号
Claims (6)
1. 一种用于检测高频串行数据流(D)中的起始字节的扫描设备(10),其具有:
检测单元(16),其被构造为用于检测数据流(D)中的起始字节,以及
时钟信号发生器(18),其被构造为向所述检测单元(16)提供与数据流(D)同步的高频时钟信号(T1),其中,所述时钟信号(T1)具有比数据流(D)高的频率,
其特征在于,
所述检测单元(16)由独立的逻辑检测电路(19)形成,所述检测电路仅包括对温度不苛刻的电路元件,使得所述检测电路排除了加法模块,其中,所述电路元件包括移位寄存器元件,查找表元件,与门元件和分频器元件。
2.根据权利要求1所述的扫描设备(10),其中,所述时钟信号发生器(18)由微控制器形成。
3.根据权利要求1所述的扫描设备(10),其中,所述检测单元(16)由集成电路形成。
4.根据权利要求1至3中任一项所述的扫描设备(10),其中,所述检测单元(16)被构造为向所述时钟信号发生器(18)提供反馈时钟信号(T2)。
5.根据权利要求1至3中任一项所述的扫描设备(10),其中,所述检测单元(16)具有移位寄存器元件(20)和多个查找表元件(22,24,26,28),所述移位寄存器元件具有n个存储器位置。
6.根据权利要求5所述的扫描设备(10),其中,所述查找表元件(22,24,26,28)被构造为能够对移位寄存器(20)的最多n-1个存储器位置进行评估。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2018/068800 WO2020011347A1 (de) | 2018-07-11 | 2018-07-11 | Abtastvorrichtung zur detektion eines start-bytes in einem hochfrequenten seriellen datenstrom |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112385184A CN112385184A (zh) | 2021-02-19 |
CN112385184B true CN112385184B (zh) | 2022-06-14 |
Family
ID=62952062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880094712.0A Active CN112385184B (zh) | 2018-07-11 | 2018-07-11 | 用于检测高频串行数据流中的起始字节的扫描设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20210281387A1 (zh) |
EP (1) | EP3821571A1 (zh) |
JP (1) | JP2021524700A (zh) |
CN (1) | CN112385184B (zh) |
WO (1) | WO2020011347A1 (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS551735A (en) * | 1978-06-19 | 1980-01-08 | Nec Corp | Synchronism detection circuit |
JPS6115437A (ja) * | 1984-06-30 | 1986-01-23 | Toshiba Corp | シリアルデ−タ受信系のスタ−トビツト検出回路 |
JPH02202738A (ja) * | 1989-02-01 | 1990-08-10 | Fujitsu Ltd | シリアルデータ受信回路 |
CN101316104A (zh) * | 2007-05-31 | 2008-12-03 | 阿尔特拉公司 | 用于全数字串化器-解串器的设备及相关方法 |
CN102355382A (zh) * | 2011-09-28 | 2012-02-15 | 东南大学 | 一种控制器局域网总线分析与触发的方法 |
CN105263187A (zh) * | 2015-09-15 | 2016-01-20 | 齐鲁工业大学 | 一种模糊自适应调节无线发射信号强度的方法 |
CN105740087A (zh) * | 2016-02-02 | 2016-07-06 | 北京时代民芯科技有限公司 | 利用查找表移位寄存器进行sram型fpga刷新效果验证的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0234056A (ja) * | 1988-07-25 | 1990-02-05 | Toyo Commun Equip Co Ltd | フレーム同期信号の検出方法 |
JPH02257730A (ja) * | 1989-03-30 | 1990-10-18 | Sharp Corp | パターン同期回路 |
JPH09116483A (ja) * | 1995-10-16 | 1997-05-02 | Nippon Motorola Ltd | 無線通信システム |
DE102014212288A1 (de) * | 2014-06-26 | 2015-12-31 | Dr. Johannes Heidenhain Gmbh | Vorrichtung und Verfahren zum Erzeugen eines Triggersignals in einer Positionsmesseinrichtung und Positionsmesseinrichtung hierzu |
JP6533069B2 (ja) * | 2015-02-19 | 2019-06-19 | 株式会社メガチップス | データ伝送装置並びに送信装置及び受信装置 |
US9614704B2 (en) * | 2015-07-30 | 2017-04-04 | Texas Instruments Incorporated | Methods and apparatus to perform serial communications |
-
2018
- 2018-07-11 US US17/258,450 patent/US20210281387A1/en not_active Abandoned
- 2018-07-11 EP EP18742744.8A patent/EP3821571A1/de not_active Withdrawn
- 2018-07-11 JP JP2021500522A patent/JP2021524700A/ja active Pending
- 2018-07-11 WO PCT/EP2018/068800 patent/WO2020011347A1/de unknown
- 2018-07-11 CN CN201880094712.0A patent/CN112385184B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS551735A (en) * | 1978-06-19 | 1980-01-08 | Nec Corp | Synchronism detection circuit |
JPS6115437A (ja) * | 1984-06-30 | 1986-01-23 | Toshiba Corp | シリアルデ−タ受信系のスタ−トビツト検出回路 |
JPH02202738A (ja) * | 1989-02-01 | 1990-08-10 | Fujitsu Ltd | シリアルデータ受信回路 |
CN101316104A (zh) * | 2007-05-31 | 2008-12-03 | 阿尔特拉公司 | 用于全数字串化器-解串器的设备及相关方法 |
CN102355382A (zh) * | 2011-09-28 | 2012-02-15 | 东南大学 | 一种控制器局域网总线分析与触发的方法 |
CN105263187A (zh) * | 2015-09-15 | 2016-01-20 | 齐鲁工业大学 | 一种模糊自适应调节无线发射信号强度的方法 |
CN105740087A (zh) * | 2016-02-02 | 2016-07-06 | 北京时代民芯科技有限公司 | 利用查找表移位寄存器进行sram型fpga刷新效果验证的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20210281387A1 (en) | 2021-09-09 |
CN112385184A (zh) | 2021-02-19 |
EP3821571A1 (de) | 2021-05-19 |
WO2020011347A1 (de) | 2020-01-16 |
JP2021524700A (ja) | 2021-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3217556B1 (en) | Synchronization of outputs from multiple digital-to-analog converters | |
US9225568B1 (en) | FSK demodulator | |
US10699669B2 (en) | Method and apparatus for duty-cycle correction in a serial data transmitter | |
US20060153326A1 (en) | Serial data communication apparatus and methods of using a single line | |
US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
US20040205416A1 (en) | Communication apparatus with failure detect function | |
US20070127614A1 (en) | Communication device | |
CN111274178A (zh) | 正交检测和校正设备及方法 | |
US7882474B2 (en) | Testing phase error of multiple on-die clocks | |
US7924185B2 (en) | Semiconductor integrated circuit device, pattern detection method and serial-parallel conversion method | |
CN112385184B (zh) | 用于检测高频串行数据流中的起始字节的扫描设备 | |
US20030190006A1 (en) | Data recovery circuit | |
US8669897B1 (en) | Asynchronous successive approximation register analog-to-digital converter and operating method thereof | |
US9276600B2 (en) | Output changing method for an A/D conversion apparatus and A/D conversion apparatus | |
JP3238326U (ja) | 高周波シリアルデータストリームの中の開始バイトを検出するスキャン装置 | |
KR101470599B1 (ko) | 복원된 클럭을 이용하여 송신한 데이터를 수신하는 장치 | |
US8477382B2 (en) | Apparatus and method for transmitting data in a multi-channel system | |
EP1987644B1 (en) | Data communication method, data transmission and reception device and system | |
US20160077193A1 (en) | High resolution timing device and radar detection system having the same | |
US11310075B2 (en) | Asymmetric duplex transmission device and switching system thereof | |
US10033525B2 (en) | Transmission device and signal processing method | |
CN109857687B (zh) | 量测系统及数据传输接口 | |
US9071258B1 (en) | Parallel-serial converter circuit | |
US11989148B2 (en) | Data bridge for interfacing source synchronous datapaths with unknown clock phases | |
US10917075B2 (en) | Oscillator apparatus capable of protecting circuit element(s) within oscillator of oscillator apparatus from damage of signal glitch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |