KR20110131157A - 기판 처리 장치 - Google Patents
기판 처리 장치 Download PDFInfo
- Publication number
- KR20110131157A KR20110131157A KR1020110109965A KR20110109965A KR20110131157A KR 20110131157 A KR20110131157 A KR 20110131157A KR 1020110109965 A KR1020110109965 A KR 1020110109965A KR 20110109965 A KR20110109965 A KR 20110109965A KR 20110131157 A KR20110131157 A KR 20110131157A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- substrate
- wafer
- processing apparatus
- outer electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 35
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 239000000725 suspension Substances 0.000 claims description 5
- 238000007599 discharging Methods 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 25
- 239000000872 buffer Substances 0.000 description 15
- 238000001020 plasma etching Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 239000002826 coolant Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
- H01J37/32155—Frequency modulation
- H01J37/32165—Plural frequencies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32541—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명의 과제는 처리 공간에 있어서의 기판의 주연부에 대향하는 부분에서 전자 밀도를 충분히 상승시킬 수 있는 전극 구조체를 제공하는 것이다. 웨이퍼(W)에 RIE 처리를 실시하는 기판 처리 장치(10)가 구비하는 처리실(11) 내에 배치되고, 해당 처리실(11) 내에 있어서 서셉터(12)에 탑재된 웨이퍼(W)와 대향하는 상부 전극(31)은 서셉터(12)에 탑재된 웨이퍼(W)의 중심부에 대향하는 내측 전극(34)과 해당 웨이퍼(W) 주연부에 대향하는 외측 전극(35)을 구비하고, 내측 전극(34)에는 제 1 직류 전원(37)이 접속되고, 또한 외측 전극(35)에는 제 2 직류 전원(38)이 접속되며, 외측 전극(35)은 서셉터(12)에 탑재된 웨이퍼(W)에 평행한 제 1 이차 전자 방출면(35a)에 대하여 웨이퍼(W)를 향해서 경사지는 제 2 이차 전자 방출면(35b)을 갖는다.
Description
본 발명은 전극 구조체 및 기판 처리 장치에 관한 것으로, 특히 기판 처리 장치의 처리실 내에 배치되어 직류 전원이 접속되는 전극 구조체에 관한 것이다.
기판으로서의 웨이퍼에 플라즈마 처리를 실시하는 기판 처리 장치는 웨이퍼를 수용하는 처리실과, 해당 처리실 내에 배치되어 웨이퍼를 탑재하는 탑재대와, 처리실 내의 처리 공간에 처리 가스를 공급하는 샤워 헤드를 구비한다. 이 기판 처리 장치에서는 탑재대에 고주파 전원이 접속되고, 탑재대는 처리 공간에 고주파 전력을 인가하며, 처리 공간에 공급된 처리 가스는 고주파 전력에 의해 여기되어 플라즈마(양 이온이나 전자)가 된다.
처리 공간에 있어서의 플라즈마 분포는 웨이퍼의 플라즈마 처리의 결과에 큰 영향을 주기 때문에, 플라즈마 분포를 적극적으로 제어하는 것이 바람직하고, 이에 대응하여 플라즈마 분포, 특히 전자 밀도 분포를 제어하기 위해서 샤워 헤드로의 직류 전압의 인가가 실행되고 있다.
샤워 헤드에 직류 전압을 인가하는 경우, 샤워 헤드의 구성 부품이며 처리 공간에 노출되는 원판 형상의 천장 전극판에 직류 전원이 접속된다. 여기에서, 샤워 헤드에 부(負)의 직류 전압을 인가하면, 해당 샤워 헤드는 플라즈마중의 양 이온만을 인입한다. 직류 전압은 고주파 전압과 달리 전위가 시간 변화되지 않으므로, 양 이온은 계속적으로 샤워 헤드에 인입된다. 또한, 샤워 헤드에 인입된 양 이온은 해당 샤워 헤드의 구성 원자로부터 이차 전자를 방출시킨다. 그 결과, 처리 공간의 샤워 헤드에 대향하는 부분에 있어서 전자 밀도가 상승한다(예를 들어, 특허문헌 1 참조).
그런데, 전자 밀도 분포는 처리실의 형상 등의 영향을 받아서 처리 공간에 있어서 불균일하게 되는 경우가 있지만, 천장 전극판이 1장의 도전판으로 구성되는 경우, 천장 전극판에 직류 전압을 인가해도 샤워 헤드에 대향하는 처리 공간에 있어서의 모든 부분의 전자 밀도가 상승할 뿐이기 때문에, 전자 밀도 분포의 불균일을 해소할 수 없다. 그 결과, 처리 공간에 있어서의 웨이퍼의 주연부에 대향하는 부분에 있어서 전자 밀도가 저하하고, 에칭 처리의 경우, 웨이퍼의 주연부에 있어서의 에칭 레이트가 웨이퍼의 중심부에 비해 저하된다는 문제가 있다.
본 발명의 목적은 처리 공간에 있어서의 기판의 주연부에 대향하는 부분에 있어서 전자 밀도를 충분히 상승시킬 수 있는 전극 구조체 및 기판 처리 장치를 제공하는 것이다.
상기 목적을 달성하기 위해서, 제 1 항에 기재된 전극 구조체는 기판에 플라즈마 처리를 실시하는 기판 처리 장치가 구비하는 처리실 내에 배치되고, 해당 처리실 내에 있어서 탑재대에 탑재된 상기 기판과 대향하는 전극 구조체에 있어서, 상기 기판의 중심부에 대향하는 내측 전극과, 상기 기판의 주연부에 대향하는 외측 전극을 구비하고, 상기 내측 전극에는 제 1 직류 전원이 접속되고, 또한 상기 외측 전극에는 제 2 직류 전원이 접속되며, 상기 외측 전극은 상기 기판에 평행한 제 1 면과 해당 제 1 면에 대하여 경사지는 제 2 면을 갖는 것을 특징으로 한다.
제 2 항의 전극 구조체는 제 1 항에 기재된 전극 구조체에 있어서, 상기 제 1 면 및 상기 제 2 면은 상기 기판의 주연부를 지향하는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 제 3 항에 기재된 기판 처리 장치는 기판에 플라즈마 처리를 실시하는 기판 처리 장치에 있어서, 상기 기판을 수용하는 처리실과, 해당 처리실 내에 배치되어서 상기 기판을 탑재하는 탑재대와, 상기 처리실 내에 배치되고, 또한 상기 탑재대에 탑재된 상기 기판과 대향하는 전극 구조체를 구비하며, 상기 전극 구조체는 상기 기판의 중심부에 대향하는 내측 전극과 상기 기판의 주연부에 대향하는 외측 전극을 구비하고, 상기 내측 전극에는 제 1 직류 전원이 접속되고, 또한 상기 외측 전극에는 제 2 직류 전원이 접속되며, 상기 외측 전극은 상기 기판에 평행한 제 1 면과 해당 제 1 면에 대하여 경사지는 제 2 면을 갖는 것을 특징으로 한다.
제 1 항에 기재된 전극 구조체 및 제 3 항에 기재된 기판 처리 장치에 의하면, 기판의 주연부에 대향하는 외측 전극에는 제 2 직류 전원이 접속되어 직류 전압이 인가된다. 외측 전극에 직류 전압이 인가되면 해당 외측 전극은 플라즈마중의 양 이온을 인입해서 이차 전자를 방출한다. 그 결과, 처리 공간에 있어서의 기판의 주연부에 대향하는 부분에 있어서 전자 밀도를 상승시킬 수 있다. 또한, 제 2 직류 전원이 접속되는 외측 전극은 기판에 평행한 제 1 면과 해당 제 1 면에 대하여 경사지는 제 2 면을 갖고, 이차 전자는 제 1 면 및 제 2 면으로부터 방출된다. 제 2 면은 제 1 면에 대하여 경사져 있으므로, 처리 공간에서의 기판의 주연부 에 대향하는 부분에 있어서, 제 2 면으로부터 방출된 이차 전자가 제 1 면으로부터 방출된 이차 전자와 겹친다. 그 결과, 처리 공간에 있어서의 기판의 주연부에 대향하는 부분에 있어서 전자 밀도를 충분히 상승시킬 수 있다.
제 2 항에 기재된 전극 구조체에 의하면, 제 1 면 및 제 2 면은 기판의 주연부를 지향하므로, 제 1 면으로부터 방출된 이차 전자 및 제 2 면으로부터 방출된 이차 전자는 기판의 주연부의 바로 위에 있어서 겹친다. 그 결과, 기판의 주연부의 바로 위에 있어서 전자 밀도를 확실하게 또한 충분히 상승시킬 수 있다.
도 1은 본 발명의 실시형태에 따른 기판 처리 장치의 구성을 개략적으로 도시하는 단면도,
도 2는 도 1에 있어서의 상부 전극의 외측 전극 근방의 구성을 개략적으로 도시하는 확대 단면도,
도 3은 외측 전극에 있어서의 외측 전극 표면적과 웨이퍼의 주연부에 있어서의 에칭 레이트의 관계를 도시하는 그래프,
도 4는 외측 전극에 인가하는 직류 전압의 값을 증가시켰을 때의 에칭 레이트 상승율을 도시하는 그래프,
도 5는 본 발명의 실시예 1 및 비교예 1, 2에 있어서의 외측 전극 표면적과 웨이퍼의 주연부에 있어서의 에칭 레이트의 관계를 도시하는 그래프.
도 2는 도 1에 있어서의 상부 전극의 외측 전극 근방의 구성을 개략적으로 도시하는 확대 단면도,
도 3은 외측 전극에 있어서의 외측 전극 표면적과 웨이퍼의 주연부에 있어서의 에칭 레이트의 관계를 도시하는 그래프,
도 4는 외측 전극에 인가하는 직류 전압의 값을 증가시켰을 때의 에칭 레이트 상승율을 도시하는 그래프,
도 5는 본 발명의 실시예 1 및 비교예 1, 2에 있어서의 외측 전극 표면적과 웨이퍼의 주연부에 있어서의 에칭 레이트의 관계를 도시하는 그래프.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
도 1은 본 실시형태에 따른 기판 처리 장치의 구성을 개략적으로 도시하는 단면도이고, 도 2는 도 1에 있어서의 상부 전극의 외측 전극 근방의 구성을 개략적으로 도시하는 확대 단면도이다. 이 기판 처리 장치는 기판으로서의 반도체 웨이퍼에 플라즈마를 이용하여 RIE(반응성 이온 에칭; Reactive Ion Etching) 처리를 실시하도록 구성되어 있다.
도 1 및 도 2에 있어서, 기판 처리 장치(10)는 원통 형상의 처리실(11)과, 해당 처리실(11) 내에 배치되고, 예를 들어 지름이 300 mm인 반도체 웨이퍼(이하, 간단히 「웨이퍼」라 함)(W)를 탑재하는 탑재대로서의 원주 형상의 서셉터(12)를 구비하고 있다.
기판 처리 장치(10)에서는 처리실(11)의 내측벽 및 서셉터(12)의 측면에 의해, 후술하는 처리 공간(S)의 가스를 처리실(11) 밖으로 배출하는 유로로서 기능하는 배기 유로(13)가 형성된다. 이 배기 유로(13)의 도중에는 배기 플레이트(배기 링)(14)가 배치된다.
배기 플레이트(14)는 다수의 관통 구멍을 갖는 판형상 부재이고, 처리실(11)을 상부와 하부로 구획하는 구획판으로서 기능한다. 배기 플레이트(14)에 의해 구획된 처리실(11)의 상부(이하, 「반응실」이라 함)(15)에는 후술하는 것과 같이 플라즈마가 발생한다. 또한, 처리실(11)의 하부(이하, 「배기실(매니포드)」라 함)(16)에는 처리실(11) 내의 가스를 배출하는 배기관(17, 18)이 접속된다. 배기 플레이트(14)는 반응실(15)에 발생하는 플라즈마를 포착 또는 반사하여 배기실(16)로의 누설을 방지한다.
배기관(17)에는 TMP(터보 분자 펌프; Turbo Molecular Pump)(도시하지 않음)가 접속되고, 배기관(18)에는 DP(드라이 펌프; Dry Pump)(도시하지 않음)가 접속되며, 이들의 펌프는 처리실(11) 내를 진공 흡인해서 감압한다. 구체적으로는 DP는 처리실(11) 내를 대기압으로부터 중진공 상태[예를 들어, 1.3×10 Pa(0.1 Torr) 이하]까지 감압하고, TMP는 DP와 협동해서 처리실(11) 내를 중진공 상태보다 낮은 압력인 고진공 상태[예를 들어, 1.3×10-3 Pa(1.0×10-5 Torr) 이하]까지 감압한다. 또한, 처리실(11) 내의 압력은 APC 밸브(도시하지 않음)에 의해 제어된다.
처리실(11) 내의 서셉터(12)에는 제 1 고주파 전원(19) 및 제 2 고주파 전원(20)이 각각 제 1 정합기(21) 및 제 2 정합기(22)를 거쳐서 접속되고, 제 1 고주파 전원(19)은 비교적 높은 주파수, 예를 들어 60 MHz의 고주파 전력을 서셉터(12)에 인가하고, 제 2 고주파 전원(20)은 비교적 낮은 주파수, 예를 들어, 2 MHz의 고주파 전력을 서셉터(12)에 인가한다. 이로써, 서셉터(12)는 해당 서셉터(12) 및 후술하는 샤워 헤드(30) 사이의 처리 공간(S)에 고주파 전력을 인가하는 하부 전극으로서 기능한다.
또한, 서셉터(12) 상에는 정전 전극판(23)을 내부에 갖는 원판 형상의 절연성 부재로 이루어지는 정전 척(24)이 배치되어 있다. 서셉터(12)에 웨이퍼(W)를 탑재할 때, 해당 웨이퍼(W)는 정전 척(24) 상에 배치된다. 이 정전 척(24)에서는 정전 전극판(23)에 직류 전원(25)이 전기적으로 접속되어 있다. 정전 전극판(23)에 정(正)의 직류 전압이 인가되면, 웨이퍼(W)에 있어서의 정전 척(24)측의 면(이하,「이면」이라 함)에는 부전위가 발생해서 정전 전극판(23) 및 웨이퍼(W)의 이면 사이에 전위차가 생기고, 해당 전위차에 기인하는 쿨롱력 또는 존슨·라벡력(Johnson-Rahbek force)에 의해, 웨이퍼(W)는 정전 척(24)에 흡착 유지된다.
또한, 서셉터(12) 상에는 흡착 유지된 웨이퍼(W)를 둘러싸도록, 원환상의 포커스링(26)이 탑재된다. 포커스링(26)은 도전성 부재, 예를 들어, 실리콘으로 이루어지고, 플라즈마를 웨이퍼(W)의 표면을 향해서 수속하며, RIE 처리의 효율을 향상시킨다.
또한, 서셉터(12)의 내부에는 예를 들어, 원주 방향으로 연장되는 환상의 냉매실(27)이 마련된다. 이 냉매실(27)에는 칠러 유닛(chiller unit)(도시하지 않음)으로부터 냉매용 배관(28)을 거쳐서 저온의 냉매, 예를 들어 냉각수나 갈덴(Galden; 등록 상표)액이 순환 공급된다. 해당 저온의 냉매에 의해 냉각된 서셉터(12)는 정전 척(24)을 거쳐서 웨이퍼(W) 및 포커스링(26)을 냉각한다.
정전 척(24)의 상면에 있어서의 웨이퍼(W)가 흡착 유지되는 부분(이하, 「흡착면」이라 함)에는 복수의 열전도 가스 공급 구멍(29)이 개구하고 있다. 이들 복수의 열전도 가스 공급 구멍(29)은 열전도 가스로서의 헬륨(He) 가스를 열전도 가스 공급 구멍(29)을 거쳐서 흡착면 및 웨이퍼(W)의 이면의 간극에 공급한다. 흡착면 및 웨이퍼(W)의 이면의 간극에 공급된 헬륨 가스는 웨이퍼(W)의 열을 정전 척(24)에 효율적으로 전달한다.
처리실(11)의 천장부에는 샤워 헤드(30)가 배치되어 있다. 해당 샤워 헤드(30)는 처리 공간(S)에 노출되어 서셉터(12)에 탑재된 웨이퍼(W)(이하, 「탑재 웨이퍼(W)」라고 함)에 대향하는 상부 전극(31)(전극 구조체)과, 절연성 부재로 이루어지는 절연판(32)과, 해당 절연판(32)을 거쳐서 상부 전극(31)을 매다는 전극 현수체(33)를 갖고, 상부 전극(31), 절연판(32) 및 전극 현수체(33)는 이 순서로 중첩되어 있다.
전극 현수체(33)는 내부에 버퍼실(39)을 갖는다. 버퍼실(39)은 원주 형상의 공간이고, 원환상의 시일재, 예를 들어, O링(40)에 의해 내측 버퍼실(39a)과 외측 버퍼실(39b)로 구분되어 있다.
내측 버퍼실(39a)에는 처리 가스 도입관(41)이 접속되고, 외측 버퍼실(39b)에는 처리 가스 도입관(42)이 접속되어 있으며, 처리 가스 도입관(41, 42)은 각각 내측 버퍼실(39a) 및 외측 버퍼실(39b)에 처리 가스를 도입한다.
처리 가스 도입관(41, 42)은 각각 유량 제어기(MFC)(도시하지 않음)를 갖기 때문에, 내측 버퍼실(39a) 및 외측 버퍼실(39b)에 도입되는 처리 가스의 유량은 각각 독립적으로 제어된다. 또한, 버퍼실(39)은 전극 현수체(33)의 가스 구멍(43), 절연판(32)의 가스 구멍(44) 및 상부 전극(31)의 가스 구멍(36)을 거쳐서 처리 공간(S)과 연통하고 있고, 내측 버퍼실(39a)이나 외측 버퍼실(39b)에 도입된 처리 가스는 처리 공간(S)에 공급된다. 이 때, 내측 버퍼실(39a) 및 외측 버퍼실(39b)에 도입되는 처리 가스의 유량을 조정하는 것에 의해 처리 공간(S)에 있어서의 처리 가스의 분포를 제어한다.
이 기판 처리 장치(10)에서는 탑재 웨이퍼(W)에 RIE 처리를 실시할 때, 샤워 헤드(30)가 처리 가스를 처리 공간(S)에 공급하고, 제 1 고주파 전원(19)이 서셉터(12)를 거쳐서 처리 공간(S)에 60 MHz의 고주파 전력을 인가하는 동시에, 제 2 고주파 전원(20)이 서셉터(12)에 2 MHz의 고주파 전력을 인가한다. 이 때, 처리 가스는 60 MHz의 고주파 전력에 의해 여기되어서 플라즈마가 된다. 또한, 2 MHz의 고주파 전력은 서셉터(12)에 있어서 바이어스 전압을 발생시키기 때문에, 탑재 웨이퍼(W)의 표면에 플라즈마중의 양 이온이나 전자가 인입되어서 해당 탑재 웨이퍼(W)에 RIE 처리가 실시된다.
그런데, 처리 공간에 있어서 전자 밀도 분포를 부분적으로 제어하기 위해서, 상부 전극을 웨이퍼의 중심부에 대향하는 내측 전극과 웨이퍼의 주연부에 대향하는 외측 전극으로 분할하고, 내측 전극 및 외측 전극 각각에 독립적으로 부의 극성의 직류 전압을 인가하는 방법이 개발되어 있다. 이 방법에서는 외측 전극에 내측 전극과는 수치가 다른 직류 전압을 인가해서 처리 공간에 있어서의 외측 전극에 대향하는 부분의 전자 밀도와 내측 전극에 대향하는 부분의 전자 밀도를 독립적으로 제어한다.
이 방법에 관한 것으로, 본 발명자 등은 RIE 처리의 실험을 통해서 외측 전극에 있어서의 처리 공간으로의 대향면의 표면적(이하, 「외측 전극 표면적」이라 함)을 증가시키면, 처리 공간에 있어서의 외측 전극의 대향면에 대향하는 부분(이하, 「외측 전극 대향 부분」이라 함)의 전자 밀도가 상승하고, 그 결과 웨이퍼의 주연부에 있어서의 에칭 레이트가 상승한다(도 3 참조)라는 지견을 얻었다.
또한, 본 발명자들은 외측 전극에 인가하는 직류 전압의 값을 증가시키면, 역시, 외측 전극 대향 부분의 전자 밀도가 상승하고, 그 결과 웨이퍼의 주연부에 있어서의 에칭 레이트가 상승한다는 지견을 얻었다. 구체적으로는 내측 전극에 인가하는 직류 전압의 절대값을 300V로 유지한 채, 외측 전극에 인가하는 직류 전압의 절대값을 300V에서 900V로 상승시키면, 웨이퍼의 주연부에 있어서의 에칭 레이트가 약 7% 상승하는 것을 확인했다(도 4 참조).
그러나, 통상의 기판 처리 장치에서는, 외측 전극의 주변에는 다른 처리실 구성 부품이 존재하기 때문에, 외측 전극 표면적을 소정 값 이상으로 증가시키는 것이 곤란한 경우가 많다. 또한, 직류 전원의 성능 등의 제약으로부터 외측 전극에 인가하는 직류 전원의 수치를 소정 값 이상으로 상승시키는 것도 곤란한 경우가 많다. 즉, 처리 공간에 있어서의 웨이퍼의 주연부에 대향하는 부분에 있어서 전자 밀도를 충분히 상승시키는 것은 통상 곤란하다.
기판 처리 장치(10)에서는 이에 대응해서, 상부 전극(31)이 탑재 웨이퍼(W)의 중심부에 대향하는 내측 전극(34)과, 해당 내측 전극(34)을 둘러싸고, 또한 탑재 웨이퍼(W)의 주연부에 대향하는 외측 전극(35)을 가지며, 외측 전극(35)은 탑재 웨이퍼(W)에 평행한 제 1 이차 전자 방출면(35a)(제 1 면) 및 해당 제 1 이차 전자 방출면(35a)에 대하여 탑재 웨이퍼(W)를 향해서 경사지는 제 2 이차 전자 방출면(35b)(제 2 면)을 갖는다. 제 1 이차 전자 방출면(35a) 및 외측 전극(35b)은 각각 탑재 웨이퍼(W)의 주연부를 지향한다.
여기서, 내측 전극(34)은 예를 들어, 지름이 300 mm의 원판 형상 부재로 이루어지고, 두께 방향으로 관통하는 다수의 가스 구멍(36)을 갖는다. 외측 전극(35)은 외경이 380 mm 또한 내경이 300 mm의 원환상 부재로 이루어진다. 내측 전극(34) 및 외측 전극(35)은 도전성 또는 반도전성 재료, 예를 들어, 단결정 실리콘으로 이루어진다.
또한, 상부 전극(31)에서는 내측 전극(34)에 제 1 직류 전원(37)이 접속되고, 외측 전극(35)에 제 2 직류 전원(38)이 접속되어 있으며, 내측 전극(34) 및 외측 전극(35)에는 직류 전압이 각각 독립적으로 인가된다.
기판 처리 장치(10)에서는 RIE 처리의 사이, 제 1 직류 전원(37) 및 제 2 직류 전원(38)이 상부 전극(31)의 내측 전극(34) 및 외측 전극(35)에 부의 직류 전압을 인가한다. 이 때, 내측 전극(34)이나 외측 전극(35)에는 처리 공간(S)에 있어서의 플라즈마중의 양 이온이 인입된다. 인입된 양 이온은 내측 전극(34)이나 외측 전극(35)에 있어서의 구성 원자중의 전자에 에너지를 부여하고, 부여된 에너지가 소정 값을 넘었을 때, 구성 원자중의 전자가 이차 전자로서 내측 전극(34)의 표면이나 외측 전극(35)의 제 1 이차 전자 방출면(35a) 및 제 2 이차 전자 방출면(35b)으로부터 방출된다.
내측 전극(34)은 상술한 바와 같이 원판 형상 부재이고, 탑재 웨이퍼(W)에 평행한 표면만이 처리 공간(S)으로 노출되므로, 해당 표면으로부터 방출된 이차 전자는 탑재 웨이퍼(W)의 중심부로부터 주연부에 걸쳐서 거의 균일하게 분포한다. 그 결과, RIE 처리가 탑재 웨이퍼(W)의 전면에 걸쳐서 촉진된다.
외측 전극(35)의 제 1 이차 전자 방출면(35a) 및 제 2 이차 전자 방출면(35b)은 상술한 것과 같이 어느 것이나 탑재 웨이퍼(W)의 주연부를 지향하기 때문에, 제 1 이차 전자 방출면(35a) 및 제 2 이차 전자 방출면(35b)으로부터 방출된 이차 전자는 탑재 웨이퍼(W)의 주연부의 바로 위에 있어서 겹친다. 그 결과, 탑재 웨이퍼(W)의 주연부의 바로 위에 있어서 전자 밀도를 충분히 상승시킬 수 있어서 RIE 처리가 탑재 웨이퍼(W)의 주연부에 있어서 촉진된다.
또한, 상술한 기판 처리 장치(10)의 각 구성 부품의 동작은 기판 처리 장치(10)가 구비하는 제어부(도시하지 않음)의 CPU가 제어한다.
본 실시형태에 따른 전극 구조체로서의 상부 전극(31)에 의하면, 탑재 웨이퍼(W)의 주연부에 대향하는 외측 전극(35)에는 제 2 직류 전원(38)이 접속되어서 직류 전압이 인가된다. 외측 전극(35)에 직류 전압이 인가되면 해당 외측 전극(35)은 플라즈마중의 양 이온을 인입해서 이차 전자를 방출한다. 그 결과, 처리 공간(S)에 있어서의 탑재 웨이퍼(W)의 주연부의 바로 위에 있어서 전자 밀도를 상승시킬 수 있다. 또한, 제 2 직류 전원(38)이 접속되는 외측 전극(35)은 탑재 웨이퍼(W)에 평행한 제 1 이차 전자 방출면(35a)과, 해당 제 1 이차 전자 방출면(35a)에 대하여 탑재 웨이퍼(W)를 향해서 경사지는 제 2 이차 전자 방출면(35b)을 갖고, 이차 전자는 제 1 이차 전자 방출면(35a) 및 제 2 이차 전자 방출면(35b)으로부터 방출된다. 제 1 이차 전자 방출면(35a) 및 제 2 이차 전자 방출면(35b)은 함께 탑재 웨이퍼(W)의 주연부를 지향하므로, 탑재 웨이퍼(W)의 주연부의 바로 위에 있어서 전자 밀도를 충분히 상승시킬 수 있어서 RIE 처리를 탑재 웨이퍼(W)의 주연부에 있어서 촉진할 수 있다.
상술한 상부 전극(31)에서는 외측 전극(35)에 있어서의 웨이퍼(W)로의 대향면의 면적을 증가시키는 일 없이 탑재 웨이퍼(W)의 주연부의 바로 위에 있어서 전자 밀도를 충분히 상승시킬 수 있기 때문에, 외측 전극(35)을 크게 할 필요가 없다. 그 결과, 고가의 단결정 실리콘의 사용량을 삭감할 수 있고, 그로써 상부 전극(31)의 제조 비용을 저감할 수 있다.
또한, 상술한 상부 전극(31)에서는 제 1 이차 전자 방출면(35a)뿐만 아니라, 제 2 이차 전자 방출면(35b)도 탑재 웨이퍼(W)의 주연부를 지향했지만, 제 2 이차 전자 방출면(35b)은 탑재 웨이퍼(W)의 주연부를 지향하지 않고 있어도 좋고, 예를 들어, 제 2 이차 전자 방출면(35b)이 제 1 이차 전자 방출면(35a)에 대하여 수직해도 좋다. 이 경우라도, 처리 공간(S)에 있어서의 탑재 웨이퍼(W)의 주연부에 대향하는 부분에 있어서 방출된 이차 전자가 겹치므로, 탑재 웨이퍼(W)의 주연부에 대향하는 부분에 있어서 전자 밀도를 충분히 상승시킬 수 있다.
또한, 제 2 이차 전자 방출면(35b)은 평면일 필요는 없고, 탑재 웨이퍼(W)의 주연부를 지향하는 파라볼라면이어도 좋다. 이 경우, 제 2 이차 전자 방출면(35b)으로부터 이차 전자를 탑재 웨이퍼(W)의 주연부를 향해서 집중적으로 방출할 수 있고, 그로써 탑재 웨이퍼(W)의 주연부의 바로 위에 있어서의 전자 밀도를 더 충분하게 상승시킬 수 있다.
또한, 상술한 본 실시형태에서는 에칭 처리가 실시되는 기판이 반도체 웨이퍼(W)였지만, 에칭 처리가 실시되는 기판은 이것에 한정되지 않고, 예를 들어, LCD(액정 디스플레이; Liquid Crystal Display)이나 FPD(평판 디스플레이; Flat Panel Display) 등의 유리 기판이어도 좋다.
실시예
다음에, 본 발명의 실시예에 대해서 설명한다.
(실시예 1)
우선, 본 발명자는 기판 처리 장치(10)에 있어서 탑재 웨이퍼(W)에 RIE 처리를 실시하고, 해당 RIE 처리에 있어서의 탑재 웨이퍼(W)의 주연부의 에칭 레이트를 계측하여, 그 결과를 도 5의 그래프에 「●」으로 표시했다.
(비교예 1, 2)
다음에, 본 발명자는 외측 전극(35) 대신에 탑재 웨이퍼(W)에 평행한 표면만을 갖고, 서로 해당 표면의 면적이 다른 2개의 외측 전극을 준비했다. 그리고, 기판 처리 장치(10)에 있어서 외측 전극(35)을 준비된 각 외측 전극과 바꾸고, 탑재 웨이퍼(W)에 RIE 처리를 실시하고, 해당 RIE 처리에 있어서의 탑재 웨이퍼(W)의 주연부의 에칭 레이트를 계측하여, 그 결과를 도 5의 그래프에 「◆」으로 표시했다.
도 5의 그래프의 가로축은 외측 전극의 표면적을 도시한다. 여기에서, 외측 전극의 표면적은 실시예 1에 있어서의 제 1 이차 전자 방출면(35a) 및 제 2 이차 전자 방출면(35b)의 면적의 합계치나 비교예 1, 2에 있어서의 탑재 웨이퍼(W)에 평행한 표면의 면적에 해당한다. 또한, 도 5의 그래프에서는 가로축이, 비교예 1의 외측 전극의 표면적을 1이라고 한 경우의 실시예 1이나 각 비교예의 외측 전극의 표면적을 도시하고, 세로축이, 비교예 1의 에칭 레이트를 1이라고 한 경우의 실시예 1이나 각 비교예의 에칭 레이트를 도시한다. 도 5의 그래프로부터, 외측 전극의 표면적을 증가시키는 것보다도 제 1 이차 전자 방출면(35a)에 대하여 경사지는 제 2 이차 전자 방출면(35b)을 마련하는 것에 의해 효율적으로 탑재 웨이퍼(W)의 주연부 바로 위의 전자 밀도를 충분히 상승시킬 수 있고, RIE 처리를 탑재 웨이퍼(W)의 주연부에 있어서 촉진할 수 있음을 알았다.
W : 웨이퍼 10 : 기판 처리 장치
11 : 처리실 12 : 서셉터
31 : 상부 전극 34 : 내측 전극
35 : 외측 전극 35a : 제 1 이차 전자 방출면
35b : 제 2 이차 전자 방출면 37 : 제 1 직류 전원
38 : 제 2 직류 전원
11 : 처리실 12 : 서셉터
31 : 상부 전극 34 : 내측 전극
35 : 외측 전극 35a : 제 1 이차 전자 방출면
35b : 제 2 이차 전자 방출면 37 : 제 1 직류 전원
38 : 제 2 직류 전원
Claims (3)
- 기판에 플라즈마 처리를 실시하는 기판 처리 장치에 있어서,
상기 기판을 수용하는 처리실과,
상기 처리실 내에 배치되어서 상기 기판을 탑재하는 탑재대와,
상기 처리실 내에 배치되고, 또한 상기 탑재대에 탑재된 상기 기판과 대향하는 전극 구조체와,
상기 전극 구조체를 상기 처리실 내에 배치되도록 매다는 전극 현수체를 구비하며,
상기 전극 구조체와 상기 전극 현수체의 사이 전면에 절연판이 개재되는 것을 특징으로 하는
기판 처리 장치. - 제 1 항에 있어서,
상기 전극 구조체는 상기 기판의 중심부에 대향하는 내측 전극과, 상기 기판의 주연부에 대향하는 외측 전극을 구비하고,
상기 내측 전극에는 제 1 직류 전원이 직접 접속되고, 또한 상기 외측 전극에는 제 2 직류 전원이 직접 접속되어 있는 것을 특징으로 하는
기판 처리 장치. - 제 1 항 또는 제 2 항에 있어서,
상기 탑재대에만 고주파 전력이 인가되는
기판 처리 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-083046 | 2008-03-27 | ||
| JP2008083046A JP5348919B2 (ja) | 2008-03-27 | 2008-03-27 | 電極構造及び基板処理装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090024901A Division KR101117922B1 (ko) | 2008-03-27 | 2009-03-24 | 전극 구조체 및 기판 처리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110131157A true KR20110131157A (ko) | 2011-12-06 |
Family
ID=41115344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110109965A KR20110131157A (ko) | 2008-03-27 | 2011-10-26 | 기판 처리 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090242133A1 (ko) |
| JP (1) | JP5348919B2 (ko) |
| KR (1) | KR20110131157A (ko) |
| CN (1) | CN101546700B (ko) |
| TW (1) | TWI475610B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210149391A (ko) * | 2020-06-02 | 2021-12-09 | 세메스 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5102706B2 (ja) * | 2008-06-23 | 2012-12-19 | 東京エレクトロン株式会社 | バッフル板及び基板処理装置 |
| CN101740298B (zh) | 2008-11-07 | 2012-07-25 | 东京毅力科创株式会社 | 等离子体处理装置及其构成部件 |
| US20110206833A1 (en) * | 2010-02-22 | 2011-08-25 | Lam Research Corporation | Extension electrode of plasma bevel etching apparatus and method of manufacture thereof |
| US9543123B2 (en) | 2011-03-31 | 2017-01-10 | Tokyo Electronics Limited | Plasma processing apparatus and plasma generation antenna |
| JP2015053384A (ja) * | 2013-09-06 | 2015-03-19 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| JP6339866B2 (ja) * | 2014-06-05 | 2018-06-06 | 東京エレクトロン株式会社 | プラズマ処理装置およびクリーニング方法 |
| US20160289827A1 (en) * | 2015-03-31 | 2016-10-06 | Lam Research Corporation | Plasma processing systems and structures having sloped confinement rings |
| KR101938306B1 (ko) * | 2016-04-18 | 2019-01-14 | 최상준 | 건식 에칭장치의 제어방법 |
| US10242845B2 (en) * | 2017-01-17 | 2019-03-26 | Lam Research Corporation | Near-substrate supplemental plasma density generation with low bias voltage within inductively coupled plasma processing chamber |
| TW202232566A (zh) | 2020-10-22 | 2022-08-16 | 日商東京威力科創股份有限公司 | 電漿處理裝置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5472565A (en) * | 1993-11-17 | 1995-12-05 | Lam Research Corporation | Topology induced plasma enhancement for etched uniformity improvement |
| TW299559B (ko) * | 1994-04-20 | 1997-03-01 | Tokyo Electron Co Ltd | |
| JP3814176B2 (ja) * | 2001-10-02 | 2006-08-23 | キヤノンアネルバ株式会社 | プラズマ処理装置 |
| JP4672456B2 (ja) * | 2004-06-21 | 2011-04-20 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US7740737B2 (en) * | 2004-06-21 | 2010-06-22 | Tokyo Electron Limited | Plasma processing apparatus and method |
| US7988816B2 (en) * | 2004-06-21 | 2011-08-02 | Tokyo Electron Limited | Plasma processing apparatus and method |
| JP4704088B2 (ja) * | 2005-03-31 | 2011-06-15 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| US7993489B2 (en) * | 2005-03-31 | 2011-08-09 | Tokyo Electron Limited | Capacitive coupling plasma processing apparatus and method for using the same |
| US8789493B2 (en) * | 2006-02-13 | 2014-07-29 | Lam Research Corporation | Sealed elastomer bonded Si electrodes and the like for reduced particle contamination in dielectric etch |
| US7829469B2 (en) * | 2006-12-11 | 2010-11-09 | Tokyo Electron Limited | Method and system for uniformity control in ballistic electron beam enhanced plasma processing system |
| JP5231038B2 (ja) * | 2008-02-18 | 2013-07-10 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法、ならびに記憶媒体 |
| JP2009239012A (ja) * | 2008-03-27 | 2009-10-15 | Tokyo Electron Ltd | プラズマ処理装置及びプラズマエッチング方法 |
-
2008
- 2008-03-27 JP JP2008083046A patent/JP5348919B2/ja active Active
-
2009
- 2009-03-19 US US12/407,109 patent/US20090242133A1/en not_active Abandoned
- 2009-03-20 CN CN2009101294603A patent/CN101546700B/zh active Active
- 2009-03-26 TW TW098109962A patent/TWI475610B/zh active
-
2011
- 2011-10-26 KR KR1020110109965A patent/KR20110131157A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210149391A (ko) * | 2020-06-02 | 2021-12-09 | 세메스 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI475610B (zh) | 2015-03-01 |
| CN101546700A (zh) | 2009-09-30 |
| US20090242133A1 (en) | 2009-10-01 |
| CN101546700B (zh) | 2011-04-13 |
| JP5348919B2 (ja) | 2013-11-20 |
| JP2009239014A (ja) | 2009-10-15 |
| TW201001530A (en) | 2010-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110131157A (ko) | 기판 처리 장치 | |
| TWI494995B (zh) | Buffer plate and substrate processing device | |
| KR101957911B1 (ko) | 플라즈마 처리 장치 | |
| JP4819411B2 (ja) | プラズマ処理装置 | |
| US7988814B2 (en) | Plasma processing apparatus, plasma processing method, focus ring, and focus ring component | |
| CN107887246B (zh) | 载置台和等离子体处理装置 | |
| JP5702968B2 (ja) | プラズマ処理装置及びプラズマ制御方法 | |
| US10755902B2 (en) | Plasma processing apparatus and focus ring | |
| US9337003B2 (en) | Plasma processing apparatus and constituent part thereof | |
| US9177839B2 (en) | Cover part, process gas diffusing and supplying unit, and substrate processing apparatus | |
| US9011635B2 (en) | Plasma processing apparatus | |
| US8157953B2 (en) | Plasma processing apparatus | |
| US8104428B2 (en) | Plasma processing apparatus | |
| JP2016127090A (ja) | 載置台及びプラズマ処理装置 | |
| US20210313151A1 (en) | Plasma processing apparatus | |
| US8141514B2 (en) | Plasma processing apparatus, plasma processing method, and storage medium | |
| JP2022524088A (ja) | プラズマ処理チャンバにおける高周波（ｒｆ）電力印加のための静電チャック | |
| KR101117922B1 (ko) | 전극 구조체 및 기판 처리 장치 | |
| JP5235033B2 (ja) | 電極アッセンブリ及びプラズマ処理装置 | |
| JP6298293B2 (ja) | 基板処理装置、シャッタ機構およびプラズマ処理装置 | |
| US20070221332A1 (en) | Plasma processing apparatus | |
| US20120073755A1 (en) | Electrode and plasma processing apparatus | |
| US11705346B2 (en) | Substrate processing apparatus | |
| WO2010119947A1 (ja) | プラズマ処理装置 | |
| KR100686284B1 (ko) | 상부 전극 유닛 및 이를 이용한 플라즈마 처리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |