KR20110125185A - 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀 - Google Patents

Abstract

본 발명은 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀에 관한 것으로, 특히 복수의 관통홀이 매트릭스(matrix) 형식으로 배열된 베이스 하우징과, 상기 베이스 하우징의 관통홀에 개별로 삽입 장착되는 소켓 핀을 포함하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓에 있어서, 상기 소켓 핀은 탄성의 실리콘 러버(silicone rubber) 소재와 전도성 재료로 조성된 전도성의 탄성 구조체로 구성됨을 특징으로 하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀을 개시한다.

Description

반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀{Signal detection pin for test socket for testing performance a semiconductor chip package}

본 발명은 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀에 관한 것으로, 더욱 상세하게는 테스트 대상물인 반도체 칩 패키지와 테스트 검출장치를 전기적으로 연결시키기 위한 테스트 소켓에 구비되는 소켓 핀을 실리콘 러버 소재와 전도성 재료로 조성하여 전도성의 탄성 구조체로 구성함으로써, 반도체 칩 패키지의 성능 검증을 위한 빈번한 테스트 공정에도 파손 및 파열이 방지됨으로써 기대수명이 연장될 것으로 기대되며, 핀을 개별적으로 교체하는 것이 용이한 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀에 관한 것이다.

일반적으로 제조공정이 완료된 집적회로(IC), 즉 반도체 칩 패키지는 다양한 테스트를 거치면서 정상제품과 불량제품으로 분류되며, 테스트 공정을 통하여 제품의 신뢰성이 유지된다.

이러한 제조공정이 완료된 반도체 칩 패키지의 전기적 특성 및 신뢰성을 검증하는 테스트 공정은, 일반적으로 테스트 검출장치에 올려진 테스트 소켓에 반도체 칩 패키지를 접촉시킨 상태에서 테스트 공정이 진행되며, 상기 테스트 소켓의 소켓 핀은 반도체 칩 패키지의 연결단자와 각기 접촉되어 전기적으로 접속될 수 있도록 반도체 칩 패키지의 연결단자의 배치에 대응되게 형성된다.

특히, 오늘날의 전자산업이 더욱 경량화, 소형화, 고속화, 다기능화, 및 고성능화 되고 높은 신뢰성을 갖는 제품이 요구되는 추세에서, 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술중의 하나가 패키지 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 BGA(Ball Grid Array) 패키지이다.

볼 그리드 어레이(Ball Grid Array)는 SMD(Surface Mount Devices : 표면실장소자)의 인종인데, 패키징 실장 시 Pin(PGA)이나 Lead(QFP)면 대신 Ball을 사용하는 패키징 기술이며, 장점으로는 부품의 실장 면적을 줄이고, 외부 단자가 노출되지 노이즈에도 강한 특성을 갖는다.

즉, BGA 패키지는 통상적인 플라스틱 패키지에 비하여 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 가지고 있다.

또한, BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임 대신에 인쇄회로기판과 같은 배선기판을 사용한다. 배선기판은 반도체 칩이 접착되는 면의 반대쪽 전면을 솔더 볼(solder ball)들의 형성 영역으로 제공할 수 있기 때문에 모 기판에 대한 실장 밀도 면에서 유리하다.

종래의 반도체 칩 패키지의 신호검출을 통한 칩 패키지의 성능 검증을 위해 사용되는 테스트 소켓에 구비되는 신호검출용의 소켓 핀은, 상하부에 전도성의 금속단자가 얇은 막으로 형성되고, 상기 금속단자를 전기적으로 접속시키는 구리(Cu) 혹은 베릴륨동(Be+Cu)과 같은 동계 합금재질이 와이어의 형태로 연결되거나, 혹은 소켓 핀 자체를 전도성의 금속 탐침으로 구성하는 것이 일반적이며, 이에 더하여 전도성의 효과를 증대하기 위해 고가의 금(Au)이 부가적으로 코팅되어 사용되기도 한다.

이때, 금속단자와 와이어가 연결되는 형태로 구성되는 종래의 소켓 핀의 경우, 테스트 대상물인 반도체 칩 패키지와의 빈번한 테스트 공정으로 인해 발생되는 반복되는 접촉과 마찰로 인해 얇은 막으로 형성되는 금속전극이 쉽게 파손되고, 그에 따른 전도 불량 등 문제가 발생시 검출결과의 정확도를 저하시키는 문제가 있으며, 또한, 장수명의 기대가 어려우며 잦은 교체를 통한 유지보수 비용이 증가되는 문제가 있다. 특히, 고정형으로 체결되는 소켓 핀의 경우에는 개별 핀의 교체가 더욱 어려울 뿐만 아니라, 테스트 소켓 자체를 교체해야 하는 등 추가적인 비용문제가 있다.

또한, 전도성의 금속 탐침의 형태로 구성되는 종래의 소켓 핀의 경우, 반도체 칩 패키지와 접촉시 탄성 계수가 낮아 반도체 칩 패키지의 연결단자를 손상시킬 우려가 있으며, 심지어 반도체 칩 패키지의 연결단자가 뚫어져 파손되는 경우도 있다.

이에 전도성의 금속 탐침의 형태로 구성되는 종래의 소켓 핀은, 부가적인 탄성력이 유지될 수 있도록 스프링과 같은 탄성부재가 부가적으로 구성되고 체결되는 구조로 이루어진다.

대한민국 공개특허번호 10-2004-0012318호는 반도체 디바이스 테스트용 소켓 장치의 기술을 개시한다.

상기의 반도체 디바이스 테스트용 소켓 장치(10-2004-0012318호)는 테스트 대상물인 반도체 디바이스와 테스트 보드를 전기적으로 연결시키기 위해 테스트 보드에 실장되는 반도체 디바이스 테스트용 소켓에 있어서, 다수의 관통 홀들이 배열 형성된 하우징; 상기 하우징의 이면에 체결되며, 다수의 관통 홀들이 배열 형성된 이면 덮개; 및 상기 하우징 및 이면 덮개의 대응하는 관통 홀들에 수용되어, 상기 반도체 디바이스와 상기 테스트 보드를 전기적으로 연결시키고, 상기 반도체 디바이스를 프로브시키기 위한 프로브 핀들을 포함하며, 상기 프로브 핀들의 각각이 상기 반도체 디바이스에 전기적으로 접촉하게 되는 플런저와, 상기 플런저의 고정부에 일단이 끼워져 고정되며 상기 테스트 보드에 전기적으로 접촉하게 되는 코일 스프링을 갖는 구조로 구성된다.

상술한 바와 같은 종래의 특허기술인 소켓 장치는, 반도체 디바이스와 접촉되는 프로브 핀들이 도전성의 봉체 형상의 플런저로서, 상기 플런저가 베릴륨 동과 같은 동계 합금재질로 구성되며, 상부 플런저의 선단부가 등각 배열되는 4개의 돌기를 갖도록 구성되는 금속 탐침이 적용되는 구성으로, 부가적인 탄성력을 부가하기 위한 탄성부재로 코일 스프링이 사용되며, 그 조립 구성 또한 복잡한 구조로 이루어지고 있는 문제점이 있다.

대한민국 공개특허번호 : 10-2004-0012318호(반도체 디바이스 테스트용 소켓 장치)

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 반도체 칩 패키지의 성능 검증을 위해 테스트 소켓에 구비되는 소켓 핀을 탄성의 실리콘 러버 소재에 전도성 재료가 확산 분포되는 구조로 조성되는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀을 제공하는 데 있다.

또한, 본 발명의 다른 목적은 실리콘 러버 소재와 전도성 재료로 조성되는 소켓 핀을 전도성의 탄성 구조체로 구성함으로써, 반도체 칩 패키지의 성능 검증을 위한 빈번한 테스트 공정에도 파손 및 파열이 방지되고, 파손 및 파열에 대한 저항력이 증진된 결과 기대수명의 향상을 기대할 수 있으며, 핀을 개별적으로 교체하는 것이 용이하고, 아울러 전도성과 탄성력이 우수한 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀을 제공하는 데 있다.

또한, 본 발명의 다른 목적은 소켓 핀에 자체의 탄성력이 부가되도록 함으로써, 테스트 대상물인 반도체 칩 패키지와 접촉하는 연결단자의 파손이 최소화되도록 함은 물론, 스프링과 같은 탄성부재의 추가적인 구성없이도 쉽게 장착되어 체결되고 개별로 분리 교체될 수 있는 구조를 갖는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀을 제공하는 데 있다.

또한, 소켓 핀의 착탈시 실리콘 러버 소재의 신축성 및 탄성에 따른 압축응력과 인장응력을 그대로 이용함으로써 착탈시 필요한 특별한 고정장치를 더 부가할 필요가 없으며, 따라서 테스터의 구조를 단순화 할 수 있도록 하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀을 제공하는 데 있다.

본 발명은 전술한 본 발명의 목적을 달성하기 위하여, 복수의 관통홀이 매트릭스(matrix) 형식으로 배열된 베이스 하우징과, 상기 관통홀에 삽입 장착되는 소켓 핀을 포함하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓에 있어서, 상기 소켓 핀은, 탄성의 실리콘 러버(silicone rubber) 소재와 전도성 재료로 조성된 전도성의 탄성 구조체로 구성되는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀을 제공한다.

상기 테스트 소켓은, 상기 관통홀에 대응되도록 배열되는 쓰루 홀(through hole)이 형성되며, 상기 소켓 핀이 삽입 장착된 상태에서 상기 베이스 하우징과 착탈 가능하게 체결되어 상기 소켓 핀을 고정시키는 고정 하우징;을 더 포함하는 것이 바람직하다.

상기 소켓 핀은, 상기 전도성의 탄성 구조체로 조성시, 분말형태의 전도성 재료가 실리콘 러버 소재내에 확산 분포되는 것이 바람직하다.

상기 소켓 핀은, 상단 접촉면을 구비하는 상부 단자와, 하단 접촉면을 구비하는 하부 단자가 일체로 형성되는 기둥 형상인 것이 바람직하다.

상기 소켓 핀은, 기둥 형상의 소켓 핀은 중심부위에 돌출되어 형성되는 결합부가 더 마련되는 것이 바람직하다.

상술한 바와 같이 본 발명에 의한 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀에 의하면, 반도체 칩 패키지의 성능 검증을 위해 테스트 소켓에 구비되는 소켓 핀을 탄성의 실리콘 러버 소재에 전도성 재료가 확산 분포되는 구조로 조성되도록 구성함으로써, 성능 검증을 위한 빈번한 테스트 공정에도 파손 및 파열이 방지됨은 물론, 기대수명의 향상을 도모하며, 아울러 전도성과 탄성력이 우수한 작용효과가 있다.

또한, 본 발명은 실리콘 러버와 전도성 재료의 조성으로 구성되는 소켓 핀의 자체 탄성력에 의해 테스트 대상물인 반도체 칩 패키지와 접촉하는 연결단자의 파손이 최소화되도록 하며, 기존의 테스트 소켓에 추가 구성되는 스프링과 같은 탄성부재의 추가 없이도 쉽게 장착되고 개별로 분리 교체될 수 있는 구조를 가짐으로써, 테스트 소켓의 유지보수의 용이성이 증대되며, 테스터의 구조를 전체적으로 단순화할 수 있는 작용효과가 있다.

도 1은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀을 나타낸 사시도, 단면도, 및 형상구조 예시도,
도 2는 본 발명의 일 실시예에 따른 신호검출 핀이 적용되는 테스트 소켓의 분해구성을 나타낸 분해사시도로서 (a) 고정하우징이 구비되는 경우, (b) 고정하우징이 구비되지 아니하는 경우,
도 3은 본 발명의 일 실시예에 따른 신호검출 핀이 적용되는 테스트 소켓의 분해구성을 나타낸 분해단면도,
도 4는 도 3에 따른 A의 확대도,
도 5는 본 발명의 일 실시예에 따른 신호검출 핀이 적용되는 테스트 소켓의 조립구성을 나타낸 단면도,
도 6은 도 5에 따른 B의 확대도,
도 7은 본 발명의 다른 실시예에 따른 신호검출 핀이 적용되는 테스트 소켓의 분해구성을 나타낸 분해단면도,
도 8은 본 발명의 다른 실시예에 따른 신호검출 핀이 적용되는 테스트 소켓의 조립구성을 나타낸 단면도,
도 9는 본 발명에 따른 신호검출 핀이 적용된 테스트 소켓의 사용 상태를 설명하기 위해 나타낸 일부절결 단면도로서 (a) 결합부가 구비된 핀의 경우, (b) 결합부가 구비되지 아니한 핀의 경우,
도 10은 도 9에 따른 C의 확대도를 도 9의 (a), (b)에 관해서 각각 나타낸 것이다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀을 나타낸 사시도, 단면도, 및 형상구조 예시도이고, 도 2 내지 도 10은 본 발명에 일 실시예 및 다른 실시예에 따른 신호검출 핀이 일례로 적용되는 테스트 소켓의 구성도와, 부분 확대도, 및 반도체 칩 패키지의 성능 검증의 테스트 고정의 사용 상태를 나타낸다.

도 2에서는 상기 테스트 소켓은 (a) 고정하우징이 구비되는 경우, (b) 고정하우징이 구비되지 아니하는 경우에 관해서 각각 도시하였다.

도시된 바와 같이, 본 발명에 따른 신호검출 핀은 반도체 칩 패키지(10)의 성능 검증의 테스트를 위한 테스트 소켓에 구비되어, 테스트 대상물인 반도체 칩 패키지(10)와 테스트 검출장치(20)를 전기적으로 연결 접속시키기 위한 소켓 핀(110)을 탄성의 실리콘 러버(silicone rubber) 소재와 전도성 재료의 조성으로 형성되는 전도성의 탄성 구조체로 구성한다.

여기서, 상기 전도성 재료는 Au, Ag, Ni, Cu 등 금속, C, 전도성이 부여된 절연체, 전도성 폴리머 등이 사용될 수 있으며, 전도성 재료에는 대체로 한정이 없다.

이때, 상기 소켓 핀(110)은 분말 형태의 도체(117)가 실리콘 러버(116) 소재에 확산 분포된 구조로 조성될 수 있다. 상기 분말은 나노 분말, 과립 등 제한이 없으며, 실리콘 러버(116) 소재에 확산분포될 정도의 크기를 갖는 입자로 형성되면 된다.

또한, 상기 소켓 핀(110)은 전도성을 갖는 탄성 구조체로서, 도 1의 (a)에 도시된 바와 같이, 기둥 형상으로 중심부위가 돌출되는 결합부(111)가 형성되고, 상기 결합부(111)를 기준으로 상단 접촉면(112)을 구비하는 상부 단자(113)와, 하단 접촉면(114)을 구비하는 하부 단자(115)가 일체로 형성된다.

또한, 상기 소켓 핀(110)의 상부 단자(113)와 하부 단자(115)는 각각이 상기 결합부(111)를 기준으로 멀어질수록 외경이 좁하지는 구조로 형성될 수 있다.

상기의 도 1의 (a)에 도시된 소켓 핀(110)의 형상 구조는, 본 발명에 따른 신호검출 핀이 일례로 적용되는 테스트 소켓의 형상 구조에 개별로 착탈이 가능하게 체결될 수 있도록 구조 형상을 특정한 것으로, 이에 제한을 두지는 않으며 도시되지는 않았으나 그 밖의 다양한 형상구조로 형성될 수 있다. 따라서, 소켓 핀(110)의 상단부와 하단부로 향할수록 둘레가 확장되거나 축소되거나 또는 상단부에서 하단부에 이르기까지 둘레가 동일한 길이로 구현될 수 있다. 또한, 결합부(111)가 형성될 수도 있고, 그렇지 않을 수도 있다. 이와 같이 결합부(111)가 형성되지 아니하여도 되는 것은 실리콘 러버(116)의 탄성은 관통홀(121)에 삽입되면 관통홀(121)의 크기에 따라 압축응력을 받아 관통홀(121)에 단단히 고정될 수 있기 때문이다. 도 1의 (c), (d), (e)에서는 다양한 형태의 소켓 핀(110)을 예시하였다.

즉, 본 발명에 따른 신호검출 핀으로 사용되는 소켓 핀(110)이 탄성의 실리콘 러버(116) 소재와 전도성 재료(117)로 조성되는 탄성 구조체로서, 별도의 부가되는 구성없이도 탄성과 전도성을 가지는 것이라면 어떠한 형태의 형상변경도 포함되는 것으로 이해되어야 함을 알 수 있다.

도 1의 (b)는 본 발명에 따른 소켓 핀(110)의 단면 형상을 나타내며, 도 1의 (b)는 분말형태의 전도성 재료(117)가 실리콘 러버(116) 소재에 확산 분포된 구조임을 나타낸다.

이하, 도 2 내지 도 10을 참조하여 본 발명에 따른 신호검출 핀이 일례로 적용되는 테스트 소켓의 구성 및 성능 검증의 테스트 공정을 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 소켓 핀(110)이 적용되는 테스트 소켓의 분리 사시도를 나타내고, 도 3은 본 발명의 일 실시예에 따른 테스트 소켓의 분리 단면도를 나타내며, 도 4는 도 3의 부분 확대도를 나타내고, 도 5는 본 발명의 일 실시에에 따른 테스트 소켓의 체결 단면도를 나타내며, 도 6은 도 5의 부분확대도를 나타내고, 도 7은 본 발명의 다른 실시에에 따른 테스트 소켓의 분리 단면도를 나타내며, 도 8은 본 발명의 다른 실시예에 따른 테스트 소켓의 체결 단면도를 나타낸다. 도 7 및 도 8은 상기 고정 하우징(130)이 구비되지 아니하는 베이스 하우징(120)에 대하여 결합부(111)가 생략된 형태의 소켓 핀(110)을 결합한 것에 관하여 도시한 것이다.

본 발명에 따른 신호검출 핀이 일례로 적용되는 테스트 소켓은, 도시되는 바와 같이 소켓 핀(110)이 체결되는 베이스 하우징(120)과 상부 하우징(130)을 포함하여 구성된다.

상기 베이스 하우징(120)은 상기 소켓 핀(110)이 개별로 삽입 장착될 수 있는 복수의 관통홀(121)이 매트릭스(matrix) 형식으로 배열되도록 구성되며, 도 4에 도시되는 바와 같이, 상기 관통홀(121)은 상부가 넓고 하부가 좁은 단차진 형태의 구조로 구성된다. 이는 상기 소켓 핀(110)의 삽입 체결시, 단차진 영역에 소켓 핀(110)의 결합부(111)가 쉽게 안착되고 체결되도록 함으로써, 조립 및 분리가 용이하도록 하는 잇점이 있다. 또한, 도시되지는 아니하였으나, 결합부(111)가 생략된 형태의 소켓 핀(110)을 사용하는 경우에는 그에 대응되도록 관통홀(121)을 구성할 수 있다. 따라서, 관통홀(121)은 도시된 바와 같이 한정된 형태를 갖는 것은 아니며, 소켓 핀(110)의 형태에 따라 다양하게 구현될 수 있다.

또한, 상기 베이스 하우징(120)은 판상의 메인 베이스(122)와, 상기 복수의 관통홀(121)이 매트릭스 형식으로 배열되는 서브 베이스(123)를 포함하여 구성될 수 있으며, 이때 상기 서브 베이스(123)는 상기 고정 하우징(130)의 체결시 상기 메인 베이스(122)의 상부면과 일치되도록 상기 고정 하우징(130)의 두께 만큼 단차가 진 움푹 패인 영역으로 분리 구성된다.

그리고, 상기 서브 베이스(123)의 각 모서리 부위에는 위치 지정 돌기(124)가 더 형성될 수 있다.

다만, 상기 베이스 하우징(120)은 도 7 및 도 8에서와 같이, 고정 하우징(130)을 생략하고, 메인 베이스(122)와 서브 베이스(123)의 구분이 없이 상면이 편평한 형태로 구현될 수도 있다.

상기 고정 하우징(130)은 상기 베이스 하우징(120)에 형성된 매트릭스 형식 배열의 관통홀(121)에 대응하는 배열의 쓰루 홀(131)을 형성하며, 상기 소켓 핀(110)이 삽입 장착된 상태에서 상기 베이스 하우징(120)과 착탈 가능하게 체결되어 상기 소켓 핀(110)을 고정시키게 된다.

상기 고정 하우징(130)은 상기 서브 베이스(123)에 형성된 위치 지정 돌기(124)에 대응하여 체결되는 위치 지정 홀(132)을 더 형성한다.

상기와 같은 구성을 가지는 테스트 소켓은 도 2 및 도 3에 도시된 바와 같이, 베이스 하우징(120)의 상부에서 상기 소켓 핀(110)이 관통홀(121)에 삽입 체결된 상태에서, 상기 고정 하우징(130)이 상기 소켓 핀(110)의 상부에서 쓰루 홀(131)을 통해 덮어 씌우는 형태로 상기 베이스 하우징(120)과 체결되어 상기 소켓 핀(110)을 도 5에 도시되는 바와 같이 고정시킬 수 있게 된다.

이러한 상기 베이스 하우징(120)과 고정 하우징(130)간의 체결은, 상기 베이스 하우징(120)내 서브 베이스(123)의 각 모서리 부위에 형성된 위치 지정 돌기(124)와 상기 고정 하우징(130)에 형성된 위치 지정 홀(132)의 체결을 통해 정확한 위치 결합이 이루어지게 된다.

본 발명에 따른 소켓 핀(110)은 도 5에 도시된 바와 같이, 테스트 소켓의 조립이 완료되는 경우, 상기 베이스 하우징(120)의 하부와 상기 고정 하우징(130)의 상부로 상기 소켓 핀(110)의 일부가 상하로 노출되도록 구성된다.

도 9는 본 발명에 따른 신호검출 핀이 일례로 적용되는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓의 성능 검증의 사용 상태를 일부 절결의 단면도로 나타내고, 도 10은 도 9에 따른 부분 확대도를 나타낸다.

도 9에 도시된 바와 같이, 테스트 소켓이 테스트 검출장치(20)에 올려진 상태에서 상부로 테스트 대상물인 반도체 칩 패키지(10)가 올려져 체결되면, 상기 반도체 칩 패키지(10)의 연결단자(11)와 소켓 핀(110)의 상단 접촉면(112)이 전기적으로 접속되고, 상기 소켓 핀(110)의 하단 접촉면(114)이 테스트 검출장치(20)의 연결단자(미도시)와 전기적으로 접속이 이루어지게 된다. 여기서 (a)는 고정하우징(130)이 생략되며, 결합부(111)가 마련된 핀을 사용하는 형태, (b)는 고정하우징(130)이 생략되며, 결합부(111)도 생략된 형태를 각각 나타낸 것이다.

이후, 테스트 검출장치(20)에서 각종 성능 테스트를 위한 신호를 상기 소켓 핀(110)을 통해 반도체 칩 패키지(10)로 출력하고, 상기 반도체 칩 패키지(10)로부터 반응되는 신호를 검출하여 상기 반도체 칩 패키지(10)의 전기적 특성 및 성능을 검증하게 된다.

이때, 상기 소켓 핀(110)은 도 10에 도시되는 바와 같이, 상기 반도체 칩 패키지(10)의 연결 단자(11)에 눌려 가압되더라도 쉽게 파손 및 파열이 발생되지 않고 탄성에 의해 팽창되었다가 성능 테스트의 종료에 따라 상기 반도체 칩 패키지(10)의 연결 단자(11)의 가압이 해제되는 경우, 탄성력에 의해 원상태로 복원이 이루어지게 된다. 여기서 (a)는 고정하우징(130)이 생략되며, 결합부(111)가 마련된 핀을 사용하는 형태, (b)는 고정하우징(130)이 생략되며, 결합부(111)도 생략된 형태를 각각 나타낸 것이다.

이상에서 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10 : 반도체 칩 패키지 20 : 테스트 검출장치
110 : 소켓 핀 111 : 결합부
112 : 상단 접촉면 113 : 상부 단자
114 : 하단 접촉면 115 : 하부 단자
116 : 실리콘 러버(silicone rubber) 117 : 전도성 재료
120 : 베이스 하우징 121 : 관통홀
122 : 메인 베이스 123 : 서브 베이스
124 : 위치 지정 돌기 130 : 고정 하우징
131 : 쓰루 홀 132 : 위치 지정 홀

Claims (5)

1. 복수의 관통홀이 매트릭스(matrix) 형식으로 배열된 베이스 하우징과, 상기 관통홀에 삽입 장착되는 소켓 핀을 포함하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓에 있어서,
   상기 소켓 핀은,
   탄성의 실리콘 러버(silicone rubber) 소재와 전도성 재료로 조성된 전도성의 탄성 구조체로 구성됨을 특징으로 하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀.
2. 제 1항에 있어서,
   상기 테스트 소켓은,
   상기 관통홀에 대응되도록 배열되는 쓰루 홀(through hole)이 형성되며, 상기 소켓 핀이 삽입 장착된 상태에서 상기 베이스 하우징과 착탈 가능하게 체결되어 상기 소켓 핀을 고정시키는 고정 하우징;을 더 포함하는 것을 특징으로 하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀.
3. 제 1항에 있어서,
   상기 소켓 핀은,
   상기 전도성의 탄성 구조체로 조성시, 분말형태의 전도성 재료가 실리콘 러버 소재내에 확산 분포되는 것을 특징으로 하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀.
4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
   상기 소켓 핀은,
   상단 접촉면을 구비하는 상부 단자와, 하단 접촉면을 구비하는 하부 단자가 일체로 형성되는 기둥 형상인 것을 특징으로 하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀.
5. 제 4항에 있어서,
   상기 소켓 핀은,
   기둥 형상의 소켓 핀은 중심부위에 돌출되어 형성되는 결합부가 더 마련되는 것을 특징으로 하는 반도체 칩 패키지의 성능 테스트를 위한 테스트 소켓용 신호검출 핀.

Images