KR20110109560A - 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치 - Google Patents

박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치 Download PDF

Info

Publication number
KR20110109560A
KR20110109560A KR1020100029345A KR20100029345A KR20110109560A KR 20110109560 A KR20110109560 A KR 20110109560A KR 1020100029345 A KR1020100029345 A KR 1020100029345A KR 20100029345 A KR20100029345 A KR 20100029345A KR 20110109560 A KR20110109560 A KR 20110109560A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
polymer substrate
temperature
polymer
Prior art date
Application number
KR1020100029345A
Other languages
English (en)
Other versions
KR101728486B1 (ko
Inventor
안성국
김형식
김영구
서상준
김태웅
김무진
진동언
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100029345A priority Critical patent/KR101728486B1/ko
Priority to US13/064,535 priority patent/US20110241013A1/en
Publication of KR20110109560A publication Critical patent/KR20110109560A/ko
Application granted granted Critical
Publication of KR101728486B1 publication Critical patent/KR101728486B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

400 내지 600℃의 온도에서 중량 손실률이 0.95% 이하인 고분자 기판을 포함하는 박막 트랜지스터. 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치가 제시된다.

Description

박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치{Thin film transistor, method for production thereof and flexible display device including the same}
박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치에 관한 것이다.
플렉시블 디스플레이용으로 검토되고 있는 박막 트랜지스터를 살펴보면, 액정 디스플레이의 경우는 기존의 글래스계 액정 디스플레이와 동일한 비정질 실리콘계 박막 트랜지스터가 연구되고 있으며, 유기 발광 디스플레이의 경우는 비정질 실리콘계 박막 트랜지스터와 다결정 실리콘을 대변하는 저온 다결정 실리콘(LTPS: low temperature poly-silicon)계 박막 트랜지스터 및 저온 공정이 가능한 금속 산화물계 박막 트랜지스터 등이 검토되고 있다.
유기 발광 디스플레이의 경우 그 구동 원리상 액정 디스플레이의 전압 구동형 박막 트랜지스터와는 다르게 전류 구동형 박막 트랜지스터를 사용해야 하는데, 플렉시블 유기 발광 디스플레이도 마찬가지의 특성이 요구된다. 따라서 높은 전하 이동도를 가지는 다결정 실리콘계 박막 트랜지스터가 사용되어야 하나 일반적인 다결정 실리콘계 박막 트랜지스터의 소자 제작 공정온도가 너무 높아 통상적인 고분자 기판은 플라스틱 소재 자체가 가지는 특성으로 인하여 높은 아웃개싱(outgassing)이 발생한다. 이러한 아웃개싱은 고분자 기판 상에 적층되는 박막에 영향을 미쳐 소자의 특성을 저하시킬 수 있으며, 아웃개싱된 잔여물은 공정 중 챔버 등에 남아 오염시킬 수 있다. 특히, 플렉시블 유기 발광 디스플레이에 사용되는 기판 소재는 열팽창 계수가 높고 내열성이 낮기 때문에 응용하기가 힘든 면이 있다. 따라서 최근에는 비교적 공정 온도가 낮다고 알려진 금속 산화물계 박막 트랜지스터가 집중적으로 검토되고 있으나 일반적으로 신뢰성이 낮고 충분히 높지 않은 온도에서 소자를 제작하는 경우 소자의 특성이 저하될 수 있다.
저온 다결정 실리콘으로 대변되는 다결정 실리콘계 박막 트랜지스터의 경우 높은 전하 이동도를 가지면서 우수한 신뢰성을 나타낸다. 하지만 이러한 저온 다결정 실리콘의 제조 공정을 살펴보면, 비정질 실리콘 증착후 약 400~600℃의 온도에서 탈수소하는 공정 등이 포함되어 있어 고분자 기판을 사용하는 플렉시블 디스플레이에는 적용이 사실상 어려우므로 저온 다결정 실리콘 공정은 사용되고 있지 않다.
이러한 탈수소 공정을 원활히 수행하기 위해 레이저를 이용해 탈수소를 진행하고 연이어 결정화 공정인 ELA를 사용하는 레이저 더블샷(laser double shot)이 있다. 그러나 이러한 방법으로 제조된 박막 트랜지스터의 경우 전하 이동도는 높으나 소자 신뢰성과 여러 번의 레이저 조사로 인한 표면 무라 등이 발생할 수 있다.
따라서 이러한 탈수소 공정의 온도 조건에 견딜 수 있는 박막 트랜지스터가 여전히 요구되고 있다.
한 측면은 새로운 구조의 박막 트랜지스터를 제공하는 것이다.
다른 측면은 상기 박막 트랜지스터의 제조 방법을 제공하는 것이다.
또 다른 측면은 상기 박막 트랜지스터를 포함하는 플렉시블 디스플레이 장치를 제공하는 것이다.
한 측면에 따라, 400 내지 600℃의 온도에서 중량 손실률이 0.95% 이하인 고분자 기판, 및 반도체층, 게이트 절연막, 게이트 전극 및 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터가 제공된다.
상기 고분자 기판의 열팽창 계수는 1 내지 50 ppm/℃일 수 있다.
상기 고분자 기판은 폴리이미드계 고분자로 이루어질 수 있다.
상기 반도체층은 다결정 실리콘층으로 이루어질 수 있다.
다른 측면에 따라, 고분자 막을 제공하는 단계, 상기 고분자 막을 150 내지 550℃의 온도에서 열처리하여 고분자 기판을 형성하는 단계, 상기 고분자 기판 상에 반도체층을 형성하는 단계, 및 상기 고분자 기판 상에 게이트 절연막, 게이트 전극 및 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법이 제공된다.
상기 열처리 단계는 150 내지 550℃의 온도에서 5분 내지 5시간 동안 열처리하는 단계를 포함할 수 있다.
상기 반도체층의 형성 단계는 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층을 420 내지 550℃의 온도에서 탈수소처리하는 단계 및 상기 탈수소화된 실리콘층에 레이져 빔을 조사하여 결정화시키는 단계를 포함할 수 있다.
상기 탈수소처리 단계는 상기 비정질 실리콘의 수소 함량을 10% 이하로 감소시키는 것일 수 있다.
상기 게이트 절연막의 형성 단계는 테트라에틸 오르토실리케이트를 사용하여 350 내지 450℃의 온도에서 수행할 수 있다.
상기 박막 트랜지스터의 제조 방법은 열처리 단계 후에 배리어층을 형성하는 단계를 더 포함할 수 있다.
또 다른 측면에 따라, 상기의 특징을 가지는 박막 트랜지스터 및 상기 박막 트랜지스터 상에 상기 박막 트랜지스터와 전기적으로 연결되어 형성된 디스플레이 소자를 포함하는 플렉시블 디스플레이 장치가 제공된다.
상기 디스플레이 소자는 유기 발광 소자일 수 있다.
상기한 바와 같이 이루어진 박막 트랜지스터 및 플렉시블 디스플레이 장치는 내열성 고분자 기판을 포함하여 열화가 방지되고 열에 의한 변형이 크지 않아 신뢰성이 우수한 효과를 얻을 수 있다.
도 1 내지 도 3은 일 구현예에 따른 고분자 기판의 제조 방법을 도시한 단면도이다.
도 4는 일 구현예에 따른 고분자 기판의 온도에 따른 중량 손실률을 보여주는 그래프이다.
도 5는 비교예에 따른 고분자 기판의 온도에 따른 중량 손실률을 보여주는 그래프이다.
도 6은 일 구현예에 따른 박막 트랜지스터를 도시한 단면도이다.
도 7 내지 도 9는 일 구현예에 따른 플렉시블 디스플레이 장치를 도시한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 구성 및 작용에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현 예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
일 구현예에 따른 박막 트랜지스터는 400 내지 600℃의 온도에서 중량 손실률이 0.95% 이하인 고분자 기판, 및 반도체층, 게이트 절연막, 게이트 전극 및 소스 전극과 드레인 전극을 포함한다.
상기 박막 트랜지스터의 고분자 기판은 약 400 내지 600℃의 온도에서 중량 손실률이 0.95% 이하이다. 중량 손실률은 열처리 전의 고분자 기판의 초기 중량 대비 열처리 전의 고분자 기판의 중량과 열처리 후에 고분자 기판의 중량 차이를 뺀 값의 백분율을 의미한다.
중량 손실률이 0.95% 이하라는 것은 아웃개싱에 의해 소실되는 양이 초기 중량 대비 0.95% 보다 작은 것을 의미하는 것으로 아웃개싱되는 양이 적음을 알 수 있다.
상기 고분자 기판의 열팽창 계수는 1 내지 50 ppm/℃일 수 있다. 열팽창 계수는 일정한 압력하에서 열을 가하였을 때 고분자 기판의 열에 의한 부피 팽창과 온도의 비의 백분율을 의미한다.
열팽창 계수가 50 ppm/℃ 이하라는 것은 고분자 기판에 열을 가하여 온도가 1℃ 상승할 때 부피가 50 ppm 만큼 증가하는 것을 의미하는 것으로 열 변형이 크지 않다는 것을 알 수 있다.
상기 고분자 기판은 폴리이미드계 고분자로 이루어질 수 있다. 폴리이미드계 고분자는 기계적 강도가 우수하며 최대 공정 가능 온도가 약 550℃로 다른 고분자 재료에 비하여 내열성이 우수하기 때문에, 폴리이미드로 이루어진 기판 상에 소자가 형성된 박막 트랜지스터 및 유기 발광 소자의 공정 과정에 일정한 가열 과정이 진행되더라도 각 소자들과 층들의 하중에 의해 처지지 않고 플렉시블 디스플레이 장치의 기판 역할을 안정적으로 수행할 수 있다.
상기 박막 트랜지스터의 반도체층은 다결정 실리콘층으로 이루어질 수 있다. 박막 트랜지스터의 반도체층이 다결정 실리콘층의 상을 가지는 경우가 비정질 실리콘층의 상을 가지는 경우보다 전자 이동도가 높다.
이하, 상기 고분자 기판을 포함하는 박막 트랜지스터의 제조 방법을 보다 상세히 설명하고자 한다.
도 1을 참조하면, 고분자 막을 제공하고, 상기 고분자 막을 150 내지 550℃의 온도에서 열처리하여 고분자 기판(101)을 형성하고, 상기 고분자 기판(101) 상에 반도체층(121)을 형성하고, 그 위에 게이트 절연막(113), 게이트 전극(122) 및 소스 전극과 드레인 전극(123)을 형성한다.
도 2 내지 4를 참조하여 고분자 기판(101)의 제조 방법을 설명한다.
먼저, 도 2를 참조하면, 유리판(50) 상에 고분자 막(101a)을 형성한다.
상기 고분자 막(101a)은 폴리이미드계 고분자로 이루어질 수 있다. 폴리이미드계 고분자는 기계적 강도가 충분하여 그 상부에 다양한 소자 또는 층들이 형성될 경우에도 비교적 변형이 적은 특성을 가진다. 구체적으로 폴리이미드계 고분자는 유리판(50) 상에 예컨대 고분자 수지 용액을 도포하는 방식으로 형성할 수 있다.
상기 고분자 막(101a)의 두께가 얇을수록 가볍고 박막의 디스플레이 실현에 유리하지만, 고분자 막(101a)이 열처리되어 형성된 고분자 기판에 의해 그 하중이 유지될 수 있을 정도의 두께는 확보하여야 한다. 이러한 고분자 막(101a)의 두께는 10 내지 200㎛ 정도일 수 있는데, 10㎛ 이상의 두께에서 유리판(50)을 분리할 경우 고분자 막(101a)으로 형성된 고분자 기판만으로 그 위에 형성된 층들과 소자들의 형상을 안정적으로 유지할 수 있고, 200㎛ 이하의 두께이어야 박막형의 플렉시블 디스플레이 장치 구현에 적합하다.
도 3를 참고하면, 고분자 막(101a)을 약 150℃ 이상, 예컨대 150 내지 550℃의 온도에서 열처리(annealing)하여 고분자 기판(101)을 형성한다. 이 때 열처리는 상기 온도 범위에서 단일 온도로 수행하거나, 상기 온도 범위에서 온도를 변화시키면서 수행할 수 있다.
예컨대, 150 내지 550℃의 온도에서 5분 내지 5시간 동안 열처리할 수 있다.
도 4을 참고하면, 고분자 기판(101)에서 유리판(50)을 제거한다. 그러나, 고분자 기판(101) 위에 박막을 포함한 소자를 형성하는 경우, 공정 중 고분자 기판이 손상되는 것을 방지하기 위하여 유리판(50)을 지지체로 사용할 수 있으며, 이 경우 소자를 형성하는 공정이 완료된 후 고분자 기판(101)에서 유리판(50)을 제거할 수 있다.
상기와 같이 열처리된 고분자 기판(101)의 중량 손실률은 400 내지 600℃의 온도에서 0.95% 이하일 수 있다. 따라서 후속 공정에서 고분자 기판(101)의 아웃개싱에 의한 영향을 줄일 수 있다.
상기 고분자 기판(101)의 열팽창계수는 1 내지 50 ppm/℃로 비교적 낮은 수준의 열팽창계수를 가진다. 따라서 열처리된 고분자 기판(101)은 후속 공정에서 열에 의한 변형이 작으므로 후속 공정을 고온의 분위기에서 수행하여도 열에 의한 고분자 기판의 변형이 크지 않다.
상기와 같이 열처리된 고분자 기판의 내열성을 다음과 같이 평가하였다.
5~30%의 고형분 함량을 가지는 폴리이미드 용액(고분자 막을 유리 기판 상에 도포한 후 상온(25℃)에서 500℃까지 단계적으로 열처리하여 제작하였다. 구체적으로, 폴리이미드 용액이 도포된 유리 기판을 상온(25℃)에서 150℃까지 5℃/분의 속도로 승온한 후 150℃에서 10분 동안 열처리하였다. 이어서 180℃까지 온도를 승온하고 180℃에서 10분 동안 열처리하고, 500℃까지 승온하고 500℃에서 30분 동안 열처리하였다.
상기 열처리된 고분자 기판을 상온(25℃)부터 600℃까지 온도를 높이면서 아웃개싱에 의해 소실되는 양, 즉 고분자 기판의 중량 손실률을 측정하였다.
도 5는 일 구현예에 따른 고분자 기판의 온도에 따른 중량 손실률을 보여주는 그래프이다. 도 4를 참고하면, 고분자 기판은 약 550℃가 될 때까지 거의 중량 손실률을 나타내지 않으며 약 600℃까지 중량 손실률이 1%보다 작음을 알 수 있다.
기존의 플렉시블 디스플레이용 기판에 사용되는 Kapton 필름 사용하여 상온(25℃)부터 550℃까지 온도를 높이면서 아웃개싱에 의해 소실되는 양, 즉 고분자 기판의 중량 손실률을 측정하였다.
도 6은 Kapton 필름 기판의 온도에 따른 중량 손실율을 보여주는 그래프이다. B1은 온도에 따른 중량 손실률을 나타내고 B2는 시간에 따른 중량 손실 변화율을 나타낸다. 도 5를 참고하면, 열처리되지 않은 고분자 기판은 약 350℃, 400℃ 및 500℃에서 고분자 기판의 중량 손실률이 각각 약 4.822%, 5.931% 및 6.709%임을 알 수 있다.
이와 같이 고분자 기판을 150 내지 550℃의 온도에서 미리 열처리하는 경우, 후속하는 고온 공정에서 열에 의한 고분자 기판의 아웃개싱 양이 감소함을 알 수 있다.
다시 도 1을 참조하면, 열처리된 고분자 기판(101) 상부에 배리어층(112)을 형성하는 단계를 더 포함하여 배리어층(112)을 형성할 수 있다. 상기 배리어층(112)은 SiOx, SiNx, SiON, AlO, AlON 등의 무기물로 이루어질 수 있거나, 아크릴 또는 폴리이미드 등의 유기물로 이루어질 수 있으며, 또는 유기물과 무기물이 교대로 적층되어 이루어질 수도 있다. 배리어층(112)은 산소와 수분을 차단하는 역할을 수행하는 동시에, 고분자 기판(101)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화 시 열의 전달 속도를 조절함으로써 반도체의 결정화가 잘 이루어질 수 있도록 하는 역할을 수행한다.
상기 배리어층(112)의 상부에는 박막 트랜지스터의 소자를 형성한다. 도 1은 탑 게이트(top gate) 방식의 박막 트랜지스터를 도시하고 있으나 바텀 게이트(bottom gate) 방식 등 다른 구조의 박막 트랜지스터가 구비될 수 있음은 물론이다. 이하에서는 편의상 도 1에 도시된 탑 게이트 방식의 박막 트랜지스터에 대해 설명한다. 탑 게이트형 박막 트랜지스터가 구비될 경우, 전술한 배리어층(112) 상에 반도체층(121), 게이트 절연막(113), 게이트 전극(122), 층간 절연막(114), 콘택홀(124), 소스 전극과 드레인 전극(123) 및 보호막이 차례로 형성될 수 있다.
상기 반도체층(121)은 다결정 실리콘으로 형성될 수 있다. 이 경우 소정 영역이 불순물로 도핑될 수도 있다.
일반적으로, 반도체층(121)은 비정질 실리콘을 형성하고 이를 결정화시켜 다결정 실리콘으로 변화시키는데, 이러한 결정화 방법으로는 RTA(Lapid Thermal Annealing)공정, SPC법(Solid Phase Crystallzation), ELA법(Excimer Laser Annealing), MIC(Metal Induced Crystallization), MILC법(Metal Induced Lateral Crystallization) 또는 SLS법(Sequential Lateral Solidification) 등 다양한 방법이 적용될 수 있다. 상기 결정화 방법 중 ELA법의 경우 이미 양산 공정으로 적용 되어 사용 중이므로, 일반적으로 플렉시블 유기 발광 소자 디스플레이를 포함하는 장치는 주로 ELA법을 통한 결정화 방법이 검토되고 있다. 이러한 ELA 방법에 있어 가장 우선적으로 요구되는 조건은 비정질 실리콘 층의 수소 함량이 약 10% 수준 이하로 낮아야 한다는 점이다. 비정질 실리콘 층의 수소 함량이 높은 경우 결정화를 위한 레이져 빔 조사 시에 수소가 발생하고 이로 인해 다결정 실리콘의 특성이 나빠져 우수한 특성의 박막 트랜지스터를 제조할 수 없게 된다. 따라서 열처리를 통하여 비정질 실리콘 층의 수소 함량을 줄이는 공정을 수행하여야 하는데, 기존의 플렉시블 디스플레이용 기판 재료는 400℃ 이상에서 장시간 동안 수행하는 공정 조건을 견디지 못하고 다량의 아웃개스를 발생시켜, 기판과 설비를 오염시키고 기판 내에 기포를 발생시켜 디스플레이 제조를 어렵게 하였다. 또한 다결정 실리콘을 포함하는 박막 트랜지스터의 경우 불순물 도핑과 이를 활성화 하는 공정을 사용하는데, 일반적인 ELA 기반의 박막 트랜지스터의 경우 400℃ 이상의 활성화 온도가 요구된다. 기존의 플렉시블 디스플레이용 기판의 경우 이러한 공정 온도를 견딜 수 없다. 이러한 탈수소 공정과 활성화 공정 때문에, 고분자 기판을 사용하여 탈수소 공정 및 활성화 공정을 사용하는 다결정 폴리실리콘 박막 트랜지스터를 제작하는 것은 매우 어렵다. 플렉시블 디스플레이를 상용화 하기 위해서는 반드시 우수한 특성의 다결정 실리콘 박막트랜지스터가 필수적으로 요구되며, 또한 다결정 실리콘 박막 트랜지스터를 제조하기 위해서는 반드시 탈수소 공정 등을 포함하여야 한다.
일 구현예에 따른 박막 트랜지스터는 상기와 같이 내열성이 우수한 고분자 기판을 포함하여 420 내지 550℃의 탈수소 공정도 사용 가능하다.
예컨대, 상기 반도체층(121)의 형성은 상기 고분자 기판 상에 비정질 실리콘을 형성하고, 상기 비정질 실리콘을 420 내지 550℃의 온도에서 탈수소처리하고, 상기 탈수소화된 실리콘층에 레이져 빔을 조사하여 결정화시킴으로써 이루어질 수 있다.
레이져 빔은 상기 비정질 실리콘층에 연속적으로 에너지를 가하는 것이 아니라 일정한 시간 동안 에너지를 가하는 펄스 방식을 이용하는데, 일정한 시간 동안 에너지를 가하는 것을 샷(shot)이라고 한다. 이때, 상기 샷을 이용하여 비정질 실리콘층을 다결정 실리콘층으로 결정화하게 되는데, 1회 샷만 조사하고 다음 조사 영역으로 이동할 수 있지만 다수의 샷을 조사하고 다음 조사 영역으로 이동하는 것도 가능하다. 이때, 상기 레이져 빔은 100 내지 1,000 mJ/㎠의 에너지 밀도를 갖고, 10 내지 40ns 동안 조사하며, 308nm의 파장을 갖는 XeCl 엑시머 레이져에서 발생된다.
상기 레이져 빔에 의한 탈수소처리는 비정질 실리콘의 수소 함량을 감소시키는데, 예를 들면 10% 이하로 감소시킬 수 있다. 비정질 실리콘의 수소 함량이 상기 범위를 만족하는 경우 결정화를 위한 레이져 빔 조사 시에 수소가 발생하지 않아 우수한 특성의 박막 트랜지스터를 제조할 수 있다.
반도체층(121)과 게이트 전극(122) 사이를 절연하기 위해 그 사이에 게이트 절연막(113)이 형성된다. 게이트 절연막(113)은 실리콘계 절연 물질로 만들어질 수 있으며, 실리콘계 절연 물질의 전구체로 테트라에틸 오르토실리케이트(TEOS: tetraethyl orthosilicate,)를 사용할 수 있다. 테트라에틸 오르토실리케이트는 실리콘계 절연 물질의 전구체로서 실란(silane)을 사용한 경우와 비교하여 박막 트랜지스터의 특성이 개선되고 안전성을 향상시킬 수 있다.
테트라에틸 오르토실리케이트는 350℃ 이상, 예컨대 350 내지 450℃의 비교적 높은 온도에서 증착될 수 있다. 상술한 바와 같이 고분자 기판(101)은 약 400℃의 고온에서도 아웃개싱되는 양이 적고 열팽창율이 낮음에 따라 게이트 절연막의 소스 기체로 고온 공정이 필요한 테트라에틸 오르토실리케이트를 사용할 수 있다. 따라서 게이트 절연막에 의한 소자 특성을 개선하는 동시에 고분자 기판의 변형을 방지하고 아웃개싱되는 양을 줄여 소자의 안정성을 확보할 수 있다.
게이트 전극(122)은 다양한 도전성 물질로 형성할 수 있다. 예컨대 Mg, Al, Ni, Cr, Mo, W, MoW 또는 Au 등의 물질로 형성할 수 있으며, 이 경우에도 단일층 뿐만 아니라 복수층의 형상으로 형성할 수도 있는 등 다양한 변형이 가능하다.
층간 절연막(114)은 실리콘계 절연 물질로 형성될 수 있으며, 물론 이 외에도 절연성 유기물 등으로 형성될 수도 있다. 상기 층간 절연막(114)과 게이트 절연막(113)을 선택적으로 제거하여 소스 및 드레인 영역이 노출되는 콘택홀(124)을 형성할 수 있다. 그리고 상기 콘택홀(124)이 매립되도록 층간 절연막(114) 상에 전술한 게이트 전극(122)용 물질로, 단일층 또는 복수층의 형상으로 소스 및 드레인 전극(123)을 형성한다.
소스 및 드레인 전극(123)의 상부에는 보호막(패시베이션층 및/또는 평탄화막)(도 7의 115)이 구비되어 하부의 박막 트랜지스터를 보호하고 평탄화시킨다. 이 보호막(도 7의 115)은 다양한 형태로 구성될 수 있는데, BCB(benzocyclobutene) 또는 아크릴(acral) 등과 같은 유기물, 또는 SiNx와 같은 무기물로 형성될 수도 있고, 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.
다음으로, 상기 박막 트랜지스터 상부에 디스플레이 소자가 형성되어 플렉시블 디스플레이 장치를 제공한다.
일 구현예에 따라 상기 플렉시블 디스플레이 장치는 상기 특성을 가지는 박막 트랜지스터 및 상기 박막 트랜지스터 상에 상기 박막 트랜지스터와 전기적으로 연결되어 형성된 디스플레이 소자를 포함한다.
상기 디스플레이 소자로서 유기 발광 소자를 예시하고 있으나, 이에 제한되지 아니하며, 다양한 디스플레이 소자가 적용될 수 있을 것이다.
박막 트랜지스터 상부에 유기 발광 소자를 형성하기 위하여 먼저, 도 7에 도시된 바와 같이 소스 전극 또는 드레인 전극의 일 전극에 콘택홀(130)을 형성하여 제1 전극(131)에 전기적으로 연결될 수 있도록 한다.
상기 제1 전극(131)은 후에 유기 발광 소자에 구비되는 전극들 중 일 전극으로서 기능하는 것으로, 다양한 도전성 물질로 형성될 수 있다. 상기 제1 전극(131)은 후에 형성될 유기 발광 소자에 따라 투명 전극으로서 형성될 수도 있고 반사형 전극으로서 형성될 수도 있다. 투명 전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3를 형성할 수 있다.
다음으로, 도 8에 도시된 바와 같이, 제1 전극(131) 상에 제1 전극(131)의 적어도 일부가 노출되도록 절연성 물질로 패터닝된 화소 정의막(116)을 형성하며, 이어서 도 9에 도시된 바와 같이 제1 전극(131)의 노출된 부분에 발광층을 포함하는 중간층(132)을 형성하고, 이 중간층(132)을 중심으로 제1 전극(131)에 대향하도록 제2 전극(133)을 형성함으로써 유기 발광 소자를 제조할 수 있다.
도 9에는 중간층(132)이 각 부화소, 즉 패터닝된 각 제1 전극(131)에만 대응되도록 패터닝된 것으로 도시되어 있으나 이는 부화소의 구성을 설명하기 위해 편의상 그와 같이 도시한 것이며, 중간층(132)은 인접한 부화소의 중간층(132)과 일체로 형성될 수도 있음은 물론이다. 또한 중간층(132) 중 일부의 층은 각 부화소별로 형성되고, 다른 층은 인접한 부화소의 중간층(132)과 일체로 형성될 수도 있는 등 그 다양한 변형이 가능하다.
중간층(132)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emissive layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기물은 마스크들을 이용한 진공증착 등의 방법으로 형성될 수 있다.
고분자 유기물의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
제2 전극(133)도 제1 전극(131)과 마찬가지로 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물로 이루어진 층과, 이 층 상에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 형성된 보조 전극이나 버스 전극 라인을 구비할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.
다음으로 도면에는 도시되지 않았으나 봉지 부재를 구비할 수 있다.
상기한 바와 같이 이루어진 박막 트랜지스터 및 플렉시블 디스플레이 장치는 아웃개싱되는 양이 적어 열화를 방지할 수 있고, 낮은 열팽창계수를 가져 열에 의한 고분자 기판의 변형이 크지 않으며, 고온에서 신뢰성이 우수한 특성을 가진다.
50: 유리판
101a: 고분자 막
101: 고분자 기판
112: 배리어층
113: 게이트 절연막
114: 층간 절연막
115: 보호막
116: 화소 정의막
122: 게이트 전극
123: 소스 전극과 드레인 전극
124, 130: 콘택홀
131: 제1 전극
132: 중간층
133: 제2 전극

Claims (16)

  1. 400 내지 600℃의 온도에서 중량 손실률이 0.000001 내지 0.95%인 고분자 기판; 및
    반도체층, 게이트 절연막, 게이트 전극 및 소스 전극과 드레인 전극;
    을 포함하는 박막 트랜지스터.
  2. 제1항에 있어서 상기 고분자 기판의 열팽창 계수가 1 내지 50 ppm/℃인 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서, 상기 고분자 기판이 폴리이미드계 고분자로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서, 상기 반도체층이 다결정 실리콘층으로 이루어진 것을 특징으로 하는 박막 트랜지스터.
  5. 고분자 막을 제공하는 단계;
    상기 고분자 막을 150 내지 550℃의 온도에서 열처리하여 고분자 기판을 형성하는 단계;
    상기 고분자 기판 상에 반도체층을 형성하는 단계; 및
    상기 고분자 기판 상에 게이트 절연막, 게이트 전극 및 소스 전극과 드레인 전극을 형성하는 단계;
    를 포함하는 박막 트랜지스터의 제조 방법.
  6. 제5항에 있어서, 상기 열처리 단계가 150 내지 550℃의 온도에서 5분 내지 5시간 동안 열처리하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  7. 제5항에 있어서, 상기 반도체층의 형성 단계가
    비정질 실리콘층을 형성하는 단계,
    상기 비정질 실리콘층을 420 내지 550℃의 온도에서 탈수소처리하는 단계 및
    상기 탈수소화된 실리콘층에 레이져 빔을 조사하여 결정화시키는 단계
    를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제7항에 있어서, 상기 탈수소처리 단계가 상기 비정질 실리콘의 수소 함량을 0.000001 내지 10%로 감소시키는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 제5항에 있어서, 상기 게이트 절연막의 형성 단계가 테트라에틸 오르토실리케이트(TEOS: tetraethyl orthosilicate)를 사용하여 350 내지 450℃의 온도에서 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 제5항에 있어서, 상기 열처리 단계 후에 배리어층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  11. 제5항에 있어서, 상기 고분자 기판이 400 내지 600℃의 온도에서 중량 손실률이 0.000001 내지 0.95%인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  12. 제5항에 있어서, 상기 고분자 기판의 열팽창 계수가 1 내지 50 ppm/℃인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  13. 제5항에 있어서, 상기 고분자 기판이 폴리이미드계 고분자로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  14. 제5항에 있어서, 상기 반도체층이 다결정 실리콘층을 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  15. 제1항 내지 제4항 중 어느 한 항에 따른 박막 트랜지스터 및
    상기 박막 트랜지스터 상에 상기 박막 트랜지스터와 전기적으로 연결되어 형성된 디스플레이 소자를 포함하는 플렉시블 디스플레이 장치.
  16. 제15항에 있어서 상기 디스플레이 소자가 유기 발광 소자인 것을 특징으로 하는 플렉시블 디스플레이 장치.
KR1020100029345A 2010-03-31 2010-03-31 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치 KR101728486B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100029345A KR101728486B1 (ko) 2010-03-31 2010-03-31 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치
US13/064,535 US20110241013A1 (en) 2010-03-31 2011-03-30 Thin film transistor, method of producing the same and flexible display device including the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100029345A KR101728486B1 (ko) 2010-03-31 2010-03-31 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20110109560A true KR20110109560A (ko) 2011-10-06
KR101728486B1 KR101728486B1 (ko) 2017-04-20

Family

ID=44708598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029345A KR101728486B1 (ko) 2010-03-31 2010-03-31 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치

Country Status (2)

Country Link
US (1) US20110241013A1 (ko)
KR (1) KR101728486B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796921B2 (en) 2012-10-09 2014-08-05 Samsung Display Co., Ltd. Flexible display panel
US9496510B2 (en) 2013-04-12 2016-11-15 Samsung Display Co., Ltd. Flexible substrate, method of manufacturing the same, and organic light emitting diode display

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125567B1 (ko) * 2009-12-24 2012-03-22 삼성모바일디스플레이주식회사 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
JP6580808B2 (ja) * 2012-06-19 2019-09-25 日鉄ケミカル＆マテリアル株式会社 表示装置及びその製造方法
US20140370228A1 (en) * 2013-06-13 2014-12-18 Industrial Technology Research Institute Substrate structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2868167B2 (ja) * 1991-08-05 1999-03-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重レベル高密度相互接続構造体及び高密度相互接続構造体
US20040229412A1 (en) * 1999-05-10 2004-11-18 Sigurd Wagner Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
CN102120825B (zh) * 2001-02-27 2012-12-19 钟渊化学工业株式会社 聚酰亚胺膜及其制造方法
US20040108504A1 (en) 2002-11-20 2004-06-10 Charles Forbes Active matrix thin film transistor array backplane
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
WO2007095390A2 (en) 2006-02-14 2007-08-23 University Of Florida Research Foundation, Inc. Method and apparatus for imaging utilizing an ultrasonic imaging sensor array
US8319299B2 (en) * 2009-11-20 2012-11-27 Auman Brian C Thin film transistor compositions, and methods relating thereto

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796921B2 (en) 2012-10-09 2014-08-05 Samsung Display Co., Ltd. Flexible display panel
US9496510B2 (en) 2013-04-12 2016-11-15 Samsung Display Co., Ltd. Flexible substrate, method of manufacturing the same, and organic light emitting diode display

Also Published As

Publication number Publication date
US20110241013A1 (en) 2011-10-06
KR101728486B1 (ko) 2017-04-20

Similar Documents

Publication Publication Date Title
KR101065318B1 (ko) 플렉서블 디스플레이 장치의 제조 방법
KR101097344B1 (ko) 플렉서블 디스플레이 장치의 제조 방법
US10090184B2 (en) Carrier substrate, method of manufacturing the same, and method of manufacturing flexible display device using the carrier substrate
US8847231B2 (en) Organic light emitting display device and manufacturing method for the same
JP5020276B2 (ja) 薄膜トランジスタ及びそれを備える平板表示装置
US9425214B2 (en) Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same
US7994706B2 (en) Organic light emitting diode display device and method of fabricating the same
KR20150052645A (ko) 가요성 표시 장치 및 그 제조 방법
KR20110057985A (ko) 플렉서블 디스플레이 장치 및 그의 제조방법
KR102069810B1 (ko) 씰링부를 가지는 디스플레이 장치와, 이의 제조 방법
KR101728486B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치
CN109638174B (zh) Oled显示面板及其制作方法
KR20140126439A (ko) 투명 플렉시블 표시장치의 제조방법 및 이를 이용한 투명 플렉시블 표시장치
KR100719555B1 (ko) 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법
KR101097323B1 (ko) 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법
US8865578B2 (en) Method of manufacturing polycrystalline silicon layer, and method of manufacturing transistor having the polycrystalline silicon layer
KR101353537B1 (ko) 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치
KR100749478B1 (ko) 고상 결정화 장치 및 이를 이용한 박막 트랜지스터의 제조방법
CN100456440C (zh) 高压水气退火的多晶硅薄膜晶体管组件的制作方法
KR100696507B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치
KR100719567B1 (ko) 평판 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant