KR20110109473A - 액정 표시장치의 구동장치 - Google Patents

액정 표시장치의 구동장치 Download PDF

Info

Publication number
KR20110109473A
KR20110109473A KR1020100029234A KR20100029234A KR20110109473A KR 20110109473 A KR20110109473 A KR 20110109473A KR 1020100029234 A KR1020100029234 A KR 1020100029234A KR 20100029234 A KR20100029234 A KR 20100029234A KR 20110109473 A KR20110109473 A KR 20110109473A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate
node
voltage
Prior art date
Application number
KR1020100029234A
Other languages
English (en)
Other versions
KR101633602B1 (ko
Inventor
하용민
김하중
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100029234A priority Critical patent/KR101633602B1/ko
Publication of KR20110109473A publication Critical patent/KR20110109473A/ko
Application granted granted Critical
Publication of KR101633602B1 publication Critical patent/KR101633602B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Abstract

본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 게이트 라인에 공급되는 스캔신호를 생성하는 액정 표시장치의 게이트 드라이버에 있어서, 게이트 하이 전압을 프리차징 하여 Q노드에 인가하는 차징 회로; 게이트 클럭에 따라 게이트 로우 전압을 QB노드에 인가하는 드라이빙 회로; 상기 Q노드에 인가되는 게이트 하이 전압에 따라 스위칭 되고, 제1 게이트 클럭에 따라 상기 게이트 하이 전압 레벨로 스캔신호를 출력시키는 제1 박막 트랜지스터; 문턱전압에 따른 제1 박막 트랜지스터의 출력을 보상시키는 부스트랩 커패시터; 상기 QB노드에 인가되는 게이트 클럭에 따라 스위칭 되어 게이트 로우 전압 레벨로 스캔신호를 출력시키는 제2 박막 트랜지스터; 상기 QB노드에 인가되는 게이트 클럭 따라 스위칭 되어 상기 Q노드에 형성된 전압을 디스차징 시키는 제3 박막 트랜지스터; 상기 Q노드와 상기 제3 박막 트랜지스터 사이에 형성되어, 상기 제3 박막 트랜지스터에 게이트 하이 전압과 게이트 로우 전압 차이 이상의 고전압이 인가되는 것을 방지하는 안정화 박막 트랜지스터;를 포함한다.

Description

액정 표시장치의 구동장치{APPARATUS FOR DRIVING LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정 표시장치에 관한 것으로, 특히 게이트 드라이버의 구동에 따른 박막 트랜지스터(TFT)의 열화를 방지하여 게이트 드라이버 구동의 신뢰성 및 액정 표시장치의 구동 수명을 향상시킬 수 있는 액정 표시장치의 구동장치에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다.
평판 표시장치로는 액정 표시장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시장치(Field Emission Display Device), 발광 다이오드 표시장치(Light Emitting Diode Display Device) 등이 연구되고 있다. 이러한 평판 표시장치 중에서 액정 표시장치는 양산 기술, 구동수단의 용이성, 고화질, 저전력 소비 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.
액정 표시장치는 입력되는 영상 신호에 따라 화소(pixel) 별로 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위해, 액정 표시장치는 액정셀들이 매트릭스 형태로 배열된 액정패널과, 상기 액정패널에 광을 공급하기 위한 백라이트 유닛과, 상기 액정패널 및 백라이트를 구동시키기 위한 구동 회로부를 포함하여 이루어진다.
상기 구동 회로부는 상기 액정패널에 영상 데이터(데이터 전압)를 공급하는 데이터 구동부; 상기 액정패널에 스캔신호를 공급하는 게이트 구동부; 상기 액정패널에 공통전압(Vcom)을 공급하는 공통전압 공급부; 외부로부터의 영상 신호를 프레임 단위로 정렬하여 디지털 영상 데이터(R, G, B)를 생성함과 아울러, 상기 데이터 구동부 및 상기 게이트 구동부의 구동 제어신호(DCS, GCS)를 생성하는 타이밍 컨트롤러; 상기 액정패널에 광을 공급하는 백라이트를 구동시키는 백라이트 구동부; 및 상기 액정패널과 구동 회로부에 전원을 공급하는 전원 공급부;를 포함한다.
상기 게이트 구동부는 각 화소에 형성된 박막 트랜지스터(Thin Film Transistor: TFT)를 턴온 시키기 위한 스캔신호를 복수의 게이트 라인들 각각에 순차적으로 공급하여 액정패널의 화소들을 순차적으로 구동시킨다.
이를 위해, 상기 게이트 구동부는 쉬프트 레지스터 및 쉬프트 레지스터의 출력신호를 박막 트랜지스터의 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 쉬프터를 포함하는 복수의 게이트 드라이버를 포함하여 구성된다.
최근에 들어, 액정 표시장치에서는 아몰퍼스 실리콘을 이용하여 단일 채널(channel) 박막 트랜지스터(nTFT 또는 pTFT)를 형성함과 아울러, 게이트 구동부를 액정패널에 집적화시키는 즉, 액정패널에 복수의 게이트 드라이버를 내장시키는 GIP(Gate In Panel) 방식이 적용되고 있다.
도 1은 종래 기술에 따른 GIP(Gate In Panel) 방식의 게이트 구동부를 개략적으로 나타내는 도면이고, 도 2는 종래 기술에 따른 부스트랩 회로를 포함하는 게이트 드라이버를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 게이트 구동부(10)는 스캔신호를 생성하여 게이트 라인 각각에 공급하는 복수의 게이트 드라이버(20)를 포함하여 구성된다. 도 2에서는 게이트 구동부(10)의 전체 채널 중 하나의 채널에 해당하는 게이트 드라이버(20)를 도시하고 있다.
상기 복수의 게이트 드라이버(20)는 타이밍 컨트롤러로부터 제공되는 게이트 제어신호(GCS)에 따라 액정패널의 박막 트랜지스터를 구동시키기 위한 스캔신호(게이트 전압)을 생성하고, 생성된 스캔신호를 상기 액정패널의 게이트 라인들(G1 내지 Gn)에 순차적으로 공급한다. 이때, 게이트 드라이버(20)는 공급되는 게이트 하이전압(VGH) 및 게이트 로우전압(VGL)에 따라 상기 스캔신호의 레벨을 결정하게 된다.
GIP 방식의 게이트 드라이버(20)는 도 2에 도시된 바와 같이, 입력되는 게이트 스타트 펄스(GSP: gate start pulse)에 따라 게이트 하이 전압(VGH) 레벨(level)로 프리 차징(pre-charging)하고, 차징된 게이트 하이 전압(VGH)을 제3 박막 트랜지스터(T3)의 드레인(drain)과 부스트랩 커패시터(CB: boostrap capacitor) 사이의 Q노드에 공급하는 차징 회로(21); 제3 박막 트랜지스터(T3)의 게이트(gate)와 제2 박막 트랜지스터(T2)의 게이트 사이에 형성되는 QB 노드에 게이트 클럭들(CLK1, CLK2)을 공급하여 상기 게이트 클럭들(CLK1, CLK2)에 따라 게이트 라인에 공급되는 스캔신호(게이트 전압)를 드라이빙 하는 드라이빙 회로(22); 제1 박막 트랜지스터(T1)의 문턱전압(Vth)으로 인한 구동 능력의 저하를 보상하기 위해 부스트랩 커패시터(CB)를 포함한다.
박막 트랜지스터는 문턱전압(Vth) 특성으로 인해 소스에 입력된 전압을 드레인으로 완벽하게 출력하지 못하게 되는데, nMOS는 하이 전압을, pMOS는 로우 전압을 완벽하게 출력시키지 못한다. 이러한 박막 트랜지스터의 구동 단점을 보완시키기 위해 부스트랩 커패시터(CB)를 이용하여 박막 트랜지스터(TFT)의 출력을 높여 구동 능력을 향상시킨다.
여기서, 상기 부스트랩 커패시터(CB)의 제1 단자는 상기 제1 박막 트랜지스터(T1)의 게이트와 접속되고, 제2 단자는 제1 박막 트랜지스터(T1)의 소스와 제2 박막 트랜지스터(T2)의 드레인 사이에 접속된다.
이러한, 게이트 드라이버(20)는 도 3에 도시된 게이트 하이전압(VGH), 게이트 로우전압(VGL), 게이트 스타트 펄스(GSP), 게이트 클럭들(CLK1, CLK2)에 따라 상기 스캔신호(게이트 전압)을 생성하여 게이트 라인에 공급한다.
도 4 및 도 5는 종래 기술에 따른 게이트 드라이버에서 부스트랩 구동 시 박막 트랜지스터의 열화에 대한 시뮬레이션 결과를 나타내는 도면이다.
도 4 및 도 5를 참조하면, 상술한 바와 같이 단일 채널(channel) 박막 트랜지스터(nTFT 또는 pTFT) 제조공정을 이용하여 액정패널에 게이트 드라이버(20)를 내장시키는 경우, 박막 트랜지스터(TFT)의 문턱전압(Vth)에 따른 구동 능력의 저하를 보상하기 위해 부스트랩(23, boostrap) 회로를 이용하여 게이트 드라이버(20)의 구동 능력 향상시키는 구동방법을 사용하게 된다.
여기서, 부스트랩 구동을 이용하여 스캔신호를 생성하는 경우 게이트 드라이버(20)의 특정 박막 트랜지스터, 일 예로 제3 박막 트랜지스터(T3)의 소스와 드레인 양단 간에 전원 전압 차이(VGH-VGL) 이상의 고 전압(VGH+ΔVB-VGL)이 인가되어 제3 박막 트랜지스터(T3)가 열화되게 된다.
구체적으로, 게이트 드라이버(20)의 전원 전압을 각각 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 이라고 하면, Q노드는 게이트 스타트 펄스(GSP) 및 차징 회로(211, charging circuit)에 의해 게이트 하이 전압(VGH) 레벨로 프리 차징 된다.
따라서, 게이트 출력(Gate Output) 즉, 스캔신호는 게이트 하이 전압(VGH) 레벨로 구동하게 된다. 이때, Q노드에는 게이트 하이 전압(VGH)에 부스트랩 커패시터(CB)에 형성된 부스트랩(?VB) 전압이 더해져 VGH+ΔVB로 상승하게 된다. 여겨서, ΔVB는 부스트랩 구동에 의해 상승된 전압을 의미한다.
한편, QB노드의 전압은 드라이빙 회로(22)로부터 공급되는 게이트 로우 전압(VGL)에 의해 게이트 로우 전압(VGL) 레벨로 형성되어, 제3 박막 트랜지스터(T3)의 소스와 드레인 사이에는 VGH+ΔVB-VGL 레벨의 전압이 형성되게 된다.
부스트랩 구동이 이루어지지 않는 경우에 제3 박막 트랜지스터(T3)의 소스와 드레인 사이에는 VGH-VGL 레벨의 전압이 형성되게 되는데, 부스트랩 구동에 의해 VGH-VGL 전압에 ΔVB 만큼의 부스트랩 전압이 더해져 제3 박막 트랜지스터(T3)에 고 전압이 형성되게 된다.
즉, 제3 박막 트랜지스터(T3)의 게이트와 소스 사이에 형성되는 전압(Vgs)은 0V이고, 드레인과 소스 사이에 형성되는 전압(Vds)는 VGH+ΔVB-VGL가 되어 제3 박막 트랜지스터(T3)가 턴오프(turn-off) 상태에서 다른 박막 트랜지스터(T1, T2)에는 형성되는 않는 고 전압이 인가되어 열화가 발생되는 문제점이 있다.
도 5에 도시된 바와 같이, 제3 박막 트랜지스터(T3)가 열화되어 고온에서 동작하게 되면, 동일 전압이 인가되었을 때 시간에 흐름에 따라서 제3 박막 트랜지스터(T3)의 모빌리티(mobility)가 초기 상태보다 지속적으로 감소하게 되어 동작 특성이 떨어지는 문제점이 있다.
결과적으로, 게이트 드라이버(20)에서 부스트랩 구동에 의해 Q노드를 디스차징(discharging) 시키는 역할을 수행하는 제3 박막 트랜지스터(T3)의 열화되면, 제3 박막 트랜지스터(T3)가 디스차징 시간(1H: 1 수평기간) 동안에 Q노드를 충분히 디스차징 시키지 못하게 되어 게이트 드라이버(20)가 오작동되는 문제점이 있다.
또한, 제3 박막 트랜지스터(T3)의 열화로 인해, 2차적으로 제1 박막 트랜지스터(T1) 및 제2 박막 트랜지스터(T2)의 열화를 초래하게 되어 게이트 드라이버가 오작동이 심화되는 문제점이 있다.
아울러, 제3 박막 트랜지스터(T3)의 열화로 인해, 게이트 드라이버의 구동의 신뢰성 및 동작 수명이 줄어들어 액정 표시장치의 구동 신뢰성 및 동작 수명이 짧아지는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트 드라이버의 구동에 따른 박막 트랜지스터(TFT)의 열화를 방지하여 게이트 드라이버 구동의 신뢰성을 향상시킬 수 있는 액정 표시장치의 구동장치 및 구동방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트 드라이버의 구동에 따른 박막 트랜지스터(TFT)의 열화를 방지하여 액정 표시장치의 구동 수명을 향상시킬 수 있는 액정 표시장치의 구동장치 및 구동방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 게이트 드라이버의 부스트랩 구동 시 게이트 드라이버의 오작동을 방지하고, 구동 능력을 향상시킬 수 있는 액정 표시장치의 구동장치 및 구동방법을 제공하는 것을 기술적 과제로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 게이트 라인에 공급되는 스캔신호를 생성하는 액정 표시장치의 게이트 드라이버에 있어서, 게이트 하이 전압(VGH)을 프리차징 하여 Q노드에 인가하는 차징 회로; 게이트 클럭에 따라 게이트 로우 전압(VGL)을 QB노드에 인가하는 드라이빙 회로; 상기 Q노드에 인가되는 게이트 하이 전압에 따라 스위칭 되고, 제1 게이트 클럭에 따라 상기 게이트 하이 전압 레벨로 스캔신호를 출력시키는 제1 박막 트랜지스터; 문턱전압에 따른 제1 박막 트랜지스터의 출력을 보상시키는 부스트랩 커패시터; 상기 QB노드에 인가되는 게이트 클럭에 따라 스위칭 되어 게이트 로우 전압 레벨로 스캔신호를 출력시키는 제2 박막 트랜지스터; 상기 QB노드에 인가되는 게이트 클럭 따라 스위칭 되어 상기 Q노드에 형성된 전압을 디스차징(dischrging) 시키는 제3 박막 트랜지스터; 상기 Q노드와 상기 제3 박막 트랜지스터 사이에 형성되어, 상기 제3 박막 트랜지스터에 게이트 하이 전압과 게이트 로우 전압 차이(VGH-VGL) 이상의 고전압이 인가되는 것을 방지하는 안정화 박막 트랜지스터;를 포함하는 것을 특징으로 한다.
상기 안정화 박막 트랜지스터는 게이트에 입력되는 컨트롤 신호(CTRL)에 따라 스위칭 되고, 상기 제3 박막 트랜지스터의 드레인과 소스 간에 전원 전압(VGH VGL) 레벨의 전압이 인가되도록 하는 것을 특징으로 한다.
상기 안정화 박막 트랜지스터에 인가되는 상기 컨트롤 신호는 게이트 하이 전압 인 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치의 상기 안정화 박막 트랜지스터는 상기 Q노드와 상기 제3 박막 트랜지스터 사이에 직렬로 연결되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치의 상기 안정화 박막 트랜지스터는 상기 제1 박막 트랜지스터의 턴오프(turn off) 시, 부스트랩 구동에 따른 부스트랩 전압이 상기 제3 박막 트랜지스터에 인가되는 것을 방지하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 제1 단자가 상기 안정화 박막 트랜지스터와 제3 박박 트랜지스터 사이의 A노드에 접속되고, 제2 단자가 게이트 로우 전압 입력 단에 접속되는 안정화 커패시터를 더 포함하고, 상기 안정화 커패시터는 상기 A노드의 플로팅(floating) 시 1 수평기간 동안 상기 A노드에 인가된 전압을 충전하여 상기 제3 박막 트랜지스터에 전원 전압 이상의 고 전압이 인가되는 것을 방지하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 구동방법은 게이트 드라이버의 구동에 따른 박막 트랜지스터(TFT)의 열화를 방지하여 게이트 드라이버 구동의 신뢰성을 향상시킬 수 있다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 구동방법은 게이트 드라이버의 구동에 따른 박막 트랜지스터(TFT)의 열화를 방지하여 액정 표시장치의 구동 수명을 향상시킬 수 있다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 구동방법은 게이트 드라이버의 부스트랩 구동 시 디스차징이 원활이 이루어지도록 하여 게이트 드라이버의 오작동을 방지하고, 구동 능력을 향상시킬 수 있다.
도 1은 종래 기술에 따른 GIP(Gate In Panel) 방식의 게이트 구동부를 개략적으로 나타내는 도면.
도 2는 종래 기술에 따른 부스트랩 회로를 포함하는 게이트 드라이버를 나타내는 도면.
도 3은 종래 기술에 따른 게이트 구동부의 구동방법을 나타내는 도면.
도 4 및 도 5는 종래 기술에 따른 게이트 드라이버에서 부스트랩 구동 시 박막 트랜지스터의 열화에 대한 시뮬레이션 결과를 나타내는 도면.
도 6은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 포함하는 액정 표시장치를 나타내는 도면.
도 7 및 도 8은 본 발명의 실시 예에 따른 게이트 드라이버를 나타내는 도면.
도 9 내지 도 11은 본 발명의 실시 예에 따른 게이트 드라이버의 구동방법을 나타내는 도면.
도 12는 본 발명의 다른 실시 예에 따른 게이트 드라이버를 나타내는 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 표시장치의 구동장치와 구동방법에 대하여 설명하기로 한다.
도 6은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 포함하는 액정 표시장치를 나타내는 도면이고, 도 7 및 도 8은 본 발명의 실시 예에 따른 게이트 드라이버를 나타내는 도면이다.
도 6 내지 도 8을 참조하면, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치가 적용된 액정 표시장치(100)는 액정셀들이 매트릭스 형태로 배열되어 공급되는 영상 데이터(데이터 전압)에 따라 화상을 표시하는 액정패널(110)과, 상기 액정패널(110)에 광을 공급하는 백라이트 유닛과, 상기 액정패널(110) 및 백라이트 유닛의 광원을 구동시키기 위한 구동 회로부를 포함하여 구성된다.
상기 액정패널(110)은 액정층(미도시)을 사이에 두고 합착된 상부 기판과 하부 기판을 포함하며, 화상을 표시하기 위한 적색(Red), 녹색(Green), 청색(Blue)의 화소들이 매트릭스 형태로 배열된다.
상기 상부 기판은 복수의 화소 각각에 대응되도록 화소 영역을 정의하는 블랙 매트릭스; 상기 블랙 매트릭스에 의해 정의된 각 화소 영역에 형성된 적색(Red), 녹색(Green), 청색(Blue) 컬러필터; 및 상기 적색, 녹색, 청색 컬러필터와 상기 블랙 매트릭스를 덮도록 형성되어 상부 기판을 평탄화 시키는 오버코트층을 포함한다.
상기 하부 기판은 복수의 게이트 라인(GL1~GLn)과 복수의 데이터 라인(DL1~DLm), 화소전극(미도시), 공통전극을 포함하고, 상기 게이트 라인과 데이터 라인의 교차에 의해 복수의 화소(Pixel)가 정의된다.
상기 복수의 화소 각각은 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 상기 하부 기판 상에는 GIP(Gate In Panel) 방식을 통해 후술되는 게이트 구동부(200)가 형성된다.
백라이트 유닛은 상기 액정패널(110)에 광을 공급하기 위한 것으로 광을 발생시키는 다수의 광원(CCFL, LED)과, 상기 광원에서 발생된 광을 상기 액정패널(110) 방향으로 안내하는 도광판(확산판) 및 상기 액정패널(110)에 조사되는 광의 효율을 향상시키는 적어도 1매의 광학 시트를 포함할 수 있다.
상기 구동 회로부는 상기 액정패널(110)에 영상 데이터(데이터 전압)를 공급하는 데이터 구동부(120); 상기 액정패널에 스캔신호(게이트 전압)를 공급하는 게이트 구동부(200); 상기 액정패널에 공통전압(Vcom)을 공급하는 공통전압 공급부(미도시); 외부로부터의 영상 신호를 프레임 단위로 정렬하여 디지털 영상 데이터(R, G, B)를 생성하는 타이밍 컨트롤러; 쉬프트 레지스터의 출력신호를 액정패널(110)에 형성된 박막 트랜지스터의 구동에 적합한 스윙 폭으로 변환하기 위한 레벨 쉬프터; 상기 게이트 구동부(200)를 구성하는 복수의 게이트 드라이버(210)의 구동을 위한 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 공급하는 구동전압 생성부; 상기 액정패널(110)에 광을 공급하는 백라이트를 구동시키는 백라이트 구동부; 및 상기 액정패널과 구동 회로부에 전원을 공급하는 전원 공급부(미도시);를 포함한다.
상기 타이밍 컨트롤러는 수직/수평 동기신호 및 클럭신호를 이용하여 게이트 구동부(200)의 제어를 위한 게이트 제어신호(GCS)를 생성하고, 생성된 게이트 제어신호(GCS)를 게이트 구동부(200)에 공급한다.
또한, 타이밍 컨트롤러는 데이터 구동부(120)의 제어를 위한 데이터 제어신호(DCS)를 생성하여 데이터 구동부(120)에 공급한다. 타이밍 컨트롤러에서 프레임 단위로 정렬된 디지털 영상 데이터(R, G, B)는 데이터 구동부(120)에 제공된다.
상기 게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock) 및 게이트 출력 인에이블(GOE: Gate Output Enable) 등을 포함할 수 있다.
상기 데이터 제어신호(DCS)는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블(SOE: Source Output Enable) 및 극성 제어신호(POL: Polarity) 등을 포함할 수 있다.
데이터 구동부(120)는 상기 타이밍 컨트롤러로부터 제공되는 디지털 영상 데이터(R, G, B)를 아날로그 데이터 전압으로 변환시킨다. 그리고, 변환된 데이터 전압을 타이밍 컨트롤러로부터의 데이터 제어신호(DCS)에 기초하여 복수의 데이터 라인에 공급한다.
게이트 구동부(200)는 타이밍 컨트롤러로부터의 게이트 제어신호(GCS)에 기초하여, 레벨 쉬프터로부터 공급되는 시그널들(GSP, CLK) 및 구동전압 생성부로부터 공급되는 게이트 하이 전압(VGH), 게이트 로우 전압(VGL)을 이용하여 액정패널(110)의 화소 각각에 형성된 박막 트랜지스터(TFT)를 구동시키기 위한 스캔신호를 생성한다. 생성된 스캔신호를 복수의 게이트 라인들에 순차적으로 공급하여 액정패널(110)의 화소들을 순차적으로 구동시킨다.
이를 위해, 게이트 구동부(200)는 도 7에 도시된 바와 같이, 스캔신호를 생성하여 게이트 라인 각각에 공급하는 복수의 게이트 드라이버(210)를 포함하여 구성된다. 도 8에서는 게이트 구동부(200)의 전체 채널 중 하나의 채널에 해당하는 게이트 드라이버(210)를 도시하고 있다.
본 발명의 실시 예에 따른 GIP 방식의 게이트 드라이버(210) 각각은 도 8에 도시된 바와 같이, 타이밍 컨트롤러로부터 제공되는 게이트 제어신호(GCS)에 따라 액정패널(110)의 박막 트랜지스터를 구동시키기 위한 스캔신호(게이트 전압)을 생성하고, 생성된 스캔신호를 상기 액정패널(110)의 게이트 라인들(G1 내지 Gn)에 순차적으로 공급한다. 이때, 게이트 드라이버(210)는 구동전압 생성부로부터 공급되는 게이트 하이전압(VGH) 및 게이트 로우전압(VGL)에 따라 상기 스캔신호의 레벨을 결정하게 된다.
이를 위해, 복수의 게이트 드라이버(210) 각각은 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 안정화 박막 트랜지스터(T4), 부스트랩 커패시터(CB: boostrap capacitor), 차징 회로(211), 드라이빙 회로(212)를 포함한다.
차징 회로(211)는 입력되는 게이트 스타트 펄스(GSP: gate start pulse)에 따라 게이트 하이 전압(VGH)을 프리 차징(pre-charging)한다. 프리 차징된 게이트 하이 전압(VGH)을 안정화 박막 트랜지스터(T4)를 사이에 두고 제3 박막 트랜지스터(T3)의 드레인(drain)과 부스트랩 커패시터(CB) 사이에 형성되는 Q노드에 공급한다.
상기 제1 박막 트랜지스터(T1)는 상기 Q노드에 형성된 게이트 하이 전압(VGH)에 따라 스위칭 되어, 입력되는 게이트 클럭(CLK1)을 상기 게이트 하이 전압(VGH) 레벨로 출력시킨다.
박막 트랜지스터는 문턱전압(Vth) 특성으로 인해 nMOS는 하이 전압을, pMOS는 로우 전압을 완벽하게 출력시키지 못한다. 부스트랩 커패시터(CB)는 이러한 문턱전압에 따른 박막 트랜지스터의 구동 단점을 보완시키기 위한 것으로, Q 노드에 형성된 게이트 하이 전압(VGH)을 펌핑시켜 박막 트랜지스터(TFT)의 출력을 높인다.
여기서, 상기 부스트랩 커패시터(CB)의 제1 단자는 Q노드 상에서 상기 제1 박막 트랜지스터(T1)의 게이트와 접속되고, 제2 단자는 제1 박막 트랜지스터(T1)의 소스와 제2 박막 트랜지스터(T2)의 드레인 사이에 접속된다.
제2 박막 트랜지스터(T2)의 게이트는 QB 노드와 접속되고, 상기 드라이빙 회로(212)로부터 공급되는 클럭들(CLK1, CLK2)에 따라 스위칭 되어 입력되는 게이트 로우 전압(VGL)을 출력시킨다.
여기서, 상기 Q노드에 접속된 제1 박막 트랜지스터(T1)와 QB노드에 접속된 제2 박막 트랜지스터(T2)는 상호 교번적으로 턴온(turn on)/턴오프(turn off) 된다. 상기 제1 박막 트랜지스터(T1)가 턴온 되면 스캔신호를 게이트 하이 전압(VGH) 레벨로 출력시키고, 상기 제2 박막 트랜지스터(T2)가 턴온 되면 스캔신호를 게이트 로우 전압(VGL) 레벨로 출력시키게 된다.
드라이빙 회로(212)는 제3 박막 트랜지스터(T3)의 게이트(gate)와 제2 박막 트랜지스터(T2)의 게이트 사이에 형성되는 QB 노드에 게이트 클럭들(CLK1, CLK2)을 공급하여 제2 박막 트랜지스터(T2)와 제3 박막 트랜지스터(T3)를 스위칭 시킨다.
상기 드라이빙 회로(212)에는 게이트 로우 전압(VGL)이 공급되며, 상기 게이트 클럭들(CLK1, CLK2)에 따라 게이트 라인에 공급되는 스캔신호(게이트 전압)가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL) 레벨로 드라이빙 된다.
제3 박막 트랜지스터(T3)의 게이트는 QB 노드와 접속되고, 상기 드라이빙 회로(212)로부터 공급되는 클럭들(CLK1, CLK2)에 따라 스위칭 되어 Q노드에 형성된 전압을 디스차징 시킨다.
안정화 박막 트랜지스터(T4)는 n채널(n-channel, n타입)로 형성될 수 있으며, 상기 차징 회로(211)와 상기 제3 박막 트랜지스터(T3)의 사이에 형성되고, Q노드와 제3 박막 트랜지스터(T3) 사이에 직렬로 연결된다.
안정화 박막 트랜지스터(T4)는 게이트에 입력되는 컨트롤 신호(CTRL)에 따라 스위칭 되어 제1 박막 트랜지스터(T1)의 오프 시 부스트랩 구동에 의해 A노드에 고 전압이 형성되는 것을 방지하여, 상기 제3 박막 트랜지스터(T3)에 고전압이 인가되는 것을 방지한다.
구체적으로, 상기 안정화 박막 트랜지스터(T4)는 도 9에 도시된 바와 같이, 구동신호들(GSP, CLK1, CLK2)이 인가되어 게이트 드라이버(210)가 구동될 때, 부스트랩 회로(213)에 의해 Q노드에 유기된 VGH + △VB 레벨의 고 전압이 제3 박막 트랜지스터(T3)에 직접 인가되는 것을 방지한다.
여기서, 상기 컨트롤 신호(CTRL)는 게이트 드라이버(210)의 구동에 따라 다른 타이밍(timing)을 가질 수 있으며, 일 예로서 도 9에 도시된 구동신호들(GSP, CLK1, CLK2)을 통해 게이트 드라이버(210)가 구동되는 경우, 게이트 하이 전압(VGH)을 상기 컨트롤 신호(CTRL)로 이용할 수 있다.
도 10 및 도 11을 참조하면, 제3 박막 트랜지스터(T3)가 턴오프(turn-off(Vgs=0V))인 상태에서 부스트랩 구동에 의해 Q노드에는 게이트 하이 전압(VGH)에 부스트랩 전압(ΔVB)이 더해져 VGHΔ?VB 전압이 형성된다.
이와 같이, VGH+ΔVB 전압이 제3 박막 트랜지스터(T3)에 인가되는 경우, 제3 박막 트랜지스터(T3)가 열화될 수 있다. 그러나, 제3 박막 트랜지스터(T3)와 안정화 박막 트랜지스터(T4) 사이의 A노드는 게이트 하이 전압(VGH) 레벨의 컨트롤 신호(CTRL)에 의한 안정화 박막 트랜지스터(T4)의 구동으로 인해 게이트 하이 전압(VGH) 이상으로 상승하지 않게 된다.
이는 안정화 박막 트랜지스터(T4)가 n채널(n-channel)의 TFT 인 경우에 A노드의 전압이 게이트 하이 전압(VGH) 레벨의 컨트롤 신호(CTRL) 이상으로 상승하지 못하기 때문이다.
따라서, 제3 박막 트랜지스터(T3)의 게이트와 소스 사이의 전압은 0V(Vgs=0V)인 상태에서, 소스와 드레인 사이에 전압(Vds)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 차이의 전압(VGH-VGL) 즉, 전원 전압차이 수준의 전압이 인가된다.
결과적으로, 부스트랩 구동에 의해 게이트 하이 전압(VGH)에 부스트랩 전압(ΔVB)이 더해져 VGH+ΔVB 수준의 고 전압이 형성되는 Q노드와 제3 박막 트랜지스터(T3) 사이에 형성된 안정화 박막 트랜지스터(T4)를 통해 제3 박막 트랜지스터의 소스와 드레인 간에 고 전압이 인가되는 것을 방지할 수 있다. 안정화 박막 트랜지스터(T4)는 게이트 하이 전압(VGH) 레벨의 컨트롤 신호(CTRL)에 따라 스위칭 되어, 제3 박막 트랜지스터의 소스와 드레인 간에 부스트랩 전압(ΔVB)이 더 인가되는 것을 방지할 수 있다.
이를 통해, 부스트랩 구동에 따른 고 전압(VGH+ΔVB)이 제3 박막 트랜지스터에 인가되는 것을 방지하여, 제3 박막 트랜지스터의 열화를 방지하고 게이트 드라이버(210) 구동의 신뢰성을 향상시킬 수 있다. 또한, 게이트 드라이버(210)의 구동 신뢰성을 향상을 통해 액정 표시장치의 수명을 연장시킬 수 있는 효과를 얻을 수 있다.
상술한 설명에서는 안정화 박막 트랜지스터(T4)가 n채널(n-channel, n타입) TFT인 것으로 설명하였으나, 이는 일 예를 나타낸 것이고 다른 예로서 안정화 박막 트랜지스터(T4)는 p채널(p-channel, p타입) TFT로 형성될 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 게이트 드라이버를 나타내는 도면이다. 도 12에 도시된 게이트 드라이버는 도 8에 도시된 게이트 드라이버에 안정화 커패시터(CA)가 더 추가된다. 안정화 커패시터(CA)를 제외한 다른 구성에 대한 설명은 상술한 설명을 참조하기로 한다.
도 12를 참조하면, 안정화 커패시터(CA)의 제1 단자는 안정화 박막 트랜지스터(T4)와 제3 박박 트랜지스터(T3) 사이의 A노드에 접속되고, 제2 단자는 게이트 로우 전압(VGL) 입력 단에 접속된다. 안정화 커패시터(CA)는 제3 박막 트랜지스터(T3)에 고전압이 인가되는 것을 방지하기 위한 것으로, A노드의 플로팅(floating) 시 1H 기간(1 수평기간) 동안 A노드에 인가된 전압을 충전시켜 고 전압에 의한 제3 박막 트랜지스터(T3)의 열화를 방지한다. 여기서, 안정화 커패시터(CA)의 용량은 RC 타임이 1H 보다 크도록 형성될 수 있다.
A노드의 전압이 컨트롤 신호(CTRL) 전압 레벨 일 예로서, 게이트 하이 전압(VGH) 레벨로 상승하여 제3 박막 트랜지스터(T3)와 안정화 박막 트랜지스터(T4)가 동시에 턴오프(turn-off)되면, A노드는 플로팅(floating) 상태가 된다. 이때, 안정화 커패시터(CA)가 컨트롤 신호(CTRL) 전압을 충전시켜 A노드의 전압을 컨트롤 신호의 전압 레벨 이하로 안정화 시키게 된다.
이를 통해, 제3 박막 트랜지스터(T3)에 부스트랩 구동에 따른 고 전압이 인가되는 것을 방지하여, 고 전압 인가에 따른 제3 박막 트랜지스터의 열화를 방지할 수 있다. 제3 박막 트랜지스터가 열화되는 것을 방지함으로써, 게이트 드라이버 구동의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 구동방법은 게이트 드라이버의 부스트랩 구동 시, 디스차징 TFT인 제3 박막 트랜지스터(T3)의 디스차징이 원활이 이루어지도록 하여 게이트 드라이버의 오작동을 방지하고, 구동 능력을 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 액정 표시장치 110: 액정패널
210: 게이트 드라이버 211: 차징 회로
212: 드라이빙 회로 213: 부스트랩 회로
Q: Q노드 QB: QB노드
A: A노드 CTRL: 컨트롤 신호
T4: 안정화 박막 트랜지스터 CA: 안정화 커패시터

Claims (9)

  1. 게이트 라인에 공급되는 스캔신호를 생성하는 액정 표시장치의 게이트 드라이버에 있어서,
    게이트 하이 전압(VGH)을 프리차징 하여 Q노드에 인가하는 차징 회로;
    게이트 클럭에 따라 게이트 로우 전압(VGL)을 QB노드에 인가하는 드라이빙 회로;
    상기 Q노드에 인가되는 게이트 하이 전압에 따라 스위칭 되고, 제1 게이트 클럭에 따라 상기 게이트 하이 전압 레벨로 스캔신호를 출력시키는 제1 박막 트랜지스터;
    문턱전압에 따른 제1 박막 트랜지스터의 출력을 보상시키는 부스트랩 커패시터;
    상기 QB노드에 인가되는 게이트 클럭에 따라 스위칭 되어 게이트 로우 전압 레벨로 스캔신호를 출력시키는 제2 박막 트랜지스터;
    상기 QB노드에 인가되는 게이트 클럭 따라 스위칭 되어 상기 Q노드에 형성된 전압을 디스차징(dischrging) 시키는 제3 박막 트랜지스터; 및
    상기 Q노드와 상기 제3 박막 트랜지스터 사이에 형성되어, 상기 제3 박막 트랜지스터에 게이트 하이 전압과 게이트 로우 전압 차이 이상의 고전압이 인가되는 것을 방지하는 안정화 박막 트랜지스터;를 포함하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  2. 제 1 항에 있어서,
    상기 안정화 박막 트랜지스터는 게이트에 입력되는 컨트롤 신호에 따라 스위칭 되고, 상기 제3 박막 트랜지스터의 드레인과 소스 간에 전원 전압 레벨의 전압이 인가되도록 하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  3. 제 1 항에 있어서,
    상기 안정화 박막 트랜지스터에 인가되는 상기 컨트롤 신호는 게이트 하이 전압 인 것을 특징으로 하는 액정 표시장치의 구동장치.
  4. 제 1 항에 있어서,
    상기 안정화 박막 트랜지스터는 n타입 또는 p타입으로 형성되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  5. 제 1 항에 있어서,
    상기 안정화 박막 트랜지스터는 상기 Q노드와 상기 제3 박막 트랜지스터 사이에 직렬로 연결되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  6. 제 1 항에 있어서,
    상기 안정화 박막 트랜지스터는 상기 제1 박막 트랜지스터의 턴오프(turn off) 시, 부스트랩 구동에 따른 부스트랩 전압이 상기 제3 박막 트랜지스터에 인가되는 것을 방지하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  7. 제 1 항에 있어서,
    제1 단자는 상기 안정화 박막 트랜지스터와 제3 박박 트랜지스터 사이의 A노드에 접속되고, 제2 단자는 게이트 로우 전압 입력 단에 접속되는 안정화 커패시터를 더 포함하고,
    상기 안정화 커패시터는 상기 A노드의 플로팅(floating) 시 1 수평기간 동안 상기 A노드에 인가된 전압을 충전하여 상기 제3 박막 트랜지스터에 전원 전압 이상의 고 전압이 인가되는 것을 방지하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  8. 제 7 항에 있어서,
    안정화 커패시터의 용량은 RC 타임이 상기 1 수평 기간 보다 크도록 형성되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  9. 제 7 항에 있어서,
    상기 전원 전압은 상기 게이트 하이 전압과 게이트 로우 전압의 차이 값 인 것을 특징으로 하는 액정 표시장치의 구동장치.
KR1020100029234A 2010-03-31 2010-03-31 액정 표시장치의 구동장치 KR101633602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100029234A KR101633602B1 (ko) 2010-03-31 2010-03-31 액정 표시장치의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100029234A KR101633602B1 (ko) 2010-03-31 2010-03-31 액정 표시장치의 구동장치

Publications (2)

Publication Number Publication Date
KR20110109473A true KR20110109473A (ko) 2011-10-06
KR101633602B1 KR101633602B1 (ko) 2016-06-27

Family

ID=45390370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029234A KR101633602B1 (ko) 2010-03-31 2010-03-31 액정 표시장치의 구동장치

Country Status (1)

Country Link
KR (1) KR101633602B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180214A1 (zh) * 2014-05-26 2015-12-03 深圳市华星光电技术有限公司 阵列基板行驱动电路及液晶显示装置
KR20160017390A (ko) * 2014-08-05 2016-02-16 엘지디스플레이 주식회사 디스플레이 장치의 게이트 드라이버
KR20190052578A (ko) * 2017-11-08 2019-05-16 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050092493A (ko) * 2004-03-16 2005-09-22 삼성전기주식회사 엘씨디 백라이트 인버터의 회로 보호 장치
KR20050096568A (ko) * 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20080012051A (ko) * 2006-08-02 2008-02-11 리디스 테크놀로지 인코포레이티드 프리차지 방식의 레벨 시프트 회로 및 그의 구동방법
KR20080111848A (ko) * 2007-06-20 2008-12-24 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050092493A (ko) * 2004-03-16 2005-09-22 삼성전기주식회사 엘씨디 백라이트 인버터의 회로 보호 장치
KR20050096568A (ko) * 2004-03-31 2005-10-06 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
KR20080012051A (ko) * 2006-08-02 2008-02-11 리디스 테크놀로지 인코포레이티드 프리차지 방식의 레벨 시프트 회로 및 그의 구동방법
KR20080111848A (ko) * 2007-06-20 2008-12-24 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015180214A1 (zh) * 2014-05-26 2015-12-03 深圳市华星光电技术有限公司 阵列基板行驱动电路及液晶显示装置
KR20160017390A (ko) * 2014-08-05 2016-02-16 엘지디스플레이 주식회사 디스플레이 장치의 게이트 드라이버
KR20190052578A (ko) * 2017-11-08 2019-05-16 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR101633602B1 (ko) 2016-06-27

Similar Documents

Publication Publication Date Title
JP4648699B2 (ja) シフトレジスタ、これを利用したゲート駆動回路及び表示パネル
US9190169B2 (en) Shift register and flat panel display device having the same
US11244644B2 (en) Shift register and display device using the same
EP1811488B1 (en) Driving device and display device using the same
US20170243555A1 (en) Charging scan and charge sharing scan double output goa circuit
US11482184B2 (en) Row drive circuit of array substrate and display device
KR20170030714A (ko) 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
TWI433092B (zh) 液晶顯示器之閘極驅動方法及裝置
US9007359B2 (en) Display device having increased aperture ratio
KR20120077874A (ko) 게이트 구동 회로 및 그것을 포함하는 표시 장치
WO2021120272A1 (zh) Goa 电路、显示面板及薄膜晶体管的阈值电压补偿方法
US20210056922A1 (en) Row drive circuit of array substrate and display device
KR101633602B1 (ko) 액정 표시장치의 구동장치
JP2009163246A (ja) 液晶ディスプレイ用駆動回路
KR102007775B1 (ko) 액정표시장치 및 그 구동방법
KR100995627B1 (ko) 쉬프트 레지스터 회로
KR102507332B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR102634178B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
US9047837B2 (en) Liquid crystal display and method of driving the liquid crystal display
TWI430253B (zh) 液晶顯示器之閘極驅動方法及裝置
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR102298315B1 (ko) 액정표시장치
KR20120118963A (ko) 공통전압 드라이버 및 이를 포함하는 액정표시장치
KR20050096669A (ko) 스토리지 인버젼을 위한 스토리지 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4