KR20110108830A - 발광소자 및 그 제조방법 - Google Patents
발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20110108830A KR20110108830A KR1020100028250A KR20100028250A KR20110108830A KR 20110108830 A KR20110108830 A KR 20110108830A KR 1020100028250 A KR1020100028250 A KR 1020100028250A KR 20100028250 A KR20100028250 A KR 20100028250A KR 20110108830 A KR20110108830 A KR 20110108830A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive semiconductor
- metal layer
- substrate
- semiconductor layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 174
- 229910052751 metal Inorganic materials 0.000 claims abstract description 146
- 239000002184 metal Substances 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 150000001875 compounds Chemical class 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 315
- 239000000463 material Substances 0.000 description 12
- 238000003892 spreading Methods 0.000 description 10
- 230000007480 spreading Effects 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910021476 group 6 element Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
실시 예는 발광소자 및 그 제조방법에 관한 것이다.
실시 예에 따른 발광 소자는, 기판; 상기 기판 아래에 복수의 금속층; 상기 기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 상기 제1도전형 반도체층과 상기 복수의 금속층 중 어느 하나에 전기적으로 연결되는 제1접속부재; 및 상기 제2도전형 반도체층과 상기 복수의 금속층 중 다른 금속층에 전기적으로 연결된 제2접속부재를 포함한다.
실시 예에 따른 발광 소자는, 기판; 상기 기판 아래에 복수의 금속층; 상기 기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 상기 제1도전형 반도체층과 상기 복수의 금속층 중 어느 하나에 전기적으로 연결되는 제1접속부재; 및 상기 제2도전형 반도체층과 상기 복수의 금속층 중 다른 금속층에 전기적으로 연결된 제2접속부재를 포함한다.
Description
실시 예는 발광소자 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD의 광을 얻기 위한 발광소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 반도체층이 성장되는 기판과 그 위의 반도체층이 패키징된 발광소자 및 그 제조방법을 제공한다.
실시 예는 기판 상에 복수의 전극층과 반도체층이 패키징된 발광소자 및 그 제조방법을 제공한다.
실시 예에 따른 발광 소자는, 기판; 상기 기판 아래에 복수의 금속층; 상기 기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층; 상기 제1도전형 반도체층과 상기 복수의 금속층 중 어느 하나에 전기적으로 연결되는 제1접속부재; 및 상기 제2도전형 반도체층과 상기 복수의 금속층 중 다른 금속층에 전기적으로 연결된 제2접속부재를 포함한다.
실시 예에 따른 발광 소자 제조방법은, 기판 위의 제1 및 제2금속층을 형성하는 단계; 상기 기판 위의 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층을 형성하는 단계; 상기 제1도전형 반도체층과 제1금속층을 전기적으로 연결하는 단계; 상기 제2도전형 반도체층과 제2금속층을 전기적으로 연결하는 단계; 및 상기 기판 위에 상기 복수의 화합물 반도체층을 덮는 수지층을 형성하는 단계를 포함한다.
실시 예는 기판과 그 위의 반도체층이 패키징됨으로써, 별도의 패키징 공정을 수행하지 않아도 되는 효과가 있다.
실시 예는 바닥면에 성장 기판이 배치된 발광소자의 패키지를 제공할 수 있다.
실시 예는 성장 기판의 위에 반도체층 및 아래에 전극층이 배치된 발광소자 패키지를 제공할 수 있다.
실시 예는 단위 칩으로 패키징한 후 개별 패키지로 분리할 수 있는 발광소자를 제공한다.
실시 예는 발광소자의 신뢰성을 개선시켜 줄 수 있다.
도1은 제1실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도2 내지 도 9는 도 1의 발광소자 제조과정을 나타낸 도면이다.
도 10 및 도 11은 제2실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 12는 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 13은 제4실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 14는 제5실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도2 내지 도 9는 도 1의 발광소자 제조과정을 나타낸 도면이다.
도 10 및 도 11은 제2실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 12는 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 13은 제4실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 14는 제5실시 예에 따른 발광소자를 나타낸 측 단면도이다.
상기의 실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 각 실시 예의 기술적 특징은 각 실시 예로 한정하지 않고 다른 실시 예에 선택적으로 적용될 수 있다.
이하, 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 제1실시 예에 따른 발광소자를 나타낸 단면도이다.
도 1을 참조하면, 발광소자(100)는 기판(110), 복수의 화합물 반도체층(121-124), 전류확산층(125), 제1전극(126), 제2전극(127), 제1금속층(112), 제2금속층(113), 제1절연층(114), 제2절연층(128), 제1쓰루홀(116), 제2쓰루홀(117), 제3금속층(118), 제4금속층(119), 제1와이어(131), 제2와이어(132), 및 수지층(140)을 포함한다.
상기 발광소자(100)는 복수의 화합물 반도체층(121-124) 예컨대, 3족-5족 원소의 화합물 반도체를 포함한 LED로 구현되며, 상기 LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 UV LED일 수 있다. 상기 LED의 방출 광은 실시 예의 기술적 범위 내에서 다양한 반도체를 이용하여 구현될 수 있다.
상기 기판(110)은 화합물 반도체가 성장될 수 있는 성장 기판으로 예컨대, 절연 재질 또는 전도성 재질로 구현될 수 있으며, 상기 화합물 반도체와의 격자 상수 차이가 적거나 열 팽창계수의 차이가 적은 물질로 사용할 수 있다. 상기 기판(110)은 Al2O3, SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ga2O3, 및 LiGaO3 등과 같은 종류의 군에서 선택될 수 있다. 이하, 실시 예에서는 상기 기판(110)으로서 성장 기판을 그 예로 설명하기로 한다. 상기 기판(110)의 두께는 100~400um 정도이며, 상기 기판 하면의 래핑 또는/및 폴리싱에 따라 달라질 수 있다.
상기 기판(110)의 상면 또는 그 상에는 요철 패턴이 형성될 수 있으며, 상기 요철 패턴은 주기적 또는 불규적인 간격을 갖고 이격되며, 입사되는 광의 임계각을 변화시켜 줄 수 있다. 이러한 진행하는 광의 임계각을 변화시켜 줌으로써, 광 추출 효율을 개선시켜 줄 수 있다.
상기 기판(110) 위에는 복수의 화합물 반도체층(121-124)이 형성될 수 있다. 상기 복수의 화합물 반도체층(121-124)은 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴을 포함할 수 있으며, 그 재질은 ZnO, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 형성될 수 있다. 상기 복수의 화합물 반도체층(121-124)은 예컨대, 버퍼층(121), 제1도전형 반도체층(122), 활성층(123), 및 제2도전형 반도체층(124)을 포함할 수 있다.
상기 버퍼층(121)은 상기 기판(110) 위에 형성되며, 상기 기판(110)과 반도체과의 격자 상수의 차이 또는/및 열팽창 계수의 차이를 줄여주게 된다. 상기 버퍼층(121) 위에는 언도프드 반도체층(미도시)이 형성되며, 상기 언도프드 반도체층은 예컨대, 의도적으로 도핑을 하지 않는 undoped GaN계 반도체로 형성될 수 있다. 상기 버퍼층(121) 및 언도프드 반도체층은 형성하지 않을 수 있다.
상기 버퍼층(121)의 위 또는/및 아래에는 광 반사 효율을 개선시켜 주기 위해, 광 추출 구조로 형성되거나 서로 다른 굴절률을 갖는 DBR(Distributed bragg reflector) 구조 예컨대, 저굴절층과 고굴절층을 교대로 적층된 반도체층(예: GaN/AlN)을 2주기 이상 적층함으로써, 상기 기판 방향으로 진행하는 광을 효율적으로 반사시켜 줄 수 있다.
상기 버퍼층(121) 위에는 제1도전형 반도체층(122)이 형성되고, 상기 제1도전형 반도체층(122) 위에는 활성층(123)이 형성되며, 상기 활성층(123) 위에는 제2도전형 반도체층(124)이 형성된다. 상기 각 층의 위 또는 아래에는 다른 반도체층 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(122)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(122)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(122)은 활성층(123)과 동일한 면적 또는 다른 면적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(122) 위에는 활성층(123)이 형성되며, 상기 활성층(123)은 단일 양자 우물 구조 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(123)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다.
상기 활성층(123)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다.
상기 활성층(123) 위에는 상기 제2도전형 반도체층(124)이 형성되며, 상기 제2도전형 반도체층(124)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(124)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다.
또한 상기 제2도전형 반도체층(124) 위에는 제3도전형 반도체층 예컨대, 제2도전형과 반대의 극성을 갖는 반도체층이 형성될 수 있다. 이에 따라 상기 화합물 반도체층(121-124)는 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다. 이하의 설명에서는 복수의 화합물 반도체층(121-124)의 최상층에는 제2도전형 반도체층(124)이 배치된 구조를 일 예로 설명하기로 한다.
상기 제2도전형 반도체층(124) 위에는 전류 확산층(125)이 형성되며, 상기 전류 확산층(125)은 상기 제2도전형 반도체층(124) 상에서 전류를 확산시키고 투광성층의 기능하게 된다. 상기 전류 확산층(125)은 형성하지 않을 수 있으며, 실시 예의 기술적 범위 내에서 변경될 수 있다.
상기 전류 확산층(125)은 투광성 산화물 또는 투광성 질화물을 포함하며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중에서 선택적으로 형성될 수 있다. 이러한 전류 확산층(125)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극(127)은 상기 제2도전형 반도체층(124) 및 상기 전류 확산층(125) 중 적어도 한 층에 접촉될 수 있으며, 소정의 패턴 예컨대, 방사형 패턴, 적어도 한 분기형 패턴, 곡선형 패턴, 직선형 패턴, 다각형 패턴, 원형 패턴 등 중 어느 하나이거나 복수 패턴을 선택적으로 혼합할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2전극(127)은 Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Hf, Pt, Ru 및 Au 등 중에서 하나 이상의 물질 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
상기 제1도전형 반도체층(122) 위에는 제1전극(126)이 형성될 수 있다. 상기 제1전극(126)은 패드 또는 소정의 패턴을 포함하며, 그 재질은 Cu, Ti, Cr, Ta, Al, In, Pd, Co, Ni, Ge, Ag, 및 Au 중 어느 하나 또는 복수의 물질을 혼합한 금속으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(122)이 노출된 면적(탑측에 노출된 면적)은 상기 제2도전형 반도체층(124)의 탑측 면적(실질적인 탑측 면적)보다 몇 배 작게 형성될 수 있다.
여기서, 상기 복수의 화합물 반도체층(121-124), 제1전극(126), 제2전극(127), 및 전류 확산층(125) 및 제2절연층(128)은 개별 칩(120)으로 정의될 수 있다.
상기 기판(110)의 상면에는 제1금속층(112) 및 제2금속층(113)이 형성될 수 있다. 상기 제1금속층(112)은 상기 기판 상면 일측 및 상기 복수의 화합물 반도체층(121-124)의 일측에 배치될 수 있다. 상기 제2금속층(113)은 상기 기판 상면에 형성되며, 상기 복수의 화합물 반도체층(121-124)의 타측에 배치된다. 여기서, 상기 복수의 화합물 반도체층(121-124)의 하면과 상기 제1금속층(112) 및 제2금속층(113)의 하면은 동일 평면에 배치될 수 있다. 상기 제1금속층(112) 및 제2금속층(113)은 상기 복수의 화합물 반도체층(121-124) 사이에 배치될 수 있다.
상기 제1금속층(112) 및 제2금속층(113)의 재질은 Cu, Ti, Cr, Ta, Al, In, Pd, Co, Ni, Ge, Ag, 및 Au 중 어느 하나 또는 복수의 물질을 혼합한 금속으로 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 화합물 반도체층(121-124) 중 상기 버퍼층(121)은 상기 제1금속층(112) 및 제2금속층(113)에 접촉되거나 접촉되지 않을 수 있다. 상기 제1금속층(112) 및 제2금속층(113)은 상기 제1도전형 반도체층(122)와 전기적으로 접촉되는 것을 차단하거나 또는 상기 제2금속층(113)과의 전기적인 접촉을 차단할 수 있다.
상기 복수의 화합물 반도체층(121-124)의 상면 및 측면, 그리고 상기 제2금속층(113)의 상면 일부에는 제2절연층(128)이 형성되며, 상기 제2절연층(128)은 상기 복수의 화합물 반도체층(121-124)의 층간 단락을 방지하고, 칩을 보호하며, 반도체층 표면으로 방출되는 광 추출 효율을 개선시켜 줄 수 있다.
상기 제2금속층(113)과 상기 제2전극(127)은 제2접속부재에 의해 전기적으로 연결되고, 상기 제1금속층(112)과 상기 제1전극(126)은 제1접속부재에 의해 전기적으로 연결된다. 상기의 접속부재는 와이어 또는 금속층 등과 같은 전기적인 접속 수단으로 기능하게 된다.
상기 제2접속부재는 상기 제2금속층(113)과 상기 제2전극(127)에 연결된 제와이어(131)일 수 있으며, 상기 제1접속부재는 상기 제1금속층(112)과 상기 제1전극(126)에 연결된 제2와이어(131)일 수 있다. 상기 제2접속부재 및 상기 제1접속부재는 상기 와이어(131,132)를 이용하지 않고, 금속층을 패턴닝하여 상기 금속층과 전극 간을 서로 연결시켜 줄 수 있다. 즉, 제1와이어(131) 및 제2와이어(132) 중 적어도 하나는 금속층으로 사용될 수 있으며, 이러한 실시 예의 기술적 변경은 실시 예의 범위 내에서 구현될 수 있다.
상기 제1절연층(114)은 상기 기판(110)의 상면 둘레에 형성되며, 그 외측면이 단위 패키지의 외측에 노출될 수 있다. 상기 제1절연층(114)의 일부는 상기 제1금속층(112) 및 제2금속층(113)의 상면에 배치되며, 상기 제1금속층(112)과 상기 제2금속층(113)의 외측과 함께 단위 패키지 외부에 노출된다. 상기 제1절연층(114)은 상기 기판(110)의 상측 둘레를 따라 형성될 수 있다.
상기 기판(110)의 하면에는 제3금속층(118) 및 제4금속층(119)이 형성되며, 상기 제3금속층(118)의 일부는 상기 제1금속층(112)에 대응되며, 상기 제4금속층(119)의 일부는 상기 제2금속층(113)에 대응된다. 즉, 상기 제1금속층(112) 및 상기 제3금속층(118)은 상기 기판(110) 양측에 배치되며, 상기 제2금속층(113) 및 상기 제4금속층(119)은 상기 기판 양측에 배치된다.
상기 기판(110)의 일측에는 적어도 하나의 제1쓰루홀(116)이 배치되고, 타측에는 적어도 하나의 제2쓰루홀(117)이 배치된다. 상기 제1쓰루홀(116)은 상기 제1금속층(112), 상기 기판(110), 상기 제3금속층(118)을 수직하게 관통되며, 상기 제1금속층(112)과 상기 제3금속층(118)을 서로 연결시켜 준다. 상기 제2쓰루홀(117)은 상기 제2금속층(113), 상기 기판(110) 및 상기 제4금속층(119)을 수직하게 관통되며, 상기 제2금속층(113)과 상기 제4금속층(119)을 서로 연결시켜 준다.
상기 제1쓰루홀(116) 및 상기 제2쓰루홀(117)은 금속을 포함하는 전도성 비아로서, 상기 기판(110)의 두께 이상의 높이로 형성될 수 있다. 상기 제1쓰루홀(116) 및 상기 제2쓰루홀(117)은 Cu, Cr, Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Hf, Pt, Ru 및 Au 중 적어도 하나를 포함할 수 있다.
상기 제1쓰루홀(116) 및 상기 제2쓰루홀(117)의 직경은 0.5~50um로 형성될 수 있으며, 기판 바닥면에 대해 수직한 직선 형태 또는 비 직선 형태로 형성될 수 있다.
상기 복수의 화합물 반도체층(121-124) 위에는 수지층(140)이 형성되며, 상기 수지층(140)은 실리콘 또는 에폭시와 같은 수지 물질로 형성되거나 투광성 절연 물질로 형성되거나, 상기 공기와 반도체 사이의 굴절률을 갖는 투광성 물질로 형성될 수 있다.
상기 수지층(140)은 형광체 예컨대, 황색 형광체, 적색 형광체, 녹색 형광체, 청색 형광체 중 적어도 하나를 포함할 수 있으며,
상기 수지층(140)은 상기 기판(110) 위에 소정 형상 예컨대, 반구형 또는 다면체 등과 같은 형상으로 형성되며, 상기 수지층(140)의 높이는 상기 와이어(131,132)의 상단보다 높은 높이로 형성될 수 있다. 상기 수지층(140)의 하부는 상기 기판(110)의 상면 전체를 덮는 형태로 형성되며, 이는 상기 수지층(140)의 탑측에서 볼 때 상기 기판(110)의 외측이 상기 수지층(140) 영역으로부터 돌출되지 않는 형태로 형성될 수 있다.
도 2 내지 도 9는 도1의 발광소자 제조과정을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 기판(110) 위에는 제1영역(A1) 양측으로 금속층(111)을 형성하게 된다. 상기 금속층(111)은 단위 패키지의 경계 영역에 배치될 수 있다.
여기서, 상기 금속층(111)의 형성 시점은 상기 화합물 반도체층의 성장 후 형성될 수 있으며, 이 경우 금속층 영역을 마스킹한 후 상기 화합물 반도체층을 형성한 후 상기 금속층을 형성할 수 있다.
도 3 및 도 4를 참조하면, 상기 기판(110)의 제1영역(A1) 상에는 복수의 화합물 반도체층(121-124)이 형성되며, 상기 복수의 화합물 반도체층(121-124) 위에 전류 확산층(125)이 형성될 수 있다.
상기 복수의 화합물 반도체층(121-124)의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 복수의 화합물 반도체층(121-124)은 버퍼층(121), 제1도전형 반도체층(122), 활성층(123) 및 제2도전형 반도체층(124)을 포함하며, 상기 버퍼층(121)은 2족 내지 6족 원소를 사용하여 형성될 수 있으며, 상기 제1도전형 반도체층(122), 활성층(123) 및 제2도전형 반도체층(124)은 3족-5족 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1도전형 반도체층(122)은 n형 반도체층, 상기 제2도전형 반도체층(124)은 p형 반도체층으로 형성되거나, 상기 제1도전형 반도체층(122)은 p형 반도체층, 상기 제2도전형 반도체층(124)은 n형 반도체층으로 형성될 수 있다. 또한 상기 제2도전형 반도체층(124) 위에는 상기 제1도전형과 반대의 극성을 갖는 반도체가 형성될 수 있다. 이에 따라 복수의 화합물 반도체층(121-124)은 n-p접합, p-n접합, n-p-n접합, p-n-p접합 중 적어도 하나를 포함할 수 있다. 이하, 실시 예의 설명의 편의를 위해 상기 복수의 화합물 반도체층(121-124)의 최상층은 제2도전형 반도체층(124)이 배치된 예로 설명하기로 한다.
상기 전류 확산층(125)은 상기 제2도전형 반도체층(124)의 상면 면적 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전류 확산층(125)은 투명 전극 재료로 구현될 수 있으며, 이에 대해 한정하지는 않는다.
메사 에칭을 수행하여 상기 제1도전형 반도체층(122)의 일부를 노출시켜 줄 수 있다.
상기 제1도전형 반도체층(122)의 일부에는 제1전극(126)이 형성되며, 상기 전류 확산층(125) 또는/및 상기 제2도전형 반도체층(124) 위에는 제2전극(127)이 형성될 수 있다. 상기 제2전극(127)은 상기 제2도전형 반도체층(124)에 직접 또는 간접적으로 접촉될 수 있다.
여기서, 상기 복수의 화합물 반도체층(121-124), 제1전극(126), 제2전극(127), 및 전류 확산층(125) 및 제2절연층(128)은 개별 칩(120) 또는 발광 구조물로 정의될 수 있다.
단위 패키지(1P)의 경계 부분에는 제1절연층(114)이 형성될 수 있다. 상기 제1절연층(114)은 상기 기판(110)의 상측 및 상기 금속층(111)의 둘레를 따라 형성된다. 상기 제1절연층(114)은 단위 패키지의 경계 부분에 형성되고, 상기 수지층(140)과의 접착력을 강화시켜 줄 수 있다. 상기 제1절연층(114)은 그 아래의 금속층(111)의 센터 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
제1절연층(114)은 상기 복수의 화합물 반도체층(121-124)의 표면에 형성될 수 있다. 상기 제1절연층(114)은 금속층(111) 및 상기 제1전극(126) 및 상기 제2전극(127)의 본딩 부분을 제외한 영역에 형성될 수 있다.
도 5 및 도 6을 참조하면, 상기 기판(110)의 아래에는 제3금속층(118) 및 제4금속층(119)이 형성될 수 있다. 상기 제3금속층(118) 및 제4금속층(119)은 단위 패키지의 양측에 배치되며, 전기적으로 분리된다. 상기 제3금속층(118) 및 상기 제4금속층(119)은 외부단자로 사용될 수 있다.
드릴이나 레이저 등과 같은 장비를 이용하여 금속층(111)과 상기 제3금속층(118) 및 상기 제4금속층(119)에 관통되는 구멍을 형성시켜 준다. 이러한 구멍에 금속을 이용한 전도성 비아를 형성함으로써, 제1쓰루홀(116) 및 제2쓰루홀(117)이 형성될 수 있다. 상기 제1쓰루홀(116) 및 제2쓰루홀(117)은 도금 방식 또는/및 충진 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1쓰루홀(116)은 상기 기판(110)의 일측에 배치된 제1금속층(112)과 제3금속층(118) 사이를 연결해 주고, 상기 제2쓰루홀(117)은 상기 기판(110)의 타측에 배치된 제2금속층(113)과 제4금속층(119) 사이를 연결해 준다.
도 6 및 도 7을 참조하면, 상기 제1전극(126)과 금속층(111)의 일측은 제1접속부재로 서로 연결되며, 상기 제2전극(127)과 금속층(111)의 타측은 제2접속부재로 서로 연결된다. 상기 제1접속부재는 제1와이어(131)로서 상기 제1전극과 상기 금속층(111) 일측에 본딩되며, 상기 제2접속부재는 제2와이어(132)로서 상기 제2전극(127)과 상기 금속층(111) 타측에 본딩된다.
실시 예는 상기 제1접속부재로서 제1와이어(131)가 아닌, 패터닝된 금속층으로 상기 제1전극(126) 또는 제1도전형 반도체층(122)과 금속층(111)의 일측을 연결시켜 줄 수 있다. 상기 제2접속부재로서 제2와이어(132)가 아닌, 패터닝된 금속층으로 상기 제2전극(127) 또는 제2도전형 반도체층(124)과 상기 금속층(111)의 반대측을 서로 연결시켜 줄 수 있다.
도 7 및 도 8을 참조하면, 상기 기판(110) 위에 수지층(140)이 형성된다. 상기 수지층(140)은 실리콘 또는 에폭시와 같은 재질로 사용하여 반구형 형상 또는 다면체 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 수지층(140)은 사출 성형되거나 트랜스퍼 몰딩 방식으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 수지층(140)에는 형광체가 첨가될 수 있다. 상기 형광체는 황색, 적색, 녹색, 청색 등과 같은 유색의 형광체를 첨가할 수 있으며, 이에 대해 한정하지는 않는다.
도 8 및 도 9를 참조하면, 단위 패키지로 커팅하게 된다. 패키지 커팅 방식은 커팅 장비, 레이저, 브레이킹 장비를 이용하여 커팅할 수 있으며, 이에 대해 한정하지는 않는다.
도 10 및 도 11은 제2실시 예에 따른 발광소자 제조과정을 나타낸 도면이다. 제2실시 예는 상기에 개시된 실시 예들을 참조하기로 한다.
도 10 및 도 11을 참조하면, 발광소자(100A)는 상기 기판(110)의 아래에는 반사층(130)이 형성된다. 상기 반사층(130)은 상기 복수의 화합물 반도체층(121-124)의 반대측에 형성되며, 상기 복수의 화합물 반도체층(121-124)의 하부 면적보다 크게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(130)은 상기 복수의 화합물 반도체층(121-124)으로부터 방출된 광이 상기 기판(110) 방향으로 진행할 때 효과적으로 반사시켜 줄 수 있으며, 이는 광 추출 효율을 개선시켜 줄 수 있다.
상기 반사층(130)은 상기 제3금속층(118) 및 상기 제4금속층(119)과 분리되거나 어느 한 금속층과 전기적으로 접촉될 수 있다. 상기 반사층(130)은 방열 부재로 사용될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 방열 부재로서, 상기 기판(110) 아래에 요철 패턴을 형성하여, 방열 면적을 증가시켜 줄 수 있다.
실시 예는 상기 기판(110) 위 및 아래 중 적어도 하나에 요철 패턴을 두어, 광 추출 효율을 개선시켜 줄 수 있다.
도 12는 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다. 제3실시 예는 상기에 개시된 실시 예들을 참조하기로 한다.
도 12를 참조하면, 발광소자(100B)는 칩 위에 형광체층(135)을 포함한다. 상기 형광체층(135)은 상기 전류 확산층(125) 위에 코팅되거나 필름 형태로 부착될 수 있다. 상기 형광체층(135)에는 황색 형광체, 적색 형광체, 녹색 형광체, 청색 형광체 등을 선택적으로 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 형광체층(135)은 상기 제2절연층(128)을 형성하기 전 또는 후에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 형광체층(135)은 상기 전류 확산층(125)을 통과하는 제1광의 일부를 장 파장의 제2광으로 변환시켜 주게 되며, 이러한 제1광과 제2광의 혼합 광은 발광소자(100B)의 타켓 광으로 발광하게 된다.
도 13은 제4실시 예에 따른 발광소자를 나타낸 측 단면도이다. 제4실시 예는 상기에 개시된 실시 예들을 참조하기로 한다.
도 13을 참조하면, 발광소자(100C)는 제1도전형 반도체층(122)의 일부를 노출하지 않게 된다. 이에 따라 상기 활성층(123)의 면적이 메사 에칭에 의해 감소되는 것을 방지할 수 있다.
상기 제1쓰루홀(116A)은 상기 제1도전형 반도체층(122)과 상기 제4금속층(118A) 사이를 전기적으로 연결시켜 준다. 상기 제1쓰루홀(116A)은 하나 또는 복수개 배치될 수 있으며, 상기 제1도전형 반도체층(122)으로의 전류 주입 효율을 위해 홀 직경이나 홀 패턴 등은 변경될 수 있다.
여기서, 상기 제1쓰루 홀(116A)은 상기 제1도전형 반도체층(122)의 상면 보다 낮은 높이로 형성될 수 있다.
상기 제3금속층(118A)은 반사 및 전극 역할을 수행할 수 있으며, 이에 대해 한정하지는 않는다. 이에 따라 상기 기판(110) 상에 제1금속층(도 1의 112)을 형성하지 않을 수 있다. 또한 제1와이어를 제거함으로써, 와이어 본딩 공정을 생략할 수 있다. 실시 예는 제1절연층이 도시되지 않았으나, 수지층(140)과의 접착을 위해 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 14는 제5실시 예에 따른 발광소자를 나타낸 측 단면도이다. 제5실시 예는 상기에 개시된 실시 예들을 참조하기로 한다.
도 14를 참조하면, 발광소자(100D)는 상기 기판(110)과 반사층(130) 사이에 러프니스(105)를 구비하여, 상기 러프니스(105)은 기판 하면이 요철로 형성되고, 그 요철 표면에 상기 반사층(130)이 형성됨으로써, 상기 반사층(130)의 러피니스(105)는 입사되는 광의 임계각을 변화시켜 주면서 반사시켜 줄 수 있어, 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 기판 아래에 서로 분리된 복수의 금속층을 배치한 후, 상기 복수의 금속층은 서로 분리된 복수의 접속부재에 의해 제1도전형 반도체층과 제2도전형 반도체층을 전기적으로 연결될 수 있다. 상기의 접속부재는 패터닝된 금속
상기 실시 예(들)에 따른 발광소자는 상기 기판 상에 칩을 패키징되고, 모듈 기판 상에 다이 본딩되도록 할 수 있으며, 이러한 발광소자는 적어도 하나가 어레이되어, 지시 장치, 조명 장치, 표시 장치 등의 광원으로 사용될 수 있다. 또한 상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예로 한정하지는 않는다.
상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100:발광소자, 110:기판, 121:버퍼층, 122:제1도전형 반도체층, 123:활성층, 124:제2도전형 반도체층, 125:전류확산층, 126:제1전극, 127:제2전극, 112:제1금속층, 113:제2금속층, 114:제1절연층, 128:제2절연층, 116:제1쓰루 홀, 117:제2쓰루 홀, 118:제3금속층, 119:제4금속층, 131:제1와이어, 132:제2와이어, 140:수지층
Claims (26)
- 기판;
상기 기판 아래에 복수의 금속층;
상기 기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층;
상기 제1도전형 반도체층과 상기 복수의 금속층 중 어느 하나에 전기적으로 연결되는 제1접속부재; 및
상기 제2도전형 반도체층과 상기 복수의 금속층 중 다른 금속층에 전기적으로 연결된 제2접속부재를 포함하는 발광소자. - 제1항에 있어서, 상기 기판은 성장 기판이며 Al2O3, SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ga2O3, 및 LiGaO3 중 어느 하나를 포함하는 발광소자.
- 제1항에 있어서, 상기 기판의 상면 일측에 배치되며 상기 제1도전형 반도체층과 연결된 금속층에 전기적으로 연결되는 제1금속층을 포함하는 발광소자.
- 제3항에 있어서, 상기 기판의 상면 타측에 배치되며 상기 제2도전형 반도체층과 연결된 금속층에 전기적으로 연결된 제2금속층을 포함하는 발광소자.
- 제4항에 있어서, 상기 제1금속층과 상기 제1도전형 반도체층에 연결된 금속층을 서로 연결해 주는 제1쓰루홀; 및 상기 제2금속층과 상기 제2도전형 반도체층에 연결된 금속층을 서로 연결해 주는 제2쓰루홀을 포함하는 발광소자.
- 제5항에 있어서, 상기 제1금속층과 상기 제1도전형 반도층에 연결된 금속층을 서로 연결해주는 금속 패턴 및 와이어 중 적어도 하나를 포함하는 제1접속 부재; 및 상기 제2금속층과 상기 제2도전형 반도체층 사이를 연결해 주는 금속 패턴 및 와이어 중 적어도 하나를 포함하는 제2접속부재를 포함하는 발광소자.
- 제1항에 잇어서, 상기 기판 상면 타측에 배치된 제2금속층; 상기 기판 아래에 상기 제2도전형 반도체층에 전기적으로 연결된 금속층과 상기 제2금속층 사이를 연결해 주는 제2쓰루홀; 상기 제2금속층과 상기 제2도전형 반도체층을 연결해 주는 제2와이어 또는 금속 패턴을 포함하는 발광소자.
- 제1항 또는 제7항에 잇어서, 상기 제1도전형 반도체층에 전기적으로 연결된 금속층과 상기 제1도전형 반도체층 사이를 연결해 주는 제1쓰루 홀을 포함하는 발광소자.
- 제1항에 있어서, 상기 복수의 화합물 반도체층은 상기 기판 위에 2족 내지 6족 화합물 반도체층; 상기 2족 내지 6족 화합물 반도체층 위에 3족 내지 5족 화합물 반도체층을 포함하며, 상기 제1도전형 반도체층, 상기 제1도전형 반도체층 위에 활성층, 상기 활성층 위에 제2도전형 반도체층을 포함하는 발광소자.
- 제6항에 있어서, 상기 제1도전형 반도체층에 형성된 제1전극; 및 상기 제2도전형 반도체층의 위에 형성된 제2전극을 포함하는 발광소자.
- 제6항에 있어서, 상기 제2도전형 반도체층 위에 형성된 투명전극을 포함하는 전류 확산층을 포함하는 발광소자.
- 제1항에 있어서, 상기 기판의 아래에 상기 복수의 화합물 반도체층의 반대측에 형성된 반사층을 포함하는 발광소자.
- 제12항에 있어서, 상기 반사층과 상기 기판 사이에 러프니스를 포함하는 발광소자.
- 제6항에 있어서, 상기 제1도전형 반도체층 위에 상기 제1접속부재와 연결된 제1전극; 및 상기 제2도전형 반도체층 위에 상기 제2접속부재와 연결된 제2전극을 포함하는 발광소자.
- 제1항에 있어서, 상기 기판의 상면 둘레에 배치된 제1절연층을 포함하는 발광소자.
- 제1항 또는 제15항에 있어서, 상기 기판 위에 상기 복수의 화합물 반도체층을 덮는 수지층을 포함하는 발광소자.
- 제15항에 있어서, 상기 수지층은 반구형 또는 다면체 형상을 갖고, 상기 기판의 상측 전체를 덮는 발광소자.
- 제16항에 있어서, 상기 복수의 화합물 반도체층과 상기 수지층 사이에 형광체층을 포함하는 발광소자.
- 기판 위의 제1 및 제2금속층을 형성하는 단계;
상기 기판 위의 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 복수의 화합물 반도체층을 형성하는 단계;
상기 제1도전형 반도체층과 제1금속층을 전기적으로 연결하는 단계;
상기 제2도전형 반도체층과 제2금속층을 전기적으로 연결하는 단계; 및
상기 기판 위에 상기 복수의 화합물 반도체층을 덮는 수지층을 형성하는 단계를 포함하는 발광소자 제조방법. - 제19항에 있어서, 상기 제1도전형 반도체층의 일부를 노출하는 단계;
상기 제1도전형 반도체층 위에 제1전극을 형성하는 단계; 및
상기 제2도전형 반도체층 위에 제2전극을 형성하는 단계를 포함하며,
상기 제1전극은 제1금속층과 전기적으로 연결되며, 상기 제2전극은 상기 제2금속층과 전기적으로 연결되는 발광소자 제조방법. - 제20항에 있어서, 상기 제1금속층및 상기 제1전극은 제1와이어로 연결되며,
상기 제2금속층 및 상기 제2전극은 제2와이어로 연결되는 발광소자 제조방법. - 제21항에 있어서, 상기 수지층이 형성된 복수의 화합물 반도체층을 단위 패키지로 분리하는 단계를 포함하는 발광소자 제조방법.
- 제19항에 있어서, 상기 기판 위의 둘레를 따라 상기 수지층의 아래에 접촉되도록 제1절연층을 형성하는 발광소자 제조방법.
- 제19항 또는 제20항에 있어서, 상기 기판 아래에 상기 제1도전형 반도체층과 전기적으로 연결된 제3금속층을 형성하고, 상기 기판 아래에 상기 제2도전형 반도체층과 전기적으로 연결된 제4금속층을 형성하는 발광소자 제조방법.
- 제24항에 있어서, 상기 기판에 상기 제1금속층과 상기 제3금속층을 연결하는 제1쓰루홀을 형성하고, 상기 제2금속층과 상기 제4금속층을 연결하는 제2쑤루홀을 형성하는 발광소자 제조방법.
- 제19항에 있어서, 상기 복수의 화합물 반도체층 위에 투명금속층 및 형광체층 중 적어도 하나를 형성하는 발광소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100028250A KR101637583B1 (ko) | 2010-03-30 | 2010-03-30 | 발광소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100028250A KR101637583B1 (ko) | 2010-03-30 | 2010-03-30 | 발광소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110108830A true KR20110108830A (ko) | 2011-10-06 |
| KR101637583B1 KR101637583B1 (ko) | 2016-07-07 |
Family
ID=45026259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100028250A KR101637583B1 (ko) | 2010-03-30 | 2010-03-30 | 발광소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101637583B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070041729A (ko) * | 2004-06-30 | 2007-04-19 | 크리 인코포레이티드 | 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로패키징된 발광 소자 |
| KR20080000725A (ko) * | 2006-06-28 | 2008-01-03 | 서울반도체 주식회사 | 발광 칩 및 이를 포함하는 발광 장치 |
| KR20080006181A (ko) * | 2006-07-11 | 2008-01-16 | 주식회사 우리이티아이 | 댐 인캡 식 엘이디 패키지 및 그의 제조방법 |
| KR20090011372A (ko) * | 2007-07-26 | 2009-02-02 | 엘지이노텍 주식회사 | 반도체 발광소자 및 이의 제조방법, 반도체 발광 소자패키지 |
-
2010
- 2010-03-30 KR KR1020100028250A patent/KR101637583B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070041729A (ko) * | 2004-06-30 | 2007-04-19 | 크리 인코포레이티드 | 발광 소자의 패키징을 위한 칩-규모 방법 및 칩 규모로패키징된 발광 소자 |
| KR20080000725A (ko) * | 2006-06-28 | 2008-01-03 | 서울반도체 주식회사 | 발광 칩 및 이를 포함하는 발광 장치 |
| KR20080006181A (ko) * | 2006-07-11 | 2008-01-16 | 주식회사 우리이티아이 | 댐 인캡 식 엘이디 패키지 및 그의 제조방법 |
| KR20090011372A (ko) * | 2007-07-26 | 2009-02-02 | 엘지이노텍 주식회사 | 반도체 발광소자 및 이의 제조방법, 반도체 발광 소자패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101637583B1 (ko) | 2016-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100986560B1 (ko) | 발광소자 및 그 제조방법 | |
| KR101039999B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101081193B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100986353B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR101072034B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101163838B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101014013B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101020995B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR100993077B1 (ko) | 반도체 발광소자 및 그 제조방법, 발광소자 패키지 | |
| KR100986523B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100986374B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR20120107874A (ko) | 발광 다이오드 패키지 및 그의 제조 방법 | |
| JP2013229598A (ja) | 発光素子及び発光素子パッケージ | |
| US10270009B2 (en) | Light-emitting device and light-emitting device package having same | |
| KR100999701B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR102164087B1 (ko) | 발광소자 및 이를 구비한 발광소자 패키지 | |
| KR102250516B1 (ko) | 발광소자 | |
| KR102237144B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR20110097233A (ko) | 발광 소자 및 그 제조방법 | |
| KR102237148B1 (ko) | 발광소자 제조방법 | |
| KR20110101427A (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR101114126B1 (ko) | 발광 장치 및 그 제조방법 | |
| KR101637583B1 (ko) | 발광소자 및 그 제조방법 | |
| KR101481012B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| KR101644501B1 (ko) | 발광소자, 발광 소자 패키지 및 조명장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190612 Year of fee payment: 4 |