KR20110106601A - 박막 트렌지스터의 제조 방법 - Google Patents
박막 트렌지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20110106601A KR20110106601A KR1020100025738A KR20100025738A KR20110106601A KR 20110106601 A KR20110106601 A KR 20110106601A KR 1020100025738 A KR1020100025738 A KR 1020100025738A KR 20100025738 A KR20100025738 A KR 20100025738A KR 20110106601 A KR20110106601 A KR 20110106601A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- source
- drain electrode
- electrode
- gate electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 124
- 238000001020 plasma etching Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000007639 printing Methods 0.000 claims abstract description 33
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 16
- 238000007650 screen-printing Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 6
- 238000007647 flexography Methods 0.000 claims description 4
- 238000007646 gravure printing Methods 0.000 claims description 4
- 238000007645 offset printing Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 80
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910016048 MoW Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- WVDDGKGOMKODPV-UHFFFAOYSA-N Benzyl alcohol Chemical compound OCC1=CC=CC=C1 WVDDGKGOMKODPV-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 229910009372 YVO4 Inorganic materials 0.000 description 3
- 229910002065 alloy metal Inorganic materials 0.000 description 3
- 229910052793 cadmium Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005108 dry cleaning Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000002082 metal nanoparticle Substances 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 2
- SNRUBQQJIBEYMU-UHFFFAOYSA-N dodecane Chemical compound CCCCCCCCCCCC SNRUBQQJIBEYMU-UHFFFAOYSA-N 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 229940079593 drug Drugs 0.000 description 2
- LYCAIKOWRPUZTN-UHFFFAOYSA-N ethylene glycol Natural products OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- IDQBJILTOGBZCR-UHFFFAOYSA-N 1-butoxypropan-1-ol Chemical compound CCCCOC(O)CC IDQBJILTOGBZCR-UHFFFAOYSA-N 0.000 description 1
- JLBXCKSMESLGTJ-UHFFFAOYSA-N 1-ethoxypropan-1-ol Chemical compound CCOC(O)CC JLBXCKSMESLGTJ-UHFFFAOYSA-N 0.000 description 1
- LHENQXAPVKABON-UHFFFAOYSA-N 1-methoxypropan-1-ol Chemical compound CCC(O)OC LHENQXAPVKABON-UHFFFAOYSA-N 0.000 description 1
- LDMRLRNXHLPZJN-UHFFFAOYSA-N 3-propoxypropan-1-ol Chemical compound CCCOCCCO LDMRLRNXHLPZJN-UHFFFAOYSA-N 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910017109 AlON Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 235000019445 benzyl alcohol Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- ULWHHBHJGPPBCO-UHFFFAOYSA-N propane-1,1-diol Chemical compound CCC(O)O ULWHHBHJGPPBCO-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 기판 상에 게이트 전극과 소스 및 드레인 전극이 상하 방향으로 이격되어 형성되고, 게이트 전극과 소스 및 드레인 전극 사이에 게이트 절연막 및 활성층이 형성되며, 드레인 전극의 일부를 노출시키는 콘택홀이 형성되는 박막 트랜지스터의 제조 방법에 관한 것으로서, 게이트 전극, 소스 및 드레인 전극 중 적어도 하나는 프린팅(printing), 쉐도우 마스크(shadow mask)를 이용한 증착 방법 중 적어도 어느 하나의 방법으로 형성되고, 드레인 전극의 일부를 노출시키는 콘택홀은 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching : RIE) 중 적어도 하나의 방법으로 형성된다.
따라서 본 발명에 실시예에 의하면 별도의 포토 공정을 거치지 않는 직접 패터닝 방법으로 게이트 전극, 소스 및 드레인 전극, 콘택홀을 형성함에 따라, 공정을 단순화할 수 있다. 또한 공정 시간 및 공정 비용을 감소시키는 효과가 있다.
따라서 본 발명에 실시예에 의하면 별도의 포토 공정을 거치지 않는 직접 패터닝 방법으로 게이트 전극, 소스 및 드레인 전극, 콘택홀을 형성함에 따라, 공정을 단순화할 수 있다. 또한 공정 시간 및 공정 비용을 감소시키는 효과가 있다.
Description
본 발명은 박막 트렌지스터의 제조 방법에 관한 것으로, 공정을 단순화 하고 제작 비용을 줄일 수 있는 박막 트렌지스터의 제조 방법에 관한 것이다.
일반적인 탑 게이트(top gate) 구조의 박막 트렌지스터는 기판, 기판 상에서 수평 방향으로 상호 이격되어 형성된 소스 및 드레인 전극, 적어도 소스 전극과 드레인 전극 사이 영역에 형성된 활성층, 소스 및 드레인 전극과 활성층 상에 형성된 게이트 절연막, 게이트 절연막 상에 형성된 게이트 전극을 포함한다. 또한, 게이트 절연막의 일부를 제거하여 드레인 전극의 일부를 노출시키는 콘택홀을 포함한다.
상기와 같은 박막 트렌지스터를 제조하는 방법을 간략히 설명하면 먼저, 기판 상에 소스 및 드레인 전극을 형성하기 위한 제 1 도전층을 형성한다. 그리고 제 1 도전층 상에 제 1 감광막을 도포한 후, 제 1 마스크를 이용한 포토 공정을 실시하여 제 1 감광막 마스크 패턴을 형성한다. 이후, 제 1 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 소스 및 드레인 전극을 형성한다. 이어서 소정의 스트립 공정을 실시하여 제 1 감광막 마스크 패턴을 제거한다.
그리고 소스 및 드레인 전극 상에 활성층을 형성하기 위한 금속 산화물 박막을 증착한다. 즉, 소스 및 드레인 전극이 형성된 기판 상측에 적어도 상기 소스 전극과 드레인 전극 사이 영역을 개방하는 쉐도우 마스크를 배치시킨다. 그리고 상기 쉐도우 마스크의 상측에서 금속 산화물을 분사하여 활성층을 형성한다.
이어서, 소스 및 드레인 전극과 활성층이 형성된 기판 상에 게이트 절연막을 형성한다. 이후, 드레인 전극의 일부를 노출하도록 게이트 절연막의 일부를 제거하여 콘택홀(contact hole)을 형성한다. 이를 위해 게이트 절연막 상에 제 2 감광막을 도포한다. 그리고 제 2 마스크를 이용한 포토 공정을 실시하여 제 2 감광막 마스크 패턴을 형성한다. 이때 제 2 감광막 마스크 패턴은 드레인 전극 상부 일부를 제외한 나머지 영역을 차폐하는 형태로 제작된다. 이후, 제 2 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 노출된 게이트 절연막을 제거함으로써 콘택홀을 형성한다. 이로 인해 게이트 절연막의 일부가 제거됨으로써 상기 게이트 절연막 하부에 배치된 드레인 전극의 일부가 노출되는 콘택홀이 형성된다. 이후, 소정의 스크립 공정을 실시하여 제 2 감광막 마스크 패턴을 제거한다.
이후, 게이트 절연막 상측에 게이트 전극을 형성하기 위한 제 2 도전층을 형성한다. 그리고 제 2 도전층 상에 제 3 감광막 패턴을 도포한 후, 제 3 마스크를 이용한 포토 공정을 실시하여 제 3 감광막 마스크 패턴을 형성한다. 이때 제 3 감광막 마스크 패턴은 적어도 활성층 상측에 대응 형성된 게이트 절연막 및 콘택홀 상측을 차폐하는 형태로 제작된다. 이후, 제 3 감광막 마스크 패턴을 식각 마스크로 하는 식각 공정을 실시하여 게이트 전극을 형성한다. 이어서 소정의 스트립 공정을 실시하여 제 3 감광막 마스크 패턴을 제거한다.
이와 같이 종래의 박막 트랜지스터의 제조 방법에서는 소스 및 드레인 전극 , 활성층, 콘택홀 및 게이트 전극 각각을 형성하기 위하여 다수의 포토 공정이 실시되었다. 이에 소스 및 드레인 전극, 활성층, 콘택홀 및 게이트 전극을 형성하기 위해 여러 과정의 공정을 거쳐야 하므로, 공정이 매우 복잡할 뿐만 아니라 많은 시간이 소요되는 단점이 있다. 또한 포토 공정을 위해서는 다수의 약품들이 필요하게 되므로, 비용이 상승하며 상기 다수의 약품들에 의해 환경이 오염되는 문제점이 있다.
본 발명의 일 기술적 과제는 공정을 단순화 하고 제작 비용을 줄일 수 있는 박막 트렌지스터의 제조 방법을 제공하는 데 있다.
또한 본 발명의 일 기술적 과제는 프린팅(printing) 및 쉐도우 마스크(shadow mask)를 이용한 증착 방법 중 어느 하나를 이용한 직접 패터닝 방법으로 게이트 전극, 소스 및 드레인 전극 중 적어도 어느 하나를 형성하고, 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Eteching : RIE) 중 적어도 어느 하나를 이용한 직접 패터닝 방법으로 콘택홀을 형성하는 박막 트렌지스터의 제조 방법을 제공하는 데 있다.
본 발명은 기판 상에 게이트 전극과 소스 및 드레인 전극이 상하 방향으로 이격되어 형성되고, 상기 게이트 전극과 소스 및 드레인 전극 사이에 게이트 절연막 및 활성층이 형성되며, 상기 드레인 전극의 일부를 노출시키는 콘택홀이 형성되는 박막 트랜지스터의 제조 방법에 관한 것으로써, 상기 게이트 전극, 활성층, 소스 및 드레인 전극 중 적어도 하나는 프린팅(printing), 쉐도우 마스크(shadow mask)를 이용한 증착 방법 중 적어도 어느 하나의 방법으로 형성되고, 상기 드레인 전극의 일부를 노출시키는 콘택홀은 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching : RIE) 중 적어도 하나의 방법으로 형성된다.
상기 쉐도우 마스크를 이용한 증착 방법에 의해 게이트 전극, 활성층, 소스 및 드레인 전극 중 어느 하나를 형성하는 데 있어서, 상기 게이트 전극이 형성될 영역이 대응 개방된 개방부가 마련된 게이트 전극용 쉐도우 마스크, 활성층이 형성될 영역이 개방된 개방부가 마련된 활성층용 쉐도우 마스크, 상기 소스 및 드레인 전극이 형성될 영역이 대응 개방된 개방부가 마련된 소스 및 드레인 전극용 쉐도우 마스크 각각의 상측에서 도전 물질을 분사한다.
상기 프린팅 방법은 스크린 프린팅(screen printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(Gravure-Offset printing), 롤 투 롤 프린팅(Roll-to-Roll Printing) 및 플랙소그래피 프린팅(flexography printing) 방법을 포한한다.
상기 드레인 전극 상에 형성된 막의 일부를 제거하여 상기 드레인 전극의 일부를 노출시킴으로써, 콘택홀을 형성한다.
상기 소스 및 드레인 전극 상에 게이트 절연막이 형성되는 경우, 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching : RIE) 중 적어도 하나의 방법으로 상기 드레인 전극 상에 대응 형성된 게이트 절연막의 일부를 개방하여 콘택홀을 형성한다.
상기 소스 및 드레인 전극 상에 보호막이 형성되는 경우, 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching : RIE) 중 적어도 하나의 방법으로 상기 드레인 전극 상에 대응 형성된 보호막의 일부를 개방하여 콘택홀을 형성한다.
상기 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching: RIE) 중 적어도 하나의 방법을 이용하여 콘택홀을 형성하는 방법에 있어서,
상기 콘택홀이 형성될 위치를 대응 개방하는 개방부가 마련된 식각 마스크를 이용한다.
상기 레이저 스크라이빙(laser scribing)을 이용하여 콘택홀을 형성하는 방법에 있어서,
상기 콘택홀이 형성될 위치를 대응 개방하는 개방부가 마련된 식각 마스크 상측에서 레이저를 조사하면, 상기 레이저가 상기 개방부를 통해 조사되어 상기 드레인 전극 상에 형성된 막의 일부를 제거함으로써, 콘택홀을 형성한다.
상기 반응성 이온 에칭(Reactive Ion Etching: RIE) 방법을 이용하여 콘택홀을 형성하는 방법에 있어서,
상기 콘택홀이 형성될 위치를 대응 개방하는 개방부가 마련된 식각 마스크를 기판 상측에 배치시킨 후, 플라즈마 방전과 반응성 가스의 반응에 의해 발생된 전자 파티클 형태의 활성종(Radical)이 상기 식각 마스크의 개방부를 통해 드레인 전극 상에 형성된 막과 반응하여 상기 막의 일부를 제거함으로써 콘택홀을 형성한다.
상술한 바와 같이 본 발명의 실시예들에 의하면, 프린팅 방법으로 도전 물질을 도포하여 게이트 전극 및 소스 및 드레인 전극 중 적어도 어느 하나를 형성한다. 즉, 포토 공정을 거치지 않고, 프린팅 방법을 이용한 직접 패터닝 방법으로 게이트 전극 및 소스 및 드레인 전극 중 적어도 어느 하나를 형성한다. 또한 쉐도우 마스크를 이용하여 게이트 전극 및 소스 및 드레인 전극 중 적어도 어느 하나를 형성한다. 즉, 포토 공정을 거치지 않고 쉐도우 마스크를 이용한 증착 방법을 통해 직접 패터닝 방법으로 게이트 전극, 소스 및 드레인 전극 중 적어도 하나를 형성한다.
그리고 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching: RIE) 중 적어도 하나의 방법으로 소스 및 드레인 전극 상부에 형성된 박막의 일부를 제거하여 콘택홀을 형성한다. 즉, 포토 공정을 거치지 않고, 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching: RIE) 중 적어도 하나의 방법을 이용한 직접 패터닝 방법으로 콘택홀을 형성한다.
이와 같이 본 발명의 실시예에서는 전체 공정에 있어서 포토 공정을 거치지 않거나, 일부 공정에서 포토 공정을 하지 않고도 게이트 전극, 소스 및 드레인 전극, 콘택홀을 형성할 수 있다. 따라서 전체 공정 또는 일부 공정을 단순화시킬 수 있다. 따라서 박막 트렌지스터를 제작하는 데 걸리는 공정 시간 및 비용을 감소시킬 수 있다.
도 1a 내지 도 1g는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법을 순서적으로 도시한 단면도
도 2a 내지 도 2h는 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법을 순서적으로 도시한 단면도
도 3은 본 발명의 제 3 실시예에 따른 바텀 게이트(bottom gate) 구조의 박막 트랜지스터를 도시한 단면도
도 2a 내지 도 2h는 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법을 순서적으로 도시한 단면도
도 3은 본 발명의 제 3 실시예에 따른 바텀 게이트(bottom gate) 구조의 박막 트랜지스터를 도시한 단면도
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1g는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조 방법을 순서적으로 도시한 단면도이다.
도 1a 및 도 1b를 참조하면, 프린팅(printing) 방법으로 기판(s) 상에 제 1 도전 물질(110)을 도포하여 소스 및 드레인 전극(111, 112)을 형성한다. 여기서 기판(s)은 유리, 플리스틱 및 아크릴과 같은 투광성 절연 기판 또는 절연막이 코팅된 스텐레스 기판을 사용할 수 있다. 물론 이에 한정되지 않고 기판(s)으로 가요성 기판을 사용할 수 있다. 실시예에서는 기판(s)으로 유리 기판을 사용한다. 이러한 기판(s) 상에 소스 및 드레인 전극(111, 112)을 형성하기 위하여 프린팅 방법 예를 들어, 도 1a 에 도시된 바와 같이 스크린 프린팅(screen printing) 방법으로 기판(s) 상에 제 1 도전 물질(110)을 도포한다. 즉, 기판(s) 상에 제 1 스탠실 마스크를 배치한 후, 페이스트 혹은 용액 형태의 제 1 도전 물질(110)을 스탠실 마스크 상에 도포한다. 여기서 제 1 스텐실 마스크는 수평 방향으로 상호 이격된 소스 전극(111) 및 드레인 전극(112)을 형성하기 위한 개방부가 마련된 것을 사용한다. 그리고 스퀴지를 이용하여 제 1 스텐실 마스크 상의 제 1 도전 물질(110)을 이동시켜 스텐실 마스크의 개방부에 의해 노출된 기판(s) 상면에 제 1 도전 물질(110)을 도포한다. 여기서 페이스트 혹은 용액 형태의 제 1 도전 물질(110)을 금속 나노 파티클과 유기 용매를 혼합하여 제조한다. 금속 나노 파티클은 Si, Mo, MoW, Al, Cd, Nd, W, Ti, Au, Ta, Cu, Ag 및 ITO 와 ZnO를 포함하는 투명 전도성 물질 그리고 이들의 합금 금속 중 어느 하나를 사용한다. 이때, 투명한 소스 및 드레인 전극(111, 112)을 제작하기 위해서는 ITO 및 Z nO 중 어느 하나를 사용하는 것이 효과적이다. 또한, 불투명한 소스 및 드레인 전극(111, 112)을 제작하기 위해서는 Mo, MoW, Mo/Al/Mo, Cu, Al 및 Ag 중 어느 하나를 이용하여 형성하는 것이 효과적이다. 또한 금속 나노 파티클과 혼합되는 유기 용매는 에탄올, 프로판올, 메톡시 프로판올, 에톡시 프로판올, 프로폭시 프로판올, 부톡시 프로판올, 프로판디올, 도데칸글리콜 및 벤질 알코올 중 어느 하나를 사용할 수 있다. 물론 이에 한정되지 않고, 다양한 용매들이 사용될 수 있다. 또한 유기 용매에는 스크린 프린팅이 가능하고, 패터닝된 후 흘러내리지 않고 그 형상을 유지할 수 있도록 점도를 갖을 수 있도록 계면활성제가 더 첨가될 수 있다. 이어서 기판(s) 상면에 도포된 제 1 도전 물질(110)을 소정의 온도로 열처리하여 건조시킨다. 이를 통해 도 1b에 도시된 바와 같이, 기판(s) 상에 상호 이격 배치된 소스 및 드레인 전극(111, 112) 이 형성된다.
상기에서는 프린팅 방법 중 하나인 스크린 프린팅 방법을 예를 들어 설명하였으나, 이에 한정되지 않고 다양한 프린팅 방법을 사용하여 소스 및 드레인 전극(111, 112)을 형성할 수 있다. 즉, 그라비아 프린팅(Gravure printing) 및 그라비아 오프셋 프린팅(Gravure-Offset printing), 롤 투 롤 프린팅(Roll-to-Roll Printing) 및 플랙소그래피 프린팅(Flexography printing) 방법 등 다양한 프린팅 방법을 적용할 수 있다.
도 1c 및 도 1d를 참조하면, 쉐도우 마스크를 이용한 증착 공정을 실시하여 활성층(200)을 형성한다. 이때, 활성층(200)은 소스 전극(111)과 드레인 전극(112) 사이 영역과 상기 사이 영역과 인접한 소스 및 드레인 전극(111, 112) 상측 일부에 형성된다. 이를 위해 쉐도우 마스크는 소스 전극(111)과 드레인 전극(112) 사이 영역과 상기 사이 영역에 인접한 소스 및 드레인 전극(111, 112) 의 상측 일부를 개방하는 것을 사용하는 것이 바람직하다. 그리고 MOCVD(Metal Organic Chemical Vapor Deposition) 방법을 이용하여 금속 산화물을 증착시켜, 도 1d에 도시된 바와 같이 활성층(200)을 형성한다. 이때 실시예에서는 ZnO로 이루어진 활성층(200)을 형성한다. 즉, 기판(s) 상측에 쉐도우 마스크를 기판(s) 상측에 배치시킨 후, 금속 원료 물질과 반응 가스를 동시에 공급하여 소스 및 드레인 전극(111, 112) 사이 영역에 활성층(200)을 형성한다. 이때 금속 원료 물질로 다이에틸 아연(Diethylzinc:DEZ) 및 다이메틸아연(Dimethylzinc:DMZ) 중 적어도 어느 하나를 사용하고, 반응가스로 산소(O2) 함유 가스를 사용하는 것이 바람직하다. 실시예에서는 MOCVD 방법으로 활성층(200)을 형성하였으나 이에 한정되지 않고 sputter, PECVD, CVD, 및 ALD 등의 다양한 증착 방법으로 활성층(200)을 형성할 수 있다. 또한, 이에 한정되지 않고 프린팅 방법으로 활성층(200)을 형성할 수 있다. 그리고 스핀 코팅(spin coating) 방식으로 슬릿 노즐(slit nozzle)을 이용한 코팅 방식으로 활성층(200)을 형성하기 위한 박막을 코팅하고, 리프트 오프(lift off) 또는 에칭(etching) 공정을 추가하여 활성층(200)을 형성할 수도 있다.
도 1e를 참조하면, 소스 및 드레인 전극(111, 112) 및 활성층(200)이 형성된 기판(s) 상에 게이트 절연막(300)을 형성한다. 이때, 별도의 쉐도우 마스크를 사용하지 않고 기판(s) 전체에 게이트 절연막(300)을 형성한다. 여기서 게이트 절연막(300)으로 산화막 및 질화막을 포함하는 무기 절연 물질을 사용하는 것이 바람직하다. 실시예에서는 SiO2, SiN, SiON, Al2O3, Ta2O5 중 어느 하나를 이용하여 게이트 절연막(300)을 형성한다. 또한, SiO2 상에 SiN을 적층하여ㄱ게게이트 절연막을 형성할 수도 있다. 물론 이에 한정되지 않고, 유기 절연 물질을 사용할 수도 있다. 본 실시예에서는 실리콘 산화막(SiO2)을 사용하여 게이트 절연막(300)을 형성한다.
도 1f 및 도 1g를 참조하면, 드라이 에칭(dry etching) 방법 중 하나인 반응성 이온 에칭(Reactive Ion Etching: RIE) 방법을 이용하여, 게이트 절연막(300)의 일부를 제거함으로써, 드레인 전극(112)의 일부를 노출시키는 콘택홀(contact hole)(311)을 형성한다. 이를 간단히 설명하면, 먼저 도 1f에 도시된 바와 같이 드레인 전극(112) 상측의 적어도 일부를 개방하는 개방부를 포함하는 식각 마스크를 배치시킨다. 그리고 도시되지는 않았지만 챔버(미도시) 내부에 플라즈마를 방전시키고 반응성 가스를 주입하여, 플라즈마 방전에 의한 전자 파티클 형태의 활성종(Radica)을 발생시킨한다. 여기서 반응성 가스로 SF6, NF3, F2, CF4, C2F6, C3F8 및 Cl이 포함된 Gas 중 어느 하나를 사용하는 것이 바람직하다. 이때, 활성종(Radica)은 식각 마스크의 개방부에 의해 노출된 게이트 절연막(300)을 향해 가속되어, 상기 노출된 게이트 절연막(300)을 제거한다. 따라서 도 1g에 도시된 바와 같이 드레인 전극(112)의 일부를 노출시키 콘택홀(311)이 형성된다.
콘택홀(311)을 형성하는 방법은 상기에서 설명한 반응성 이온 에칭(RIE)에 한정되지 않고 레이저 스크라이빙(Laser scribing) 공정을 이용하여 형성할 수도 있다. 이를 설명하면, 먼저 드레인 전극(112) 상측의 적어도 일부를 개방하는 개방부를 포함하는 식각 마스크를 기판(s) 상측에 배치시킨다. 그리고 식각 마스크의 개방 영역의 상측에서 레이저를 조사하여 게이트 절연막(300)을 제거함으로써, 드레인 전극(112)의 일부를 노출시키는 콘택홀(311)을 형성한다. 이때, 레이저 스크라이빙 공정에 사용되는 레이저로는 Nd:YLF(Nd:LiYF4), Nd:YAG(Nd:Y3Al5O12), Nd:YVO(Nd:YVO4), Nd:LSB(Nd:LaSc3(BO3)4), Nd:NNO(Nd:NiNbO3) 중 어느 하나를 사용할 수 있다. 이후 레이저 스크라이빙 공정 중에 발생된 파티클을 건식 세정 방식인 석션(suction) 장치를 이용하여 제거한다.
도 1h 및 1i를 참조하면, 프린팅 방법으로 게이트 절연막(300) 상에 제 2 도전 물질(410)을 도포하여 게이트 전극(411)을 형성한다. 실시예에서는 도 1h에 도시된 바와 같이, 스크린 프린팅 방법으로 게이트 절연막(300) 상에 제 2 도전 물질(410)을 프린팅한다. 즉, 게이트 절연막(300) 상측에 제 2 스텐실 마스크를 배치한 후, 페이스트 혹은 용액 형태의 제 1 도전 물질(110)을 제 2 스탠실 마스크 상에 도포한다. 여기서 게이트 전극(411)을 형성하기 위한 제 2 도전성 물질은 Si, Mo, MoW, Al, Cd, Nd, W, Ti, Au, Ta, Cu, Ag 및 ITO 와 ZnO를 포함하는 투명 전도성 물질 그리고 이들의 합금 금속 중 어느 하나를 사용한다. 이때, 투명한 게이트 전극(411)을 제작하기 위해서는 ITO 및 ZnO 중 어느 하나를 사용하는 것이 효과적이다. 또한, 불투명한 게이트 전극(411을 제작하기 위해서는 Mo, MoW, Mo/Al/Mo, Cu, Al 및 Ag 중 어느 하나를 이용하여 형성하는 것이 효과적이다. 그리고 제 2 스텐실 마스크는 활성층(200) 상측에 형성된 게이트 절연막(300) 및 콘택홀(311) 상측을 대응 개방하는 개방부를 갖는 것을 사용하는 것이 바람직하다. 또한, 게이트 절연막(300) 상측을 대응 개방하는 개방부와 콘택홀(311) 상측을 개방하는 개방부 사이는 폐쇄되어 있는 것이 더욱 바람직하다. 그리고 스퀴지를 이용하여 제 2 스텐실 마스크 상의 제 2 도전 물질(410)을 도포한다. 실시예에서는 게이트 전극(411)을 형성하기 위한 제 2 도전 물질(410)로 상기에서 전술한 제 1 도전 물질(110)과 동일한 것을 사용한다. 이를 통해 도 1i에 도시된 바와 같이, 활성층(200) 상측에 형성된 게이트 절연막(300) 상측 및 콘택홀(311) 상측에 게이트 전극(411)이 대응 형성된다.
상기에서는 프린팅 방법 중 하나인 스크린 프린팅(screen printing) 방법을 예를 들어 설명하였으나, 이에 한정되지 않고 다양한 프린팅 방법을 사용하여 게이트 전극(411)을 형성할 수 있다. 즉, 그라비아 프린팅(Gravure printing) 및 그라비아 오프셋 프린팅(Gravure-Offset printing), 롤 투 롤 프린팅(Roll-to-Roll Printing) 및 플랙소그래피 프린팅(Flexography printing) 방법 등 다양한 프린팅 방법을 적용할 수 있다.
그리고 도시되지는 않았지만, 이와 같이 형성된 박막 트랜지스터 상에 예를 들어 유기발광소자(OLED)가 형성된다. 이때 유기발광소자의 양전극과 박막 트렌지스터의 콘택홀(311) 상에 형성된 게이트 전극(411) 사이에는 전극 배선이 형성된다. 이에 콘택홀(311)에 의해 게이트 절연막(300)으로부터 노출된 드레인 전극(112)이 상기 전극 배선과 접속되어 유기발광소자의 양전극과 접속된다.
이와 같이 제 1 실시예에서는 프린팅 방법으로 소스 및 드레인 전극(111, 112) 과 게이트 전극(411)을 형성하고, 반응성 이온 에칭(RIE) 방법 및 레이저 스크라이빙 방법 중 어느 하나를 이용하여 콘택홀(311)을 형성한다. 즉, 포토 공정을 실시하지 않고, 프린팅 방법을 통한 직접 패터닝 방법으로 소스 및 드레인 전극(111, 112) 과 게이트 전극(411)을 형성한다. 또한, 포토 공정을 실시하지 않고, 반응성 이온 에칭(RIE) 방법 및 레이저 스크라이빙 방법 중 어느 하나를 통한 직접 패터닝 방법으로 콘택홀(311)을 형성한다. 이에, 박막 트랜지스터를 제작하기 위한 공정이 단순화 되고 공정에 드는 시간 및 비용을 줄일 수 있다.
도 2a 내지 도 2h는 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조 방법을 순서적으로 도시한 단면도이다. 하기에서는 제 1 실시예와 중복 되는 내용은 생략하거나 간략히 설명한다.
도 2a 및 도 2b를 참조하면, 제 1 쉐도우 마스크를 이용한 증착 방법을 통해 기판(s) 상에 소스 및 드레인 전극(111, 112)을 형성한다. 즉, 도 2a에 도시된 바와 같이 기판(s) 상측에 제 1 쉐도우 마스크를 배치시키고 제 1 도전 물질을 기판(s) 상에 증착한다. 이때, 실시예에서는 Si, Mo, MoW, Al, Cd, Nd, W, Ti, Au, Ta, Cu, Ag 및 ITO 와 ZnO를 포함하는 투명 전도성 물질 그리고 이들의 합금 금속 중 어느 하나를 증착하여 소스 및 드레인 전극(111, 112)을 형성한다. 그리고, 제 1 마스크는 수평 방향으로 상호 이격된 소스 전극(111) 및 드레인 전극(112)을 형성하기 위한 개방부가 마련된 것을 사용한다. 그리고 제 1 쉐도우 마스크 상측에서 제 1 도전 물질을 분사하면, 도 2b에 도시된 바와 같이 상기 제 1 도전 물질이 기판(s) 상에 측작되어 소스 및 드레인 전극(111, 112)을 형성한다.
도 2c 및 도 2d를 참조하면, 제 2 쉐도우 마스크를 이용하여 증착 공정을 실시하여 소스 전극(111)과 드레인 전극(112) 사이 영역과 상기 사이 영역과 인접한 소스 및 드레인 전극(111, 112) 상측 일부에 활성층(200)을 형성한다. 이때 상기 제 2 쉐도우 마스크는 소스 전극(111)과 드레인 전극(112) 사이 영역과 상기 사이 영역에 인접한 소스 및 드레인 전극(111, 112) 의 상측 일부를 개방하는 것을 사용하는 것이 바람직하다. 그리고 MOCVD(Metal Organic Chemical Vapor Deposition) 방법을 이용하여 금속 산화물 예를 들어, ZnO를 증착시켜, 도 2d에 도시된 바와 같이 활성층(200)을 형성한다.
도 2e를 참조하면, 활성층(200)이 형성된 기판(s) 무기 절연 물질 예를 들어, 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(300)을 형성한다. 물론 이에 한정되지 않고, SiO2, SiN, SiON, Al2O3 및 Ta2O5 등의 다양한 재료를 이용하여 게이트 절연막(300)을 형성할 수도 있다. 이때, 별도의 쉐도우 마스크를 사용하지 않고 기판(s) 전체에 게이트 절연막(300)을 형성한다.
도 2f 및 도 2g를 참조하면, 레이저 스크라이빙(laser scribing) 방법을 이용하여, 게이트 절연막(300)의 일부를 제거함으로써, 드레인 전극(112) 일부를 노출시키는 콘택홀(311)을 형성한다. 즉, 도 2f에 도시된 바와 같이 드레인 전극(112) 상측의 적어도 일부를 개방하는 개방부를 포함하는 식각 마스크를 배치시킨다. 그리고 식각 마스크의 개방 영역의 상측에서 레이저를 조사하여 게이트 절연막(300)을 제거함으로써, 드레인 전극(112)의 일부를 노출시키는 콘택홀(311)을 형성한다. 이때, 레이저 스크라이빙 공정에 사용되는 레이저로는 Nd:YLF(Nd:LiYF4), Nd:YAG(Nd:Y3Al5O12), Nd:YVO(Nd:YVO4), Nd:LSB(Nd:LaSc3(BO3)4), Nd:NNO(Nd:NiNbO3) 중 어느 하나를 사용할 수 있다. 이후 레이저 스크라이빙 공정 중에 발생된 파티클을 건식 세정 방식인 석션(suction) 장치를 이용하여 제거한다. 콘택홀(311)을 형성하는 방법은 이에 한정되지 않고 반응성 이온 에칭(RIE) 방법을 이용하여 형성할 수도 있다.
도 2h 및 2i를 참조하면, 제 3 쉐도우 마스크를 이용한 증착 방법을 통해 게이트 전극(411)을 형성한다. 즉, 먼저 게이트 절연막(300) 상측에 제 3 쉐도우 마스크를 배치 시킨다. 여기서 제 3 쉐도우 마스크는 활성층(200) 상측에 형성된 게이트 절연막(300) 및 콘택홀(311) 상측을 대응 개방하는 개방부를 갖는 것을 사용하는 것이 바람직하다. 또한, 게이트 절연막(300) 상측을 대응 개방하는 개방부와 콘택홀(311) 상측을 개방하는 개방부 사이는 폐쇄되어 있는 것이 더욱 바람직하다. 그리고 제 3 쉐도우 마스크 상측에서 제 2 도전 물질을 분사한다. 실시예에서는 게이트 전극(411)을 형성하기 위한 제 2 도전 물질로 상기에서 전술한 제 1 도전 물질과 동일한 것을 사용한다. 이를 통해 도 2i에 도시된 바와 같이, 활성층(200) 상측에 형성된 게이트 절연막(300) 상측 및 콘택홀(311) 상측에 게이트 전극(411)이 대응 형성된다.
이와 같이 제 2 실시예에서는 제 1 및 제 2 쉐도우 마스크를 이용하여 소스 및 드레인 전극(111, 112) 과 게이트 전극(411)을 형성하고, 반응성 이온 에칭(RIE) 방법 및 레이저 스크라이빙 방법 중 어느 하나를 이용하여 콘택홀(311)을 형성한다. 즉, 포토 공정을 실시하지 않고, 쉐도우 마스크를 이용한 직접 패터닝 방법으로 소스 및 드레인 전극(111, 112) 과 게이트 전극(411)을 형성한다. 또한, 포토 공정을 실시하지 않고, 반응성 이온 에칭 방법 및 레이저 스크라이빙 방법 중 어느 하나를 이용한 직접 패터닝 방법으로 콘택홀(311)을 형성한다. 이에, 박막 트랜지스터를 제작하기 위한 공정이 단순화 되고 공정에 드는 시간 및 비용을 줄일 수 있다.
본 발명의 제 1 및 제 2 실시예에서와 같은 박막 트렌지스터 제조 방법은 디자인 룰(Design Rule)이 10㎛ 이상 바람직하게는 30㎛ 이상의 박막 트렌지스터 제작에 적용되는 것이 효과적이다.
상기 제 1 실시예에서는 프린팅 방법으로 소스 및 드레인 전극(111, 112), 게이트 전극(411)을 형성하고, 반응성 이온 에칭(RIE) 및 레이저 스크라이빙 중 어느 하나를 이용하여 콘택홀(311)을 형성하였다. 또한, 제 2 실시예에서는 쉐도우 마스크를 이용한 증착 방법으로 소스 및 드레인 전극(111, 112), 활성층(200), 게이트 전극(411)을 형성하고, 반응성 이온 에칭(RIE) 및 레이저 스크라이빙 중 어느 하나를 이용하여 콘택홀(311)을 형성하였다. 하지만 이에 한정되지 않고 다양한 조합의 공정이 가능하다. 예를 들어, 프린팅 방법으로 소스 및 드레인 전극(111, 112)을 형성하고, 쉐도우 마스크를 이용한 증착 방법으로 게이트 전극(411)을 형성할 수도 있다. 또한 쉐도우 마스크를 이용한 증착 방법으로 소스 및 드레인 전극(111, 112)을 형성하고, 프린팅 방법으로 게이트 전극(411)을 형성할 수도 있다.
상기에서는 탑 게이트(top gate) 구조의 박막 트렌지스터의 제조 방법을 예를 들어 설명하였으나, 이에 한정되지 않고 예를 들어, 바텀(bottom gate) 구조의 박막 트렌지스터 등의 다양한 구조의 박막 트렌지스터에 제조에 적용될 수 있다.
도 3a 내지 도 3c는 본 발명의 제 3 실시예에 따른 바텀 게이트(bottom gate) 구조의 박막 트랜지스터의 제조 방법을 순서적으로 도시한 단면도이다.
하기에서는 도 3a 내지 도 3c를 참조하여 본 발명의 제 3 실시에에 따른 바텀 게이트(bottom gate) 구조의 박막 트렌지스터의 제조 방법을 순서적으로 설명한다. 이때, 상기 제 1 및 제 2 실시예에서 설명한 내용과 중복되는 내용은 생략하거가 간략히 설명한다.
도 3a를 참조하면 바텀(bottom gate) 구조의 박막 트랜지스터를 제작하기 위하여 먼저, 기판(s) 상에 게이트 전극(411)을 형성한다. 이때, 도시되지는 않았지만 프린팅 예를 들어 스크린 프린팅 방법으로 기판(s) 상에 게이트 전극을 형성한다. 이후, 게이트 전극(411)이 형성된 기판(s) 전면에 게이트 절연막(300)을 형성한다. 이어서, 쉐도우 마스크를 이용한 증착 방법으로 게이트 전극(411) 상측에 대응하는 게이트 절연막(300) 상에 활성층(200)을 형성한다. 그리고, 쉐도우 마스크를 이용한 증착 방법을 통해 활성층(200) 상측에 소스 및 드레인 전극(111, 112)을 형성한다. 이때 소스 및 드레인 전극(111, 112)은 활성층(200) 상에서 상호 이격되도록 형성되는 것이 바람직하다. 이후, 게이트 전극(411), 게이트 절연막(300), 활성층(200), 소스 및 드레인 전극(111, 112)이 형성된 기판(s) 상에 보호막(800)을 형성한다. 실시예에서는 SiNx를 이용하여 보호막(800)을 형성하나, 이에 한정되지 않고 SiO2, Al2O3, AlON, AlN, Si3N4, SiON, MgO 등의 다양한 재료를 이용하여 보호막(800)을 형성할 수도 있다. 그리고 레이저 스크라이빙(laser scribing) 방법을 이용하여, 보호막(800)의 일부를 제거함으로써, 드레인 전극(112) 일부를 노출시키는 콘택홀(311)을 형성한다. 즉, 드레인 전극(112) 상측의 적어도 일부를 개방하는 개방부를 포함하는 식각 마스크를 배치시킨다. 그리고 식각 마스크의 개방 영역의 상측에서 레이저를 조사하여 보호막(800)을 제거함으로써, 드레인 전극(112)의 일부를 노출시키는 콘택홀(311)을 형성한다. 이때, 레이저 스크라이빙 공정에 사용되는 레이저로는 Nd:YLF(Nd:LiYF4), Nd:YAG(Nd:Y3Al5O12), Nd:YVO(Nd:YVO4), Nd:LSB(Nd:LaSc3(BO3)4), Nd:NNO(Nd:NiNbO3) 중 어느 하나를 사용할 수 있다. 이후 레이저 스크라이빙 공정 중에 발생된 파티클을 건식 세정 방식인 석션(suction) 장치를 이용하여 제거한다. 콘택홀(311)을 형성하는 방법은 이에 한정되지 않고 반응성 이온 에칭(RIE) 방법을 이용하여 형성할 수도 있다.
이어서, 도 3b 및 도 3c에 도시된 바와 같이, 제 1 전극용 쉐도우 마스크(911)를 이용한 증착 방법을 통해 제 1 전극(900)을 형성한다. 여기서 제 1 전극(900)은 예를 들어, 유기발광소자(OLED)의 제 1 전극일 수 있다. 이를 위해, 먼저 보호막(800) 및 콘택홀(311)이 형성된 기판(s) 상측에 제 1 전극용 쉐도우 마스크(911)를 배치시킨다. 여기서, 제 1 전극용 쉐도우 마스크(911)는 적어도 보호막 상부 일부와 컨택홀(311) 상측을 대응 개방하는 개방부를 갖는 것을 사용하는 것이 바람직하다. 그리고 제 1 전극용 쉐도우 마스크(911) 상측에서 제 1 전극용 도전 물질을 분사한다. 실시예에서는 제 1 전극(900)을 형성하기 위한 제 1 전극용 도전 물질로 ITO를 사용한다. 이를 통해 도 3c에 도시된 바와 같이, 콘택홀(311)을 통해 드레인 전극(112)과 접속되도록 제 1 전극(900)이 형성된다.
상기에서는 프린팅 방법을 통해 게이트 전극(411)을 형성하고, 쉐도우 마스크를 이용한 증착 방법을 통해 활성층(200), 소스 및 드레인 전극(111, 112)을 형성하는 것을 예를 들어 설명하였다. 하지만 이에 한정되지 않고, 쉐도우 마스크를 이용한 증착 방법을 이용하여 게이트 전극(411) 및 활성층(200)을 형성하고, 프린팅 방법으로 소스 및 드레인 전극(111, 112)을 형성할 수도 있다.
S: 기판 111: 소스 전극
112: 드레인 전극 200: 활성층
300: 게이트 절연막 400: 게이트 전극
112: 드레인 전극 200: 활성층
300: 게이트 절연막 400: 게이트 전극
Claims (9)
- 기판 상에 게이트 전극과 소스 및 드레인 전극이 상하 방향으로 이격되어 형성되고, 상기 게이트 전극과 소스 및 드레인 전극 사이에 게이트 절연막 및 활성층이 형성되며, 상기 드레인 전극의 일부를 노출시키는 콘택홀이 형성되는 박막 트랜지스터의 제조 방법에 있어서,
상기 게이트 전극, 활성층, 소스 및 드레인 전극 중 적어도 하나는 프린팅(printing), 쉐도우 마스크(shadow mask)를 이용한 증착 방법 중 적어도 어느 하나의 방법으로 형성되고,
상기 드레인 전극의 일부를 노출시키는 콘택홀은 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching : RIE) 중 적어도 하나의 방법으로 형성되는 박막 트렌지스터의 제조 방법. - 청구항 1에 있어서,
상기 쉐도우 마스크를 이용한 증착 방법에 의해 게이트 전극, 활성층, 소스 및 드레인 전극 중 어느 하나를 형성하는 데 있어서,
상기 게이트 전극이 형성될 영역이 대응 개방된 개방부가 마련된 게이트 전극용 쉐도우 마스크, 활성층이 형성될 영역이 개방된 개방부가 마련된 활성층용 쉐도우 마스크, 상기 소스 및 드레인 전극이 형성될 영역이 대응 개방된 개방부가 마련된 소스 및 드레인 전극용 쉐도우 마스크 각각의 상측에서 도전 물질을 분사하는 박막 트렌지스터의 제조 방법. - 청구항 1에 있어서,
상기 프린팅 방법은 스크린 프린팅(screen printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(Gravure-Offset printing), 롤 투 롤 프린팅(Roll-to-Roll Printing) 및 플랙소그래피 프린팅(flexography printing) 방법을 포함하는 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 드레인 전극 상에 형성된 막의 일부를 제거하여 상기 드레인 전극의 일부를 노출시킴으로써, 콘택홀을 형성하는 박막 트랜제스터의 제조 방법. - 청구항 4에 있어서,
상기 소스 및 드레인 전극 상에 게이트 절연막이 형성되는 경우, 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching : RIE) 중 적어도 하나의 방법으로 상기 드레인 전극 상에 대응 형성된 게이트 절연막의 일부를 개방하여 콘택홀을 형성하는 박막 트렌지스터의 제조 방법. - 청구항 4에 있어서,
상기 소스 및 드레인 전극 상에 보호막이 형성되는 경우, 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching : RIE) 중 적어도 하나의 방법으로 상기 드레인 전극 상에 대응 형성된 보호막의 일부를 개방하여 콘택홀을 형성하는 박막 트렌지스터의 제조 방법. - 청구항 1에 있어서,
상기 레이저 스크라이빙(laser scribing) 및 반응성 이온 에칭(Reactive Ion Etching: RIE) 중 적어도 하나의 방법을 이용하여 콘택홀을 형성하는 방법에 있어서,
상기 콘택홀이 형성될 위치를 대응 개방하는 개방부가 마련된 식각 마스크를 이용하는 박막 트랜지스터의 제조 방법. - 청구항 7에 있어서,
상기 레이저 스크라이빙(laser scribing)을 이용하여 콘택홀을 형성하는 방법에 있어서,
상기 콘택홀이 형성될 위치를 대응 개방하는 개방부가 마련된 식각 마스크 상측에서 레이저를 조사하면, 상기 레이저가 상기 개방부를 통해 조사되어 상기 드레인 전극 상에 형성된 막의 일부를 제거함으로써, 콘택홀을 형성하는 박막 트랜지스터의 제조 방법. - 청구항 7에 있어서,
상기 반응성 이온 에칭(Reactive Ion Etching: RIE) 방법을 이용하여 콘택홀을 형성하는 방법에 있어서,
상기 콘택홀이 형성될 위치를 대응 개방하는 개방부가 마련된 식각 마스크를 기판 상측에 배치시킨 후, 플라즈마 방전과 반응성 가스의 반응에 의해 발생된 전자 파티클 형태의 활성종(Radical)이 상기 식각 마스크의 개방부를 통해 드레인 전극 상에 형성된 막과 반응하여 상기 막의 일부를 제거함으로써, 콘택홀을 형성하는 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100025738A KR101689691B1 (ko) | 2010-03-23 | 2010-03-23 | 박막 트렌지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100025738A KR101689691B1 (ko) | 2010-03-23 | 2010-03-23 | 박막 트렌지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110106601A true KR20110106601A (ko) | 2011-09-29 |
| KR101689691B1 KR101689691B1 (ko) | 2016-12-27 |
Family
ID=44956374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100025738A KR101689691B1 (ko) | 2010-03-23 | 2010-03-23 | 박막 트렌지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101689691B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180121119A (ko) * | 2017-04-28 | 2018-11-07 | 전자부품연구원 | 적층구조체 및 그의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020017687A1 (en) * | 1991-03-06 | 2002-02-14 | Shunpei Yamazaki | Semiconductor device and method for forming the same |
| KR100756286B1 (ko) * | 2005-03-16 | 2007-09-06 | 한국과학기술원 | 집적형 박막 태양전지 및 그 제조 방법 |
| WO2008047928A1 (en) * | 2006-10-19 | 2008-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20100065845A1 (en) * | 2007-04-10 | 2010-03-18 | Masaya Nakayama | Organic electroluminescence display device |
-
2010
- 2010-03-23 KR KR1020100025738A patent/KR101689691B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020017687A1 (en) * | 1991-03-06 | 2002-02-14 | Shunpei Yamazaki | Semiconductor device and method for forming the same |
| KR100756286B1 (ko) * | 2005-03-16 | 2007-09-06 | 한국과학기술원 | 집적형 박막 태양전지 및 그 제조 방법 |
| WO2008047928A1 (en) * | 2006-10-19 | 2008-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20100065845A1 (en) * | 2007-04-10 | 2010-03-18 | Masaya Nakayama | Organic electroluminescence display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180121119A (ko) * | 2017-04-28 | 2018-11-07 | 전자부품연구원 | 적층구조체 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101689691B1 (ko) | 2016-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI529810B (zh) | 製造對於源極－汲極金屬蝕刻使用濕式製程之金屬氧化物或金屬氮氧化物薄膜電晶體之方法 | |
| KR100794612B1 (ko) | 유기 반도체 소자 및 그 제조 방법 | |
| US7427529B2 (en) | Deposition of permanent polymer structures for OLED fabrication | |
| KR101299389B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| EP3373337A1 (en) | Carbon nanotube semiconductor device and preparation method therefor | |
| KR100986024B1 (ko) | 투명 전극 패턴 제조 방법 및 이를 갖는 전기 광학 소자의제조 방법 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US9117914B1 (en) | VTFT with polymer core | |
| CN111048592B (zh) | 一种薄膜场效应晶体管结构及制作方法 | |
| JP2024518760A (ja) | Ｏｌｅｄデバイス用の導電性酸化物オーバーハング構造 | |
| KR101483193B1 (ko) | 박막 패터닝 방법 및 이를 이용한 전기 광학 소자 | |
| US20150257283A1 (en) | Forming vertically spaced electrodes | |
| JP4281584B2 (ja) | 半導体装置の製造方法 | |
| US9147770B1 (en) | VTFT with extended electrode | |
| CN109728003A (zh) | 显示基板、显示装置和显示基板的制造方法 | |
| KR101689691B1 (ko) | 박막 트렌지스터의 제조 방법 | |
| US9202898B2 (en) | Fabricating VTFT with polymer core | |
| KR102042532B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US9129993B1 (en) | Forming a VTFT using printing | |
| KR20040066156A (ko) | Ｅｌ 디스플레이 장치와 그 제조 방법 | |
| US20150257260A1 (en) | Vertically spaced electrode structure | |
| CN101958403B (zh) | 电光器件及其制造方法 | |
| US9236486B2 (en) | Offset independently operable VTFT electrodes | |
| KR20120119266A (ko) | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치 | |
| CN108064414A (zh) | 阵列基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 4 |