KR20110101676A - 반도체 소자 및 그의 형성 방법 - Google Patents

반도체 소자 및 그의 형성 방법 Download PDF

Info

Publication number
KR20110101676A
KR20110101676A KR1020100020858A KR20100020858A KR20110101676A KR 20110101676 A KR20110101676 A KR 20110101676A KR 1020100020858 A KR1020100020858 A KR 1020100020858A KR 20100020858 A KR20100020858 A KR 20100020858A KR 20110101676 A KR20110101676 A KR 20110101676A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
semiconductor device
carbon nanotubes
graphene
Prior art date
Application number
KR1020100020858A
Other languages
English (en)
Other versions
KR101129930B1 (ko
Inventor
장치환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100020858A priority Critical patent/KR101129930B1/ko
Priority to US12/834,002 priority patent/US8357927B2/en
Publication of KR20110101676A publication Critical patent/KR20110101676A/ko
Application granted granted Critical
Publication of KR101129930B1 publication Critical patent/KR101129930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기판 상에 탄소나노튜브를 성장시키는 단계와, 상기 탄소나노튜브의 내,외부에 절연막을 형성하는 단계와, 상기 절연막 상부에 그래핀(Graphene)을 형성하는 단계를 포함하여, 탄소나노튜브에 의해 확장된 영역만큼 채널영역을 확보함으로써 숏 채널 효과로 인해 발생되는 문제를 해결하고, 채널저항이 작으므로 초고속으로 동작하는 소자의 구현이 용이하며, 탄소나노튜브를 이용함으로써 30nm 급 이하의 반도체 소자에 적용하여 미세한 크기의 반도체 소자를 노광원의 한계에 관계없이 형성할 수 있는 효과를 제공한다.

Description

반도체 소자 및 그의 형성 방법{Semiconductor device and method for forming the same}
본 발명은 반도체 소자 및 그의 형성 방법에 관한 것으로, 보다 자세하게는 그래핀(graphene)을 이용한 게이트를 포함하는 반도체 소자 및 그의 형성 방법에 관한 것이다.
최근의 대부분의 전자 제품들(electronic appliances)은 반도체 소자(semiconductor devices)를 구비한다. 반도체 소자는 트랜지스터, 저항 및 커패시터 등의 전자 부품(electronic element)들을 구비하며, 이들 전자 부품들은 전자 제품들의 부분적 기능을 수행할 수 있도록 설계된 후, 반도체 기판 상에 집적된다. 예를 들면, 컴퓨터 또는 디지털 카메라 등의 전자 제품들은 정보 저장을 위한 메모리 칩(memory chip), 정보 제어를 위한 처리 칩(processing chip) 등의 반도체 소자들을 구비하고, 메모리 칩 및 처리 칩은 반도체 기판 상에 집적된 전자 부품들을 구비한다.
반도체 소자들은 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해, 점점 더 고집적화될 필요가 있다. 반도체 메모리 소자의 집적도가 높아지면서 디자인 룰(design rule)이 감소하게 되어 반도체 소자의 패턴도 미세화되고 있다. 반도체 기판을 이루는 실리콘 물질의 특성 한계와 제조공정의 한계 등으로 인해, 향후 수년 후부터는, 실리콘 기반의 반도체 소자를 더 이상 고집적화 및 고성능화시키는 것은 어려울 것이라 예상되고 있다.
이에, 실리콘 기반의 반도체 소자의 한계를 뛰어넘을 수 있는 차세대 소자에 대한 연구가 진행되고 있다. 예컨대, 탄소나노튜브(carbon nanotube)(CNT)와 같은 나노구조체를 적용하여 우수한 성능의 미세 소자를 제조하려는 시도가 이루어지고 있다. 탄소나노튜브는 직경이 수 내지 수십 나노미터(nm) 정도로 매우 작아, 소자의 미세화에 유리할 수 있고, 높은 이동도(mobility), 높은 전기전도도, 높은 열전도도, 강한 기계적 강도 등 우수한 특성을 갖는다. 따라서 탄소나노튜브는 기존 소자의 한계를 극복할 수 있는 물질로 주목받고 있다.
그러나 탄소나노튜브를 반도체 소자에 적용함에 있어서 해결해야 할 문제점들이 있기 때문에 아직까지 이를 적용한 소자의 구현이 용이하지 않다. 대표적으로, 탄소나노튜브를 재현성(reproducibility) 있게 합성하기 어렵다는 문제와 합성된 탄소나노튜브를 취급(handling)하기 어렵다는 문제가 있다. 예컨대, 탄소나노튜브를 이용해서 소자를 구현하기 위해서는, 탄소나노튜브를 소자 제작용 기판의 원하는 영역에 정확하게 배열할 수 있는 기술이 요구된다. 그 밖에도, 하나의 소자에 탄소나노튜브와 그와 다른 나노구조체를 함께 적용하기가 용이하지 않으므로, 고성능의 다양한 소자의 구현에 제약이 따른다. 따라서 탄소나노튜브를 이용하여 반도체 소자를 형성하기 위해서는 기술의 개발이 요구되는 실정이다.
한편, 최근 개발되고 있는 반도체 소자의 디자인 룰(design rule)이 감소됨에 따라 그에 대응해서 채널 길이(channel length)도 감소되고 있는 실정이다. 이러한 추세는, 저장 단위가 되는 셀 트랜지스터 뿐만 아니라 주변 회로의 트랜지스터의 채널 길이도 감소시키고 있는 실정이다. 그 결과, 특정한 소자에서 요구하는 트랜지스터(Transistor)의 문턱전압(Vt) 타겟을 구현함에 있어서 기존의 평면(plannar) 트랜지스터 구조로는 그 한계에 부딪히고 있다. 이로인해 3차원 게이트를 이용하는 기술이 개발되고 있지만 3차원 게이트를 적용하기 위해서는 복잡한 기술의 적용이 불가피하며 이로인한 불량을 방지하기 어렵다.
본 발명은 반도체 소자의 고집적화로인해 채널의 길이가 짧아져 숏 채널 효과가 발생하여 유발되는 문제를 해결하고자 한다.
본 발명에 따른 반도체 소자는 반도체 기판 상에 성장된 탄소나노튜브와, 상기 탄소나노튜브의 내,외부에 형성된 절연막과, 상기 절연막 표면에 형성된 그래핀(Graphene)을 포함하는 것을 특징으로 한다.
그리고, 상기 탄소나노튜브는 수직성장된 것을 특징으로 한다.
그리고, 상기 절연막은 고유전(high-K)물질을 포함하는 것을 특징으로 한다.
그리고, 상기 절연막은 지르코늄 산화물, PZT 또는 하프늄 산화물을 포함하는 것을 특징으로 한다.
그리고, 상기 절연막은 산화막을 포함하는 것을 특징으로 한다.
그리고, 상기 절연막은 질화막을 포함하는 것을 특징으로 한다.
그리고, 상기 절연막은 탄화막을 포함하는 것을 특징으로 한다.
그리고, 상기 그래핀은 모노레이어(mono layer)를 포함하는 것을 특징으로 한다.
그리고, 상기 그래핀은 멀티레이어(multi layer)를 포함하는 것을 것을 특징으로 한다.
본 발명에 따른 반도체 소자는 반도체 기판 상에 탄소나노튜브를 성장시키는 단계와, 상기 탄소나노튜브의 내,외부에 절연막을 형성하는 단계와, 상기 절연막 표면에 그래핀(Graphene)을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 탄소나노튜브를 성장시키는 단계는 상기 반도체 기판의 일부를 노출시키는 마스크 패턴을 형성하는 단계와, 상기 반도체 기판의 표면에너지를 증가시키는 단계와, 상기 반도체 기판에 성장소스를 주입하여 수직성장시키는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 반도체 기판의 표면에너지를 증가시키는 단계는 상기 마스크 패턴을 마스크로 불활성기체를 이용한 플라즈마 표면처리를 수행하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 반도체 기판의 표면에너지를 증가시키는 단계는 상기 반도체 기판 상에 실리콘산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 탄소나노튜브를 성장시키는 단계에서 상기 성장소스는 탄소, 수소 및 이들의 조합 중 어느 하나인 것을 특징으로 한다.
그리고, 상기 탄소나노튜브를 성장시키는 단계에서 상기 성장소스를 주입하여 성장시키는 단계는 화학적기상증착방법 중에서 PECVD(Plasma Enhanced CVD), MOCVD(Metal Organic CVD), LPCVD(Low Pressure CVD) 또는 HPCVD(High Pressure CVD)를 이용하는 것을 특징으로 한다.
그리고, 상기 탄소나노튜브를 성장시키는 단계에서 상기 성장소스는 CH4,C2H6,C4H8 계열의 가스를 포함하는 것을 특징으로 한다.
그리고, 상기 탄소나노튜브를 성장시키는 단계에서 상기 성장소스를 주입하여 성장시키는 단계는 200 내지 1000℃에서 수행되는 것을 특징으로 한다.
그리고, 상기 절연막을 형성하는 단계는 고유전체 물질(high-K)을 이용하는 것을 특징으로 한다.
그리고, 상기 절연막을 형성하는 단계는 지르코늄 산화물, PZT 또는 하프늄 산화물을 형성하는 것을 특징으로 한다.
그리고, 상기 절연막을 형성하는 단계에서 상기 절연막은 산화막을 포함하는 것을 특징으로 한다.
그리고, 상기 절연막을 형성하는 단계에서 상기 절연막은 질화막을 포함하는 것을 특징으로 한다.
그리고, 상기 절연막을 형성하는 단계에서 상기 절연막은 탄화막을 포함하는 것을 특징으로 한다.
그리고, 상기 절연막을 형성하는 단계는 원자층 증착방법(Atomic Layer Deposition) 또는 화학적기상증착방법을 이용하는 것을 특징으로 한다.
그리고, 상기 절연막 표면에 그래핀을 형성하는 단계는 상기 절연막 표면에 촉매층을 형성하는 단계와 상기 촉매층 상에 성장소스를 주입하여 상기 그래핀을 성장시키는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 촉매층을 형성하는 단계는 화학적기상증착방법 또는 원자층 증착방법을 이용하는 것을 특징으로 한다.
그리고, 상기 촉매층을 형성하는 단계는 철(Fe), 니켈(Ni), 코발트(Co) 및 이들의 조합 중 어느 하나를 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 상기 촉매층에 성장소스를 주입하여 상기 그래핀을 성장시키는 단계는 CH4,C2H6,C4H8 계열의 가스, 수소, 아르곤 가스 및 이들의 조합 중 어느 하나를 이용하는 것을 특징으로 한다.
그리고, 상기 그래핀을 성장시키는 단계는 화학적기상증착방법 또는 원자층 증착방법을 이용하는 것을 특징으로 한다.
본 발명은 탄소나노튜브에 의해 확장된 영역만큼 채널영역을 확보함으로써 숏 채널 효과로 인해 발생되는 문제를 해결하고, 채널저항이 작으므로 초고속으로 동작하는 소자의 구현이 용이하며, 탄소나노튜브를 이용함으로써 30nm 급 이하의 반도체 소자에 적용하여 미세한 크기의 반도체 소자를 노광원의 한계에 관계없이 형성할 수 있는 효과를 제공한다.
도 1은 본 발명에 따른 반도체 소자를 나타낸 평면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 형성 방법을 나타낸 단면도.
이하에서는 본 발명의 실시예에 따라 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명에 따른 반도체 소자는 반도체 기판(100) 상에 성장된 탄소나노튜브(110)와, 탄소나노튜브(110)의 내,외부에 형성된 절연막(120)과, 절연막 표면에 형성된 그래핀(130)을 포함한다. 여기서, 탄소나노튜브(110)는 채널이 형성되는 영역을 나타내고, 절연막(120)은 게이트 절연막을 나타내며, 그래핀(130)은 게이트 전극을 나타내는 것이 바람직하다.
여기서, 탄소나노튜브(110)는 반도체 기판(100)에 불활성 기체를 이용한 플라즈마 표면처리를 수행하여 탄소, 수소 및 이들의 조합중 어느하나의 분위기에서 수직성장시키는 것이 바람직하다. 이와같이 탄소나노튜브(110)는 수직성장되므로 좁은 면적에서 고집적화될 수 있는 유리한 구조를 제공하도록 하고, 노광원의 한계에 관계없이 용이하게 구현할 수 있다. 그리고, 절연막(120)은 고유전(high-K) 물질로 형성되는 것이 바람직하며, 보다 구체적으로는 지르코늄 산화물계열, PZT 계열, 하프늄 산화물계열인 SiO2, SiON, SiO2/Si3N4, TaON, Ta2O5, Al2O3, HfO2, TiO2, SrTiO3, (Ba, Sr)TiO3, (Pb, Sr)TiO3, ZrO2 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 형성하는 것이 바람직하다. 이외에도 절연막(120)은 산화막, 질화막 또는 탄화막을 포함하는 것이 바람직하다. 그리고, 그래핀(130)은 모노레이어(mono layer) 또는 멀티레이어(multi layer)인 것이 바람직한데, 여기서 모노레이어는 탄소층이 한층인 구조를 의미하고, 멀티 레이어는 탄소층이 2 내지 3층으로 적층된 구조를 의미한다.
도 2a에 도시된 바와 같이, 반도체 기판(100) 상에 마스크 패턴(105)을 형성한다. 마스크 패턴(105)은 감광막을 도포한 후, 노광 및 현상 공정을 수행하여 형성되는 감광막 패턴을 이용할 수 있다. 이어서, 마스크 패턴(105)을 포함하는 전체 상부에 불활성 기체를 이용한 플라즈마 표면처리를 수행하여 마스크 패턴(105)에 의해 노출된 반도체 기판(100)의 표면을 울퉁불퉁하게 형성한다. 여기서, 마스크 패턴(105)은 반도체 기판(100)의 표면에너지를 증가시키기 위하여 수행되는 불활성 기체의 플라즈마 표면처리에 손상되지 않는 것이라면 감광막 이외의 다른 물질로도 변경 가능하다. 그 다음, 마스크 패턴(105)에 의해 노출된 반도체 기판(100) 상에 불활성 기체를 이용한 플라즈마 표면처리를 수해하여 반도체 기판(100)의 표면에너지를 증가시킨다. 여기서, 불활성 기체를 이용한 플라즈마 표면처리를 수행하여 반도체 기판(100)의 표면에너지를 증가시키는 이유는 표면에너지가 증가된 영역내에서 탄소나노튜브(Carbon nanotube)의 수직성장을 용이하게 하기 때문이다. 반도체 기판(100)의 표면에너지를 증가시키기 위한 방법으로 플라즈마 표면처리에 한정되는 것은 아니고 반도체 기판 상에 실리콘 산화물을 형성하는 방법을 이용할 수 있다.
도 2b에 도시된 바와 같이, 마스크 패턴(105)에 의해 노출된 반도체 기판(100) 상부에 탄소나노튜브(110)를 수직성장시킨다. 여기서, 탄소나노튜브(110)를 수직성장시키기 위한 성장소스로는 탄소, 수소 및 이들의 조합 중 어느하나를 이용하는 것이 바람직하다. 또한, 물리적기상증착방법(Physical Vapor Deposition), 화학적기상증착방법(Chemical Vapor Deposition), 원자층증착방법(Atomic Layer Deposition), 퍼니스(furnace), 레이저(Laser), 플라즈마(Plasma), 기상합성 또는 전기분해를 이용하여 성장되는 것이 바람직하다. 보다 바람직하게는 화학적기상증착방법 중에서도 PECVD(Plasma Enhanced CVD), MOCVD(Metal Organic CVD), LPCVD(Low Pressure CVD) 또는 HPCVD(high Pressure CVD)이 적합하다. 반응가스로는 탄소를 포함하는 CH4,C2H6,C4H8 계열의 가스를 이용하고, 200 내지 1000℃에서 성장시키는 것이 바람직하다. 본 발명에서 형성되는 탄소나노튜브(110)는 후속 공정에서 형성되는 그래핀에 의하여 채널이 형성되는 영역으로 이해되는 것이 바람직하다. 탄소나노튜브(110)는 수 내지 수십나노의 폭을 가지므로 반도체 소자의 디자인에 따라 다수개 또는 수십개를 형성함으로써 미세한 폭을 용이하게 구현할 수 있다. 또한, 탄소나노튜브(110) 수직성장되므로 채널 길이를 확보하여 반도체 소자의 특성을 향상시킬 수 있는 효과를 제공한다.
도 2c에 도시된 바와 같이, 탄소나노튜브(110)의 내,외부를 포함하는 전체 상부에 절연막(120)을 형성한다. 여기서, 절연막(120)은 고유전체 물질(high-K)로 형성되는 것이 바람직하다. 예를들면 지르코늄 산화물계열, PZT 계열, 하프늄 산화물계열인 SiO2, SiON, SiO2/Si3N4, TaON, Ta2O5, Al2O3, HfO2, TiO2, SrTiO3, (Ba, Sr)TiO3, (Pb, Sr)TiO3, ZrO2 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 형성하는 것이 바람직하다. 이외에도 절연막(120)은 산화막, 질화막 또는 탄화막을 포함하는 것이 바람직하다. 또한, 절연막(120)은 원자층증착방법 또는 화학적기상증착방법으로 형성되는 것이 바람직한데, 상술한 증착방법은 간격이 매우좁은 탄소나노튜브(110)의 내, 외부에 균일하게 증착되도록 한다. 여기서, 절연막(120)은 게이트 절연막의 역할을 하는 것이 바람직하다.
도 2d에 도시된 바와 같이, 절연막(120)을 포함하는 전체 상부에 원자층증착방법 또는 화학적기상증착방법을 이용하여 철(Fe), 니켈(Ni), 코발트(Co) 및 이들의 조합 중 어느 하나를 촉매층(미도시)으로 형성하는 것이 바람직하다. 이어서, CH4,C2H6,C4H8 계열의 가스, 수소, 아르곤 가스 및 이들의 조합 중 어느 하나를 이용하여 화학적기상증착방법, 물리적기상증착방법, 원자층증착방법, 퍼니스, 전기, 레이저 또는 플라즈마를 이용하여 그래핀(Graphene,130)을 형성하는 것이 바람직하다. 여기서 그래핀(130)은 모노 레이어 또는 멀티 레이어로 형성되는 것이 바람직하다.
도 2e에 도시된 바와 같이, 그래핀(130)과 절연막(120)을 식각하여 게이트 구조를 완성한다. 보다 구체적으로는 탄소나노튜브(110)의 측벽에 형성된 절연막(120)의 측벽에 형성된 그래핀(130)을 식각마스크로 반도체 기판(100) 상부에 형성된 그래핀(130)과 절연막(120)을 제거하는 것이 바람직하다.
상술한 바와 같이, 본 발명은 탄소나노튜브를 이용하여 게이트 몸체를 미리 형성하고 그 상부에 게이트 절연막의 역할을 수행하는 절연막을 형성하고, 게이트 전극의 역할을 하는 그래핀을 성장시켜, 탄소나노튜브에 채널이 형성되도록 함으로써 숏 채널 효과를 근본적으로 개선하는 것에 기술적 특징이 있다. 또한, 채널이 형성되는 탄소나노튜브는 채널저항이 낮아 초고속 동작을 요하는 반도체 소자에 용이하게 적용될 수 있다.

Claims (28)

  1. 반도체 기판 상에 성장된 탄소나노튜브;
    상기 탄소나노튜브의 내,외부에 형성된 절연막; 및
    상기 절연막 표면에 형성된 그래핀(Graphene)을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 탄소나노튜브는
    수직성장된 것을 특징으로 하는 반도체 소자.
  3. 청구항 1에 있어서,
    상기 절연막은
    고유전(high-K)물질을 포함하는 것을 특징으로 하는 반도체 소자.
  4. 청구항 1에 있어서,
    상기 절연막은
    지르코늄 산화물, PZT 또는 하프늄 산화물을 포함하는 것을 특징으로 하는 반도체 소자.
  5. 청구항 1에 있어서,
    상기 절연막은
    산화막을 포함하는 것을 특징으로 하는 반도체 소자.
  6. 청구항 1에 있어서,
    상기 절연막은
    질화막을 포함하는 것을 특징으로 하는 반도체 소자.
  7. 청구항 1에 있어서,
    상기 절연막은
    탄화막을 포함하는 것을 특징으로 하는 반도체 소자.
  8. 청구항 1에 있어서,
    상기 그래핀은 모노레이어(mono layer)를 포함하는 것을 특징으로 하는 반도체 소자.
  9. 청구항 1에 있어서,
    상기 그래핀은 멀티레이어(multi layer)를 포함하는 것을 특징으로 하는 반도체 소자.
  10. 반도체 기판 상에 탄소나노튜브를 성장시키는 단계;
    상기 탄소나노튜브의 내,외부에 절연막을 형성하는 단계; 및
    상기 절연막 표면에 그래핀(Graphene)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  11. 청구항 10에 있어서,
    상기 탄소나노튜브를 성장시키는 단계는
    상기 반도체 기판의 일부를 노출시키는 마스크 패턴을 형성하는 단계;
    상기 반도체 기판의 표면에너지를 증가시키는 단계; 및
    상기 반도체 기판에 성장소스를 주입하여 수직성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  12. 청구항 11에 있어서,
    상기 반도체 기판의 표면에너지를 증가시키는 단계는
    상기 마스크 패턴을 마스크로 불활성기체를 이용한 플라즈마 표면처리를 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  13. 청구항 11에 있어서,
    상기 반도체 기판의 표면에너지를 증가시키는 단계는
    상기 반도체 기판 상에 실리콘산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  14. 청구항 11에 있어서
    상기 탄소나노튜브를 성장시키는 단계에서 상기 성장소스는
    탄소, 수소 및 이들의 조합 중 어느 하나인 것을 특징으로 하는 반도체 소자의 형성 방법.
  15. 청구항 11에 있어서,
    상기 탄소나노튜브를 성장시키는 단계에서 상기 성장소스를 주입하여 성장시키는 단계는
    화학적기상증착방법 중에서 PECVD(Plasma Enhanced CVD), MOCVD(Metal Organic CVD), LPCVD(Low Pressure CVD) 또는 HPCVD(High Pressure CVD)를 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  16. 청구항 11에 있어서,
    상기 탄소나노튜브를 성장시키는 단계에서 상기 성장소스는
    CH4,C2H6,C4H8 계열의 가스를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  17. 청구항 11에 있어서,
    상기 탄소나노튜브를 성장시키는 단계에서 상기 성장소스를 주입하여 성장시키는 단계는
    200 내지 1000℃에서 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  18. 청구항 10에 있어서,
    상기 절연막을 형성하는 단계는
    고유전체 물질(high-K)을 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  19. 청구항 10에 있어서,
    상기 절연막을 형성하는 단계는
    지르코늄 산화물, PZT 또는 하프늄 산화물을 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  20. 청구항 10에 있어서,
    상기 절연막을 형성하는 단계에서,
    상기 절연막은 산화막을 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  21. 청구항 10에 있어서,
    상기 절연막을 형성하는 단계에서,
    상기 절연막은 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  22. 청구항 10에 있어서,
    상기 절연막을 형성하는 단계에서,
    상기 절연막은 탄화막을 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  23. 청구항 10에 있어서,
    상기 절연막을 형성하는 단계는
    원자층 증착방법(Atomic Layer Deposition) 또는 화학적기상증착방법을 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  24. 청구항 10에 있어서,
    상기 절연막 표면에 그래핀을 형성하는 단계는
    상기 절연막 표면에 촉매층을 형성하는 단계; 및
    상기 촉매층 상에 성장소스를 주입하여 상기 그래핀을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  25. 청구항 24에 있어서,
    상기 촉매층을 형성하는 단계는
    화학적기상증착방법 또는 원자층 증착방법을 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  26. 청구항 24에 있어서,
    상기 촉매층을 형성하는 단계는
    철(Fe), 니켈(Ni), 코발트(Co) 및 이들의 조합 중 어느 하나를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  27. 청구항 24에 있어서,
    상기 촉매층에 성장소스를 주입하여 상기 그래핀을 성장시키는 단계는
    CH4,C2H6,C4H8 계열의 가스, 수소, 아르곤 가스 및 이들의 조합 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  28. 청구항 24에 있어서,
    상기 그래핀을 성장시키는 단계는
    화학적기상증착방법 또는 원자층 증착방법을 이용하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020100020858A 2010-03-09 2010-03-09 반도체 소자 및 그의 형성 방법 KR101129930B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100020858A KR101129930B1 (ko) 2010-03-09 2010-03-09 반도체 소자 및 그의 형성 방법
US12/834,002 US8357927B2 (en) 2010-03-09 2010-07-11 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100020858A KR101129930B1 (ko) 2010-03-09 2010-03-09 반도체 소자 및 그의 형성 방법

Publications (2)

Publication Number Publication Date
KR20110101676A true KR20110101676A (ko) 2011-09-16
KR101129930B1 KR101129930B1 (ko) 2012-03-27

Family

ID=44559078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100020858A KR101129930B1 (ko) 2010-03-09 2010-03-09 반도체 소자 및 그의 형성 방법

Country Status (2)

Country Link
US (1) US8357927B2 (ko)
KR (1) KR101129930B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048310B2 (en) 2012-10-29 2015-06-02 Samsung Electronics Co., Ltd. Graphene switching device having tunable barrier
KR20160003403A (ko) * 2014-07-01 2016-01-11 에스케이이노베이션 주식회사 수직배향 탄소 나노 튜브 집합체의 제조방법
KR20190033010A (ko) * 2017-09-20 2019-03-28 도쿄엘렉트론가부시키가이샤 그래핀 구조체의 형성 방법 및 형성 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
JP5242643B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体装置
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
KR102037469B1 (ko) 2012-01-02 2019-10-28 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
US9812604B2 (en) * 2014-05-30 2017-11-07 Klaus Y. J. Hsu Photosensing device with graphene
WO2016156659A1 (en) * 2015-04-01 2016-10-06 Picosun Oy Ald-deposited graphene on a conformal seed layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165828B2 (ja) * 2002-02-09 2013-03-21 三星電子株式会社 炭素ナノチューブを用いるメモリ素子及びその製造方法
TWI222742B (en) * 2003-05-05 2004-10-21 Ind Tech Res Inst Fabrication and structure of carbon nanotube-gate transistor
JP5054896B2 (ja) 2005-03-28 2012-10-24 勝 堀 カーボンナノウォールの処理方法、カーボンナノウォール、カーボンナノウォールデバイス
ITMI20050797A1 (it) * 2005-05-03 2006-11-04 St Microelectronics Srl Metodo per crescere nanotubi di carbonio aventi predefinita chiralita'
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
KR100745734B1 (ko) * 2005-12-13 2007-08-02 삼성에스디아이 주식회사 탄소나노튜브의 형성방법 및 이를 이용한 전계방출소자의제조방법
US7713858B2 (en) * 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
JP2008091566A (ja) * 2006-09-29 2008-04-17 Fujitsu Ltd 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
US8698226B2 (en) * 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048310B2 (en) 2012-10-29 2015-06-02 Samsung Electronics Co., Ltd. Graphene switching device having tunable barrier
KR20160003403A (ko) * 2014-07-01 2016-01-11 에스케이이노베이션 주식회사 수직배향 탄소 나노 튜브 집합체의 제조방법
KR20190033010A (ko) * 2017-09-20 2019-03-28 도쿄엘렉트론가부시키가이샤 그래핀 구조체의 형성 방법 및 형성 장치
US11091836B2 (en) 2017-09-20 2021-08-17 Tokyo Electronics Limited Graphene structure forming method and graphene structure forming apparatus

Also Published As

Publication number Publication date
US8357927B2 (en) 2013-01-22
US20110220875A1 (en) 2011-09-15
KR101129930B1 (ko) 2012-03-27

Similar Documents

Publication Publication Date Title
KR101129930B1 (ko) 반도체 소자 및 그의 형성 방법
US8461028B2 (en) Synthesizing graphene from metal-carbon solutions using ion implantation
US9099542B2 (en) Transistors from vertical stacking of carbon nanotube thin films
US10008605B2 (en) Connecting structure and method for manufacturing the same, and semiconductor device
CN102097297B (zh) 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法
WO2021261866A1 (ko) 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
CN111969058B (zh) 一种二硫化钼场效应晶体管及其制备方法和应用
KR102397037B1 (ko) 저-치수 물질로 형성된 채널을 가진 트랜지스터 및 그 제조 방법
TW201242024A (en) Multi-gate transistors
US11417729B2 (en) Transistors with channels formed of low-dimensional materials and method forming same
US7998850B2 (en) Semiconductor device and method for manufacturing the same
KR20130007062A (ko) 그래핀의 히스테리시스 특성을 이용한 불휘발성 메모리 소자와 그 제조 및 동작방법
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
JP2018032662A (ja) ダイヤモンドコンタクト構造とこれを用いた電子素子
JP2013098396A (ja) グラフェン構造の製造方法及びこれを用いた半導体装置の製造方法
JP6773615B2 (ja) ナノワイヤトランジスタの製造方法
CN115769340A (zh) 高介电性膜以及包含其的半导体或电容器器件
CN114203822A (zh) 一种基于过渡金属硫化物的栅极环绕型晶体管及制备方法
CN104934300B (zh) 半导体装置及其制造方法
US7732316B2 (en) Method for manufacturing a semiconductor device
CN103985741A (zh) 一种基于ald的石墨烯基热电子晶体管及其制备方法
JP2009054881A (ja) Ｇｅチャネル素子およびＧｅチャネル素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 9