KR20110099260A - 장비 보호 방법 및 장치 - Google Patents

장비 보호 방법 및 장치 Download PDF

Info

Publication number
KR20110099260A
KR20110099260A KR1020117014584A KR20117014584A KR20110099260A KR 20110099260 A KR20110099260 A KR 20110099260A KR 1020117014584 A KR1020117014584 A KR 1020117014584A KR 20117014584 A KR20117014584 A KR 20117014584A KR 20110099260 A KR20110099260 A KR 20110099260A
Authority
KR
South Korea
Prior art keywords
matrix
signal
slices
modules
switch
Prior art date
Application number
KR1020117014584A
Other languages
English (en)
Other versions
KR101247551B1 (ko
Inventor
실비오 쿠치
주세페 바달루코
카를로 코스탄티니
리카르도 게멜리
루이지 론체티
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20110099260A publication Critical patent/KR20110099260A/ko
Application granted granted Critical
Publication of KR101247551B1 publication Critical patent/KR101247551B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/64—Distributing or queueing
    • H04Q3/68—Grouping or interlacing selector groups or stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Gas-Insulated Switchgears (AREA)
  • Indicating And Signalling Devices For Elevators (AREA)
  • Maintenance And Inspection Apparatuses For Elevators (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

다수의 매트릭스 모듈들(M1.1 내지 M4.4, E1.5 내지 E4.6)을 포함하는 네트워크 노드에서의 스위치 매트릭스(SM)의 장비 보호는 입력 신호를 k개의 병렬 신호 슬라이스들(x(0) 내지 x(3))(여기서, k>2)로 분할하고; 입력 신호에 리던던시를 부가하기 위해 에러 정정 코드를 이용하여 n>k+1에 대하여 k개의 신호 슬라이스들을 다수의 n개의 코딩된 신호 슬라이스들(x(0) 내지 x(5)) 코딩하고; n개의 별개의 매트릭스 모듈들을 통해 n개의 코딩된 신호 슬라이스들을 스위치 매트릭스(SM)를 통하여 스위칭하고; 스위치 매트릭스를 통과하는 동안 도입되는 에러들을 정정하기 위해, 코딩된 신호 슬라이스들을 k개의 디코딩된 신호 슬라이스들로 디코딩함으로써 달성된다. 바람직하게, 스위치 매트릭스(SM)는 제 1 개수의 매트릭스 보드들(MB1 내지 MB4, EB5, EB6)을 포함하고, 각각은 제 2 개수의 매트릭스 모듈들(M1.1 내지 M4.4, E1.5 내지 E4.6)을 보유하고 있다. n개의 코딩된 신호 슬라이스들은 n개의 별개의 매트릭스 보드들 상의 매트릭스 모듈들을 통해 스위칭된다.

Description

장비 보호 방법 및 장치{EQUIPMENT PROTECTION METHOD AND APPARATUS}
본 발명은 원격 통신 분야에 관한 것으로, 특히, 장비 보호 방법 및 고장들에 대하여 스위치 매트릭스를 보호하기 위한 관련 네트워크 노드에 관한 것이다.
전송 네트워크들에 있어서, 단 하나의 고장도 대량의 네트워크 트래픽 및 그에 따른 다수의 접속된 가입자들에게 영향을 미칠 수 있기 때문에, 네트워크 장비에 대한 신뢰성 요건들은 매우 엄격하다. 신뢰성 증가는 일반적으로, 네트워크 소자들 내의 중대한 구성요소들이 고장시 작동을 인계받을 수 있는 예비용의 구성요소들에 의해 보호되는 장비 보호를 통해 달성된다. 특히, 중대한 구성요소는 디지털 교차 접속들과 같은 대형 스위칭 노드들의 스위치 매트릭스이다.
교차 접속 시스템에서의 스위치 매트릭스를 위한 장비 보호의 한 가지 가능성은 1+1 보호이다. 시스템에는 2개의 완전하고 독립적인 스위치 매트릭스들이 제공되는데, 하나는 작동 또는 "라이브" 스위치 매트릭스로서 동작하고, 다른 하나는 대기 스위치 매트릭스로서 동작한다. 이것은 두 매트릭스들이 동일하게 병렬로 작동하도록 구성될 수 있어서, 고장의 경우에, 예비 매트릭스가 사전에 시간-소모적인 매트릭스 구성 단계들을 필요로 하지 않고 간단히 동작을 인계받도록 선택될 수 있도록 함으로써 유리하다. 따라서, 이 보호 방법은 상시 대기 보호(hot standby protection)라고 불린다. 그러나, 이것은 미이용 리소스들의 100% 오버헤드를 필요로 하고, 따라서, 많은 비용이 든다.
대형 스위칭 노드들에서, 매트릭스 설계는 일반적으로 모듈식이어서, 스위칭 매트릭스가 다수의 매트릭스 보드들을 구성하도록 한다. 이러한 배치에서는, N개의 작동 보드들 중 하나가 고장일 경우 동작을 인계받기 위해 제공되는 하나의 여분의 매트릭스 보드가 N+1의 보호 방법을 구현하는 것이 가능하다. 그러나, 고장의 경우들에 있어서, 스위치 매트릭스는 여분의 매트릭스 보드를 포함하도록 변경되어야 하며, 이는 시간 소모적이다. 따라서, 이러한 보호 방법은 수동 대기 보호(cold standby protection)라고 불린다.
상시 대기 방법이 수동 대기 방법보다 상당히 빠를 수 있더라도, 이 둘 모두는 일반적으로 히트리스(hitless)가 아니며, 이것은 적어도 조금의 프레임들의 짧은 트래픽 중단이 발생할 것이라는 것을 의미한다. 그러나, 장비 보호 스위칭(EPS)은 라인 보호 또는 경로 보호와 같은 네트워크 레벨의 보호 방법들보다는 빠르다는 것이 중요하다. 스위칭 매트릭스의 고장의 경우에, 장비 보호 방법은 무장된 라인 보호들이 반응할 수 있기 전에, 즉, 50㎳ 미만으로 적은 경우에, 스위칭되어야 한다.
또한, 고장 상태를 결정하고 보호 스위칭을 개시하기 위해 보통 이용되는 정정 메카니즘들은 상당히 느리고 매우 정확하지 않다. 매트릭스 칩들에서의 에러들 또는, 예를 들면, "단일 이벤트 혼란들(single event upsets)"과 같은 랜덤한 고장들은 발견될 수 없고, EPS 메커니즘들에 의해 정정될 수 없다.
따라서, 본 발명의 목적은 고장들에 대해 스위치 매트릭스를 보호하기 위한 개선된 방법 및 관련된 네트워크 노드를 제공하는 것이다.
다수의 매트릭스 모듈들을 포함하는 네트워크 노드에서의 스위치 매트릭스의 장비 보호는 입력 신호를 k개의 병렬 신호 슬라이스들로 분할하고(여기서, k>2); 상기 입력 신호에 리던던시를 부가하기 위해 에러 정정 코드를 이용하여, k개의 신호 슬라이스들을 다수의 n개의 코딩된 신호 슬라이스들로 코딩하고(여기서, n>k+1); n개의 별개의 매트릭스 모듈들을 통해 상기 n개의 코딩된 신호 슬라이스들을 스위칭 매트릭스를 통하여 스위칭하고; 상기 스위치 매트릭스를 통해 및 백플레인 링크들을 통과하는 동안 도입되는 에러들을 정정하기 위해, n개의 코딩된 신호 슬라이스들을 k개의 디코딩된 신호 슬라이스들로 디코딩함으로써 달성된다.
바람직하게, 스위치 매트릭스는 제 1 개수의 매트릭스 보드들을 포함하고, 각각은 제 2 개수의 매트릭스 보드들을 보유한다. n개의 코딩된 신호 슬라이스들은 n개의 별개의 매트릭스 보드들 상의 매트릭스 모듈들을 통해 스위칭된다.
제안된 장비 보호 방법은 완전히 히트리스이고, 또한, 비 시스템적 고장들 및 랜덤한 에러들을 커버한다. 따라서, 완전히 에러에 자유롭다.
본 발명의 바람직한 실시예들은 이제 첨부 도면들을 참조하여 설명될 것이다.
도 1은 리던던트 매트릭스 보드들을 갖는 네트워크 소자의 블록도.
도 2는 스위치 매트릭스를 통한 리던던트 신호 전송을 도시하는 도면.
도 3은 스위칭 전의 제 1 실시예에서의 신호의 인코딩을 도시하는 도면.
도 4는 신호 인코딩의 제 2 실시예를 도시하는 도면.
도 5는 3개의 대안적인 해결자들을 이용하여 스위칭한 후의 신호 디코딩을 도시하는 도면.
도 6은 라인 카드의 블록도.
장비 보호된 스위치 매트릭스를 갖는 네트워크 소자의 제 1 실시예가 도 1에 도시되어 있다. 네트워크 소자는 64개의 입력 포트들(I1 내지 I64) 및 64개의 출력 포트들(O1 내지 O64)을 갖는다. 스위치 매트릭스(SM)는 매트릭스 제어기(도시되지 않음)의 제어 하에서 필요한 임의의 입력 및 출력 포트들 사이에 교차 접속들을 수립한다. 스위치 매트릭스(SM)는 6개의 매트릭스 보드들(MB1 내지 MB4, EB5, EB6)을 포함한다. 이 매트릭스 보드들 각각은 4개의 매트릭스 모듈들(M1.1 내지 M4.4; E1.5 내지 E4.6)을 보유한다. 따라서, 스위치 매트릭스(SM)는 전부 24개의 매트릭스 모듈들을 갖는다. 각 스위치 모듈은 3.5Gbit/s의 비트레이트의 64x64 링크들의 용량을 갖는다. 각각의 이러한 신호는 256개의 타임 슬롯들을 보유한다. 매트릭스 보드들(EB5, EB6)은 4개의 매트릭스 보드들(MB1 내지 MB4)을 보호하기 위해 여분을 스위치 용량을 제공한다.
매트릭스 모듈들은 본원에 참조로서 포함되는 출원인의 유럽 특허 제 1699257 호에 기술되어 있는 것과 같이, TDM 및 패킷 애플리케이션들에 적합한 출력 구동 메모리 기반 스위치들일 수 있다.
입력 포트들(I1 내지 I64) 및 출력 포트들(O1 내지 O64)은 입력/출력 라인 카드들 상에 배열되고, 각 라인 카드는 입력 및 대응하는 출력 포트를 갖는다. 각 라인 카드는 (768개의 타임 슬롯들에 대한 STS-1 용량에 대응하는) 40Gbit/s의 용량을 갖고, 3.5Gbit/s의 4개의 링크들에 의해 각 매트릭스 모듈당 하나씩 각 매트릭스 보드에 접속된다. 도 1에는 상호 접속들이 단지 예시적으로 도시되어 있다. 또한, 이들이 실제로는 동일한 라인 카드들 상에 배열되어 있을지라도, 입력들 및 대응하는 출력들은 간단한 표현을 위해서 분리되어 있는 것으로 도시되어 있다. 따라서, 도 1에서의 신호 흐름은 왼쪽에서 오른쪽으로 이루어진다.
네트워크 소자의 설계는, 본원에 참조로서 포함되는 출원인의 유럽 특허 제 1585358 호에 기술된 종류의 분할된 아키텍처에 기초한다. 기본적으로, 분할된 아키텍처에서, 각 데이터 경로는 단일 단에서 다수의 병렬 스위칭 소자들을 가로질러 분포된다.
특히, 특정 라인 카드로부터의 데이터 바이트들의 특정 블록은 4개의 데이터 링크들을 가로질러 확산되고, 그에 의해, 제 1 링크는 각 데이터 바이트의 비트 1 및 2를 보유하고, 제 2 링크는 비트 3 및 4를 보유하는 등 계속된다. 후속 시간 슬롯들로부터의 후속 바이트들은 유사하게 분포된다. 4개의 매트릭스 모듈들 각각은 이어서 출력 라인 카드에서의 재조립을 위해 한 번에 2개의 데이터 비트들을 스위칭한다. 바람직한 실시예에서, 데이터 신호의 8 바이트들은 스위칭을 위해 4개의 신호들로 분할된다. 이것은 각 내부 링크에서 16 비트의 데이터 워드들이 되도록 한다. 이러한 데이터 워드들을 "슬라이스들"이라고 한다. 그러나, 신호 슬라이스들은 반드시 고정 길이 워드들 또는 비트 그룹들로 구성되어야 할 필요는 없지만, 신호들은 또한, 예를 들면, 바이트 단위로 분할될 수 있다는 것이 명백해야 한다.
일반적으로, 분할된 아키텍처에서의 매트릭스 보드들은 모든 신호 슬라이스들을 병렬로 다루도록, 즉, 스위칭될 신호의 4개의 모든 병렬 슬라이스들이 스위칭을 위해 단일 매트릭스 보드로 이동할 수 있도록 설계된다. 따라서, 매트릭스 모듈들의 수는 병렬 신호 슬라이스들의 수에 대응한다.
실시예는, 4개의 병렬 슬라이스들이 4개의 상이한 매트릭스 보드들에 의해, 예를 들면, 매트릭스 보드들(MB1 내지 MB4)의 매트릭스 모듈들(M1.1, M1.2, M1.3 및 M1.4)에 의해 처리되는 것에 따르는 상이한 개념을 도입한다. 근본적인 사상은 4개의 매트릭스 모듈들 모두를 갖는 매트릭스 보드에는 고장이 발생할 수도 있지만, 상이한 매트릭스 보드들에 있는 2개의 매트릭스 모듈들이 동시에 고장나는 것은 아주 가능성이 적은 일이라는 점이다. 따라서, 스위치 매트릭스의 고장의 경우에, 각 바이트의 2비트만이 영향을 받을 수도 있다.
매트릭스 고장들에 대해 스위치 매트릭스를 통과하는 신호를 보호하기 위해서, 또 다른 양태에서, 실시예는 리던던트 신호 코딩에 기초한 보호 개념을 도입한다. 즉, 스위치 매트릭스를 통한 신호 경로는 신호에 리던던시를 부가하기 위해 스위칭 전에 신호를 인코딩함으로써 보호된다. 이 제 1 실시예에서, 4개의 신호 슬라이스들은 2개의 리던던시 워드들을 부가함으로써 6개의 인코딩된 슬라이스들로 인코딩된다. 도 1에서, 인코더들(EC1 내지 EC64)은 입력 포트들(I1 내지 I64) 및 스위칭 매트릭스(SM) 사이에 제공되고, 대응하는 디코더들(DC1 내지 DC64)은 스위칭 매트릭스와 출력 포트들(O1 내지 O64) 사이에 제공된다.
6개의 인코딩된 슬라이스들은 그들을 동일한 출력으로 병렬로 스위칭하는 6개의 매트릭스 보드들(MB1 내지 MB4, EB5, EB6)로 이동된다. 따라서, 특정 신호 경로는 각 매트릭스 보드의 하나의 매트릭스 모듈, 예를 들면, 첫 번째 것을 이용한다. 따라서, 논리적인 관점에서, 스위치 매트릭스(SM)는 4개의 논리 스위치 플레인들(LP1 내지 LP4)의 설계로 나타낼 수 있고, 여기서, 신호는 하나의 논리 스위치 플레인을 통해 입력으로부터 출력으로 스위칭된다.
도 2는 스위치 매트릭스(SM)로의 및 스위치 매트릭스(SM)로부터의 신호 분배를 더욱 상세히 도시한다. 스위칭될 신호(x)는 4개의 신호 슬라이스들(x(0) 내지 x(3))을 갖는다. 신호 인코더(EC1)는 이들 4개의 신호들을 6개의 신호 슬라이스들(x(0) 내지 x(5))로 인코딩한다. 이들 6개의 신호 슬라이스들은 각각 물리적인 매트릭스 보드들(MB1 내지 MB4, EB5, EB6) 중 하나에 존재하는 6개의 매트릭스 모듈들(M1.1, M1.2, M1.3, M1.4, E1.5 및 E1.6)로 각각 병렬로 이동된다. 이들 스위칭 모듈들은 스위치 매트릭스(SM)의 논리적 스위치 플레인(LP1)을 형성한다. 어떤 출력 포트로 신호(x)가 스위칭되는지에 대해서는 도 2에 도시되어 있지 않다.
6개의 슬라이스들(y(0) 내지 y(5))로 인코딩되고, 논리적 스위치 플레인(LP4)을 통해 신호 출력(O64)으로 스위칭되는 또 다른 신호(y)가 도시되어 있다. LP4는 매트릭스 모듈들(M4.1, M4.2, M4.3, M4.4, E4.5 및 E4.6)을 포함한다. 도 2에는 입력 신호(y)가 어디서 들어오는지는 도시되어 있지 않다. 신호(y)는 논리적 스위치 플레인(LP4)으로부터, 6개의 신호 슬라이스들(y(0) 내지 y(5))을 원래의 4개의 신호 슬라이스들(y(0) 내지 y(3))로 디코딩하는 신호 디코더(DC64)로 이동한다.
선택된 예에서, 인코더들 및 디코더들은 라인 카드들 위에 설치되어 있다. 예를 들면, 인코더(EC1)는 라인 카드(LC1) 위에 설치되어 있다. 대응하는 신호 디코더(DC1)는 동일한 라인 카드 위에 설치되어 있지만, LC1'로 표기된 논리적으로 별개인 블록으로서 도시되어 있으며, 이는 라인 카드(LC1)의 출력 기능들과 관련되기 때문이다. 실제로, LC 및 LC1'는 동일한 물리적 논리 카드이다. 간단히 하기 위해서, 도 2에는 입력들(I1 내지 I64) 및 출력들(O1 내지 O64)이 도시되어 있지 않지만, 이들 역시 대응하는 라인 카드들(LC1 내지 LC64) 위에 배열되어 있다.
도 1과 관련하여 상술된 바와 같이, 도 2는 또한 입력 라인 카드들과 매트릭스 보드들 간의 모든 상호 접속들을 도시하지 않는다. 실제로는, 각 라인 카드로부터 각 매트릭스 모듈로의 상호 접속들이 존재한다. 특히, 6개의 신호 슬라이스들을 나타내는 인코더의 6개의 출력들 각각은 특정 논리 플레인(LPi)의 모든 4개의 매트릭스 디바이스들로 이어진다. 매트릭스 모듈들의 출력 측에 접속되는 디코더들에도 동일하게 적용된다. 4개의 매트릭스 보드들에 더하여 각각 4개의 매트릭스 모듈들을 보유하는 2개의 리던던트 매트릭스 보드들을 갖는 예시된 아키텍처에서, 각 입력과 스위치 패브릭 사이 및 스위치 패브릭으로부터 각 출력으로는 각각 3.5Gb/s 비트레이트의 (4+2)*4개의 링크들이 존재한다.
간략화된 실시예에서, 신호들은 간단히 매트릭스 모듈들로 복사될 수 있고("분기되고") 이어서 스위치 패브릭 입력에서 선택될 수 있다("분기 및 선택"). 더 복잡한 바람직한 실시예에서, 패브릭 액세스 디바이스들은 인코더들의 앞 및 디코더들의 뒤에 있는 라인 카드들 상에 제공된다. 이러한 패브릭 액세스 디바이스들은 매트릭스 입력 및 출력 단들로서 간주될 수 있고, 따라서, 스위치 패브릭은 다단 스위치이다.
상술된 바와 같이, 각 라인 카드는 768 STS-1 등가물들의 용량을 갖는다(40Gb/s). 이들 768개의 타임 슬롯들은 패브릭 액세스 디바이스에 의해 192개의 타임 슬롯들의 4개의 그룹들(10Gb/s)로 분할된다. 192개의 타임 슬롯들은 제 1 매트릭스 모듈로 전송될 것이고, 제 2의 192개의 타임 슬롯들은 각 보드 상의 제 2 매트릭스 모듈로 전송될 것이며, 이렇게 계속될 것이다. 즉, 192개의 타임 슬롯들의 제 1 그룹은 제 1 논리적 스위치 플레인(LP1)으로 이동하고, 192개의 타임 슬롯들의 제 2 그룹은 제 2 논리적 스위치 플레인(LP2)으로 이동하고, 이렇게 계속된다. 192개의 타임 슬롯들의 그룹들은 인접할 필요는 없으며; 그들은 예를 들면, 타임 슬롯 상호 교환(TSI, Time Slot Interchange)을 통해 임의의 방식으로 선택될 수 있다.
192개의 타임 슬롯들의 각 그룹은 스위치 패브릭 SM으로 들어가기 전에 리던던시를 부가하기 위해 인코딩될 것이고, 스위치 패브릭 후에 디코딩될 것이다. 출력에서, 유사한 패브릭 액세스 기능은 40Gb/s 출력 신호를 형성하기 위해, 수신된 192개의 타임 슬롯들의 4개의 그룹들을 재조립한다.
도 6은 라인 카드(LC)의 예를 도시한다. 이것은 수신 방향에서 광학 수신기(RX)를 포함하고, 광학 수신기(RX)는 O/E 변환된 전기 신호를 슬라이서(SL)로 출력한다. 슬라이서(SL)의 출력은 타임 슬롯들을 4개의 논리적 매트릭스 플레인들로 분배하는 패브릭 액세스 모듈(FA)로 이동한다. 패브릭 액세스 모듈은 리던던시를 부가함으로써 인코딩된 6개의 신호 슬라이스들을 발생시키는 인코더(EC)를 포함한다. 패브릭 액세스 모듈(FA)은 스위치 매트릭스의 4개의 논리적 플레인들에 도달하게 되는 각 6개의 병렬 신호 슬라이스들의 4개의 출력들을 갖는다.
전송 방향에서, 라인 카드(LC)는 6개의 신호 슬라이스들을 각각 보유하는 6개의 접속들의 4개의 그룹들을 스위치 매트릭스로부터 수신한다. 이들은 4x192개의 타임 슬롯들을 출력 신호로 재조립하는 유사한 패브릭 액세스 모듈(FA')로 이동한다. 패브릭 액세스 모듈(FA')은 또한, 에러들을 정정하고 리던던시들을 제거함으로써 6개의 슬라이스들을 원래의 4개의 슬라이스들로 디코딩하는 신호 디코더를 포함한다. 이들은 역-분할된(de-sliced) 신호가 광학 송신기(TX)로 이동하게 되는 역-슬라이서(DSL)에 공급된다.
상술된 바와 같이, 내부 신호 링크들은 3.5Gb/s에서 동작하고, 따라서, 총 256개의 타임 슬롯들을 보유할 수 있다. SDH 또는 SONET 애플리케이션들에 있어서, 이론적으로는 그의 192개만이 필요할 수도 있다. 그러나, 예를 들면, 네트워크 보호를 고려하면, 이들 192개의 타임 슬롯들은 실제로 충분하지 않으며, 이는 매트릭스가 또한 멀티캐스트 접속들을 지원해야할 수도 있기 때문이다. 또한, OTN과 같은 다른 TDM 모듈들도 매우 많은 수의 슬롯들을 이용할 것이다. 더욱이, 네트워크 소자는 또한 패킷 데이터가, 매우 많은 수의 타임 슬롯들, 이를 테면, 일 예에서는 204개의 타임 슬롯들을 이용하는, 내부 분할된 포맷에 매핑되는 데이터 모드를 지원할 수 있고, 또한 추가의 타임 슬롯들이 측파대(side-band) 정보를 위해 필요할 수도 있다.
다음에서, 코딩 및 디코딩의 상이한 실시예들이 더욱 상세히 설명될 것이다. 도 3은 제 1 실시예에서의 신호 인코딩 방법을 도시한다. 신호(x)는 4개의 슬라이스들(x(0), x(1), x(2), 및 x(3))로 분할된다. 인코더 블록(EC)은 신호에 리던던시를 부가하기 위해 인코딩 기능을 실행한다. 인코딩은 블록 에러 정정 코드에 기초하고, 여기서, 일반적으로, k 정보 심볼들 플러스 n-k 리던던트 심볼들은 코드워드를 나타낸다. 바람직한 실시예에서, n-k의 알려진 고장들 또는 (n-k)/2의 알려지지 않은 고장들을 용인하는 공지된 리드-솔로몬 코드들(Reed-Solomon codes)을 이용한다. 알려진 고장들은 값은 알려져 있지 않지만 위치는 알려져 있는 고장들인 반면에, 알려지지 않은 고장들은 값과 위치가 모두 알려져 있지 않은 고장들이다.
따라서, 인코더(EC)는 2개의 리던던트 신호 슬라이스들(x(4) 및 x(5))을 신호 슬라이스들(x(0) 내지 x(3))에 부가한다. 상기 언급된 바와 같이, 입력 신호를 분할하는 것은 8 바이트의 워드들(W)에 대해 실행된다. 각 신호 슬라이스는 각 바이트의 2 비트들을 보유하고, 이는 워드(W)당 총 16 비트가 되도록 한다. 결국, 워드들의 다른 길이는 마찬가지로 적당하고, 개념을 변경하지 않을 수도 있다. 코드는 임의의 수의 비트들, 예를 들면, 니블들(1 니블 = 4 비트), 바이트들 또는 전체 16 비트 워드들에 대해 계산될 수 있다.
제 1 실시예에서, 코드는 니블들에 대해 계산된다. 8 바이트 입력 워드(W)는 4개의 슬라이스들로 분할되고, 각각은 16 비트의 블록을 포함한다. 4개의 16 비트 블록들(x(0) 내지 x(3))은 4개의 니블들로 구성된다:
x'(0) x''(0) x'''(0) x''''(0)
x'(1) x''(1) x'''(1) x''''(1)
x'(2) x''(2) x'''(2) x''''(2)
x'(3) x''(3) x'''(3) x''''(3)
이들 신호들로부터, 2개의 리던던트 심볼들이 정보 심볼들의 1차 조합들로서 다음과 같이 계산된다.
Figure pct00001
결과적인 6개의 심볼들이 도 3에 예시되어 있다. 이들 6개의 심볼들은 이제 스위치 매트릭스(SM)를 통해 이동하고, 모두 동일한 출력 포트 라인 카드에 도달한다. 이것은 사실이며, 이는 모든 심볼들이 동일한 타임 슬롯에 속하기 때문이다. 잠재적으로, 심볼들에는 에러들로 인해 오류가 발생된다. 에러들은 다음과 같이 심볼 e(i)를 부가하는 것으로 표현될 수 있다:
y(i) = x(i) + e(i)i ∈ 0,...,5
이어지는 계산들에 대해서, 모든 수학식(합산, 곱셈, 거듭제곱)은 공지되어 있는 갈르와체(GF(16))에 대해 실행되고, 그 원소들은 4 비트로 표현될 수 있다.
생성 다항식은 g(x) = (x-α0)·(x-α1)이다. 출력 측에서의 디코더(DC)는 수신된 6개의 심볼들에 대해 신드롬이라고 하는 2개의 1차 조합들(S0 및 S1)을 다음과 같이 계산한다:
Figure pct00002
여기서, α는 필드(GF(16))의 원시 원소이다. e(i)=0, ∀i∈0,...,5이면, 2개의 신드롬들은 모두 0과 같다.
두 식들의 체계는 2개의 상이한 상황들, 즉, A) 알려진 위치에 2개의 고장들이 있는 경우, 또는 B) 알려지지 않은 위치에 하나의 고장이 있는 경우, 즉, 랜덤 에러에 적용되고 해결될 수 있다.
해결책 A
i0 및 i1이 고장난 보드들의 색인들이라고 하자. 고장난 보드들의 위치는 다른 수단에 의해 발견되어야 한다.
S0 = e(i0) + e(i1)
S1 = αi0·e(i0) + αi1·e(i1)
1차 체계는 e(i0) 및 e(i1)에 대해 해결된다. 생성 다항식(g(x))의 2개의 원시 원소들은 (x(4), x(5))를 이용하였기 때문에, 알려지지 않은 2개가 발견될 수 있다. 따라서, 대응하는 복원된 심볼들은 다음과 같다.
x(i0) = y(i0) - e(i0)
x(i1) = y(i1) - e(i1)
해결책 B
이 경우에, 더 이상 1차가 아닌 체계는 다음과 같이 축소된다.
S0 = e(ix)
S1 = αixe(ix)
알려지지 않은 ix 및 e(ix)에 대하여 체계를 풀면 결과는 다음과 같다:
e(ix) = S0
Figure pct00003
제시된 방법들(해결책 A 및 해결책 B)에 의해, 상이한 고장 정정 가능성들이 가능하다.
1) 모든 6개의 매트릭스 보드들이 설치된 경우: 값도 알려지지 않고 위치도 알려지지 않은 하나의 랜덤 에러가 복원될 수 있다.
2) 5개의 매트릭스 보드들만이 설치된 경우: 스위치 매트릭스는 완전히 작동중이고, 에러가 하나도 복원될 수는 없지만 하나의 에러가 드러날 수는 있다.
3) 4개의 매트릭스 보드들만이 설치된 경우: 스위치 매트릭스는 작동중이고, 에러들이 없거나 삭제들이 발견될 수 있다.
이것은 작동 동안, 매트릭스 보드들 중 임의의 하나가 한 비트도 해제하지 않고 유지관리의 목적으로 제거될 수 있다는 것을 의미한다. 위치가 사전에 알려져 있을 때, 제 2 매트릭스 보드조차 제거될 수 있고, 스위치 매트릭스는 여전히 제대로 동작한다.
신호 코딩을 위한 제 2 실시예가 이제 도 4를 참조하여 설명된다. 도 3에 도시된 바와 같이, 8 바이트 폭의 워드들(W)로 구성되는 입력 신호(x)가 있고, 이 신호는 각각 16 비트 폭의 4개의 슬라이스들(x(0), x(1), x(2), 및 x(3))로 분할된다. 각 슬라이스의 16 비트들은 제 1 실시예에서와 같이 4개의 니블들로 표현된다. 그러나, 제 1 실시예와는 달리, 코드는 니블들의 두 세트들에 대해 발생될 것이다. 이를 위해서, 우리는 도 4의 하단 부분에 나타낸 바와 같이 표기법을 변경한다. 이를 위해서, 우리는 니블들의 제 1 세트 아래에 니블들의 제 2 세트를 기록하고, 니블들의 제 3 세트 아래에 니블들의 제 4 세트를 기록한다. 리던던트 심볼들(x(4) 및 x(5))은 각 열에서 마지막 2개의 요소들(9 및 10)로서 기록되어 있다. 그때부터, 니블들의 제 3 및 제 4 세트들은 더 이상 고려되지 않는다. 그들의 처리는 니블들의 제 1 및 제 2 세트들의 처리와 동일하다.
다음 단계에서, 제 2 세트의 리던던트 심볼들은 니블들의 제 1 세트의 리던던트 심볼들 아래에 기록된다. 이것은 8개의 신호 니블들 및 4개의 리던던트 니블들을 갖는 열을 생성한다. 제 2 열은 더 이상 고려될 필요가 없으며, 제 1 열과 동일하다. 마지막으로, 우리는 12개의 니블들을 신호 니블들(z(0) 내지 z(7))과 리던던트 니블들(z(8) 내지 z(11))로 명칭을 바꾼다. 리던던트 심볼들(z(8) 내지 z(11))의 계산을 위해서, 다음과 같은 생성 다항식이 이용된다.
g(x) = (x-α0)·(x-α1)·(x-α2)·(x-α3)
리던던트 니블들은 다음과 같이 계산된다:
Figure pct00004
에러가 발생할 때, 출력 신호(y)는 다음과 같이 쓰여질 수 있다:
y(i) = x(i) + e(i), i = 0,..., 11
스위치 매트릭스의 출력 측에서, 디코더는 신드롬들(Si)을 다음과 같이 계산한다.
Figure pct00005
모든 i에 대해 e(i)=0이면, 모든 것은 0이다.
이 식들의 세트에 대해서는, 상이한 고장 정정 옵션들이 발생한다. 특히, 생성 다항식(g(x))의 4개의 모든 원시 원소들이 이용되기 때문에, 알려지지 않은 4개가 발견될 수 있다. 이것은 다음과 같은 해결책들을 이끌어낸다:
1) 6개의 모든 매트릭스 보드들이 설치된 경우: 값도 알려지지 않고 위치들도 알려지지 않은 2개의 랜덤 에러들이 복원될 수 있다.
2) 5개의 매트릭스 보드들만이 설치된 경우: 값도 알려지지 않고 위치도 알려지지 않은 하나의 랜덤 에러가 복원될 수 있다.
3) 4개의 매트릭스 보드들만이 설치된 경우: 스위치 매트릭스는 작동중이며, 에러들이 없거나 또는 삭제들이 복원될 수 있다.
이들 세 가지 옵션들로부터 완전한 이득을 얻기 위해서, 디코더에서 상이한 해결자들을 이용할 수 있는 것이 유리하다. 상이한 해결자들을 갖는 신호 디코딩의 예가 도 5에 도시되어 있다. 디코더는 상술된 식들의 체계를 위한 3개의 독립적인 해결자들(S1, S2, S3)을 포함한다. 입력 신호, 즉, 16 비트 폭의 신호 슬라이스(x)가 3개의 모든 해결자들(S1, S2, S3)로 병렬로 전송된다. 각 해결자의 출력은 출력에 적합한 것을 선택하는 선택기(SEL)에 접속된다. 선택기는, 적절한 해결자를 결정하고 선택기(SEL)를 설정하는 제어기(CT)에 의해 제어된다.
제 1 해결자(S1)는 6개의 작동 매트릭스 보드들이 선택된 경우를 위한 것이다. 제 2 해결자(S2)는 6개의 매트릭스 보드들 중 하나에 결함이 있거나 유지관리 목적으로 제거된 경우를 위한 것이다. 제 3 해결자(S3)는 2개의 매트릭스 보드들이 고장나거나 유지관리 목적으로 제거되었을 때 출력 신호(y(0), y(1), y(2), y(4))로부터 입력 신호(x(0), x(1), x(2), x(3))를 복원하기 위해 필요하다. 이 기능은 고장난/제거된 보드들이 EB5 및 EB6인 경우에는 사소한 것이지만, 예를 들면, MB1/MB4 또는 MB2/EB6과 같은 임의의 다른 매트릭스 보드들의 조합일 때는 그렇지 않다.
상술된 바와 같이, 제 1 해결자(S1)는 제 1 실시예의 4+2 코딩이 이용될 때 임의의 카드 위치에서 하나의 랜덤 에러를 검출할 수 있거나, 제 2 실시예의 8+4 코딩이 이용될 때 임의의 위치들에서 2개의 랜덤 에러들을 검출할 수 있다. 두 코딩들에 대한 해결자(S1)는 랜덤 고장을 정정할 수 있을 뿐만 아니라, 고장 위치에 의해 매트릭스 보드가 결함이 있다는 것을 식별할 수도 있다. 따라서, 해결자(S1)에는, 에러가 있는 경우에 각각의 위치 정보를 제어기(CT)와 통신하기 위해 제어기(CT)와의 인터페이스(POS)가 장착된다. 하나의 매트릭스 보드에 에러들이 남아있을 때 또는 여러 개의 슬라이스들에 대한 디코더들이 동일한 위치에서의 에러들을 통지할 때, 제어기(CT)는 매트릭스 보드에 결함이 있다는 것을 결정하고 출력을 위해 선택기(SEL)를 통해 제 2 해결자를 선택한다.
제어기는 또한 상위 유지관리 시스템(MGMT)으로부터의 2개의 입력들을 갖는다. 상위 유지관리 시스템(MGMT)은 하드웨어 결함들 또는, 예를 들면, 경고 메시지들의 평가를 통해, 다른 유지관리 인터페이스들이나 조작자들에 의해 수동으로 입력된 정보를 통해 보드들이 제거되었다는 것에 관한 지식을 알게 되고, 매트릭스 보드들 중 하나에 결함이 있다면 신호(MIS1)를 통해, 또는 매트릭스 보드들 중 2개 및 그 각각의 위치들에 결함이 있는 경우에는 신호(MIS2)를 통해 선택기에 통지한다. 따라서, 제어기(CT)는 그에 따라서 적합한 해결자로 스위칭하도록 선택기(SEL)를 설정할 수 있다. 또한, 제어기(CT)는 어떤 매트릭스 보드들 및 그에 따른 신호 위치들에 에러가 있는지에 따라 해결자들을 설정한다.
네트워크 유지관리 인터페이스를 통한 설정은 상당히 느리기 때문에, 추가적인 개선안은 고장의 위치를 검출하기 위해, 리던던트 심볼들 외에, 슬라이스마다 체크섬이나 CRC와 같은 에러 코드를 이용하는 것이다. 슬라이스들이 16 비트 폭의 워드들로 구성되는 상기 실시예들에서, 이 목적을 위해, 예를 들면, CRC16 코드가 이용될 수 있다. 비트 에러율 결정하기 위한 다른 메카니즘이 마찬가지로 적합할 수도 있다는 것이 명백해야 한다.
따라서, 후속하는 신호 처리기에서의 간단한 체크섬 또는 CRC 계산을 통해, 제어기는 고장 비트 위치를 통지받을 수 있고, 따라서, 그에 맞춰서 선택기 및 해결자들을 설정할 수 있다.
상술된 실시예들을 고려하면, 다양한 수정예들이 가능하다는 것이 명백해야 한다. 명백하게, 스위치 매트릭스는 매트릭스 보드들로 구성될 필요는 없지만, 코딩된 신호 슬라이스들이 상이한 매트릭스 모듈들을 통해 스위칭되면, 그에 따라서, 이들 모듈들의 고장들로부터 보호할 수 있다는 이점들이 또한 달성될 수도 있다. 또한, 상술된 보호 메카니즘들은 단일 단 및 다단 스위칭 매트릭스들로 구현될 수 있다.
I1 내지 I64: 입력 포트 O1 내지 O64: 출력 포트
SM: 스위치 매트릭스 LC: 라인 카드
EC1 내지 EC64: 인코더 DC1 내지 DC64 : 디코더
MB1 내지 MB4, EB5, EB6: 매트릭스 보드
M1.1 내지 M4.4, E1.5 내지 E4.6: 매트릭스 모듈

Claims (15)

  1. 네트워크 노드에서 스위치 매트릭스(SM)를 보호하는 방법으로서, 상기 스위칭 매트릭스(SM)는 다수의 매트릭스 모듈들(M1.1 내지 M4.4, E1.5 내지 E4.6)을 포함하는, 상기 스위치 매트릭스(SM)를 보호하는 방법에 있어서:
    - 입력 신호를 k개의 병렬 신호 슬라이스들(x(0) 내지 x(3))(여기서, k>2)로 분할(slice)하는 단계;
    - 상기 입력 신호에 리던던시(redundancy)를 부가하기 위해 에러 정정 코드를 이용하여 상기 k개의 신호 슬라이스들(x(0) 내지 x(3))을 다수의 n개의 코딩된 신호 슬라이스들(x(0) 내지 x(5))(여기서, n>k+1)로 코딩하는 단계;
    - n개의 별개의 매트릭스 모듈들(M1.1 내지 M1.4, E1.5, E1.6)을 통해 상기 n개의 코딩된 신호 슬라이스들(x(0) 내지 x(5))을 상기 스위치 매트릭스(SM)를 통하여 스위칭하는 단계; 및
    - 상기 스위칭하는 단계 동안 도입되는 에러들을 정정하기 위해 상기 n개의 코딩된 신호 슬라이스들을 k개의 디코딩된 신호 슬라이스들로 디코딩하는 단계를 포함하는, 스위치 매트릭스(SM)를 보호하는 방법.
  2. 제 1 항에 있어서,
    상기 스위치 매트릭스는 제 1 개수의 매트릭스 보드들(MB1 내지 MB4, EB5, EB6)을 포함하고, 각각은 제 2 개수의 매트릭스 모듈들을 포함하고, 상기 n개의 코딩된 신호 슬라이스들은 n개의 별개의 매트릭스 보드들 상의 매트릭스 모듈들을 통해 스위칭되는, 스위치 매트릭스(SM)를 보호하는 방법.
  3. 제 2 항에 있어서,
    상기 매트릭스 보드들(MB1 내지 MB4, EB5, EB6)의 개수는 n과 동일하고, 보드당 상기 매트릭스 모듈들(M1.1 내지 M4.4, E1.5 내지 E4.6)의 개수는 k와 동일한, 스위치 매트릭스(SM)를 보호하는 방법.
  4. 제 1 항에 있어서,
    상기 에러 정정 코드는 상기 k개의 신호 슬라이스들 각각으로부터 비트들의 고정 길이 그룹에 대해 계산되는, 스위치 매트릭스(SM)를 보호하는 방법.
  5. 제 1 항에 있어서,
    상기 에러 정정 코드는 상기 k개의 신호 슬라이스들 각각으로부터 비트들의 2개 이상의 고정 길이 그룹들에 대해 계산되는, 스위치 매트릭스(SM)를 보호하는 방법.
  6. 제 1 항에 있어서,
    상기 n개의 신호 슬라이스들을 디코딩하는 상기 단계는 결함이 있는 매트릭스 모듈들에 관한 부가 정보에 의존하여 2개 이상의 방정식 해결자들(S1, S2, S3) 중 하나를 선택하는 단계를 포함하는, 스위치 매트릭스(SM)를 보호하는 방법.
  7. 제 6 항에 있어서,
    상기 부가 정보는 상기 방정식 해결자들(POS) 중 하나에 의해, 외부 유지관리 시스템(MGMT)에 의해, 또는 신호 슬라이스마다의 에러 코드 계산으로부터 얻어지는 정보 중 하나인, 스위치 매트릭스(SM)를 보호하는 방법.
  8. 제 6 항에 있어서,
    상기 방정식 해결자들은 알려지지 않은 비트 위치에서의 에러를 정정하기 위한 제 1 방정식 해결자(S1) 및 알려진 비트 위치를 갖는 제 1 에러와 함께 제 2 에러를 검출 및/또는 정정하기 위한 제 2 방정식 해결자(S2)를 포함하는, 스위칭 매트릭스(SM)를 보호하는 방법.
  9. 다수의 라인 카드들(LC1 내지 LC64) 및 상기 라인 카드들(LC1 내지 LC64)을 제어가능하게 상호 접속하는 스위치 매트릭스(SM)를 포함하는 네트워크 소자에 있어서:
    상기 스위치 매트릭스(SM)는 다수의 매트릭스 모듈들(M1.1 내지 M4.4, E1.5 내지 E4.6)을 포함하고;
    상기 네트워크 소자는,
    - 제 1 라인 카드로부터 제 2 라인 카드로 스위칭될 신호를 k개의 병렬 신호 슬라이스들(x(0) 내지 x(3))(여기서, k>2)로 분할하기 위한 슬라이서;
    - 상기 입력 신호에 리던던시를 부가하기 위해 에러 정정 코드를 이용하여 상기 k개의 신호 슬라이스들(x(0) 내지 x(3))을 다수의 n개의 코딩된 신호 슬라이스들(x(0) 내지 x(5))(여기서, n>k+1)로 코딩하기 위해 상기 스위치 매트릭스(SM)의 앞에 접속되는 신호 인코더(EC1 내지 EC64); 및
    - 상기 스위치 매트릭스를 통과하는 동안 도입되는 에러들을 정정하기 위해 상기 n개의 코딩된 신호 슬라이스들을 k개의 디코딩된 신호 슬라이스들로 디코딩하기 위해 상기 스위치 매트릭스(SM) 뒤에 접속되는 신호 디코더(DC1 내지 DC64)를 추가로 포함하고,
    상기 신호 인코더(EC1 내지 EC64)는 상기 n개의 코딩된 신호 슬라이스들(x(0) 내지 x(5))이 n개의 별개의 매트릭스 모듈들을 통해 상기 스위칭 매트릭스(SM)를 통과하도록, 상기 스위치 매트릭스(SM)에 접속되는, 네트워크 소자.
  10. 제 9 항에 있어서,
    상기 스위치 매트릭스는 제 1 개수의 매트릭스 보드들(MB1 내지 MB4, EB5, EB6)을 포함하고, 각각은 제 2 개수의 매트릭스 모듈들(M1.1 내지 M4.4, E1.5 내지 E4.6)을 포함하고, 상기 n개의 코딩된 신호 슬라이스들(x(0) 내지 x(5))은 n개의 별개의 매트릭스 보드들 상의 매트릭스 모듈들에 접속되는, 네트워크 소자.
  11. 제 10 항에 있어서,
    상기 매트릭스 보드들(MB1 내지 MB4, EB5, EB6)의 개수는 n과 동일하고, 보드당 상기 매트릭스 모듈들(M1.1 내지 M4.4, E1.5 내지 E4.6)의 개수는 k와 동일한, 네트워크 소자.
  12. 제 10 항에 있어서,
    각 라인 카드(LC1 내지 LC64)는 연속하는 신호 슬라이스들을 동일한 매트릭스 보드들 상의 상이한 매트릭스 모듈들에 선택적으로 접속하기 위한 패브릭 액세스 모듈(FA)을 포함하는, 네트워크 소자.
  13. 제 12 항에 있어서,
    신호 인코더들(EC1 내지 EC64)은 상기 패브릭 액세스 모듈들(FA)과 통합되는, 네트워크 소자.
  14. 제 9 항에 있어서,
    슬라이서는 상기 라인 카드들(LC1 내지 LC64) 각각 상에 배열되는, 네트워크 소자.
  15. 제 9 항에 있어서,
    상기 신호 디코더는 2개 이상의 방정식 해결자들(S1, S2, S3), 상기 방정식 해결자들 중 하나를 선택하기 위한 선택기(SEL), 및 결함이 있는 매트릭스 모듈들에 관한 부가 정보(MIS1, MIS2, POS, CRC)에 의존하여 상기 선택기(SEL)를 설정하기 위한 제어기(CT)를 포함하는, 네트워크 소자.
KR1020117014584A 2008-11-28 2009-11-18 장비 보호 방법 및 장치 KR101247551B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08305861.0 2008-11-28
EP08305861A EP2192787B1 (en) 2008-11-28 2008-11-28 Equipment protection method and apparatus
PCT/EP2009/065421 WO2010060846A1 (en) 2008-11-28 2009-11-18 Equipment protection method and apparatus

Publications (2)

Publication Number Publication Date
KR20110099260A true KR20110099260A (ko) 2011-09-07
KR101247551B1 KR101247551B1 (ko) 2013-03-26

Family

ID=40551495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014584A KR101247551B1 (ko) 2008-11-28 2009-11-18 장비 보호 방법 및 장치

Country Status (8)

Country Link
US (1) US8429511B2 (ko)
EP (1) EP2192787B1 (ko)
JP (1) JP5165796B2 (ko)
KR (1) KR101247551B1 (ko)
CN (1) CN101754062B (ko)
AT (1) ATE497324T1 (ko)
DE (1) DE602008004790D1 (ko)
WO (1) WO2010060846A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5686006B2 (ja) * 2011-03-16 2015-03-18 富士通株式会社 接続情報生成装置、制御方法および制御プログラム
EP2930939A1 (en) * 2014-04-10 2015-10-14 Alcatel Lucent Distributed TDM switching system with per-tributary protection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1201894A (en) * 1982-08-17 1986-03-18 Frederick L. Gilbertson Air intake system for engine
EP1036483B1 (en) * 1997-12-11 2006-08-30 Telefonaktiebolaget LM Ericsson (publ) Redundancy termination for dynamic fault isolation
US6650637B1 (en) * 1998-12-14 2003-11-18 Lucent Technologies Inc. Multi-port RAM based cross-connect system
US6516436B1 (en) * 1999-03-04 2003-02-04 Lucent Technologies Inc. Error control coding for transmission equipment protection
US7263097B1 (en) * 2001-11-26 2007-08-28 Integrated Device Technology, Inc. Programmably sliceable switch-fabric unit and methods of use
EP1585358B1 (en) * 2004-04-05 2008-02-27 Alcatel Lucent Time division multiplexed link connections between a switching matrix and a port in a network element
ATE373399T1 (de) 2005-03-04 2007-09-15 Alcatel Lucent Vermittlung für integrierte telekommunikationssnetzwerke
CN101389146B (zh) * 2007-09-13 2011-01-05 华为技术有限公司 光传送网同步交叉调度的方法和装置
US7796501B2 (en) * 2007-12-12 2010-09-14 Ciena Corporation System and methods for redundant switch fabric and switch controller

Also Published As

Publication number Publication date
US20100138711A1 (en) 2010-06-03
US8429511B2 (en) 2013-04-23
EP2192787A1 (en) 2010-06-02
JP5165796B2 (ja) 2013-03-21
WO2010060846A1 (en) 2010-06-03
CN101754062A (zh) 2010-06-23
DE602008004790D1 (de) 2011-03-10
ATE497324T1 (de) 2011-02-15
EP2192787B1 (en) 2011-01-26
JP2012510744A (ja) 2012-05-10
KR101247551B1 (ko) 2013-03-26
CN101754062B (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
US7957642B2 (en) Efficient and simple bit error rate calculation on optical transport layer
EP1162775A2 (en) A method for encoding/decoding error correcting code, transmitting apparatus and network
US6850704B1 (en) Low-overhead fault-tolerance techniques for optical and other cross-connect systems
US20060251418A1 (en) Optical cross-connect
US20090100314A1 (en) Modification of error statistics behind equalizer to improve inter-working with different fec codes
CA2299947A1 (en) The application of error correction coding to transmission equipment protection
CN109478947A (zh) 一种下行数据帧的传输方法和设备
US5007067A (en) Diversity coding for transparent self-healing communications networks
KR101247551B1 (ko) 장비 보호 방법 및 장치
US5212587A (en) Binary tree switching network
US20100083070A1 (en) Sending and receiving method and apparatus for implementing service data recovery
EP1036483B1 (en) Redundancy termination for dynamic fault isolation
JP6235987B2 (ja) 光伝送システム及び光伝送方法
US7124064B1 (en) Automatic generation of hardware description language code for complex polynomial functions
CA2308081C (en) Fault protection for hitless and errorless switching of telecommunications signals
US10985837B2 (en) Generic non-client specific protection via TCM status and enhanced OTN network propagation of client faults
EP2930939A1 (en) Distributed TDM switching system with per-tributary protection
JP2010081223A (ja) 光トランスポンダ装置、警報転送システム、警報転送方法、およびプログラム
EP1429483B1 (en) Signaling of defects for HW supported protection switching inside an optical cross-connected system
JPH06181471A (ja) 非同期転送モードの伝達方式
MXPA04012478A (es) Enrutador de transmision tolerante de fallas.
KR100946732B1 (ko) 고장-허용 방송 라우터
KR20160115006A (ko) 광선로의 보호 절체 장치 및 방법
US20050025142A1 (en) Telecommunications and data communications switching apparatus and method
JP2005159924A (ja) 信号伝送装置及び信号伝送方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 6