CN101754062A - 设备保护方法和装置 - Google Patents

Abstract

公开了一种设备保护方法和装置。通过以下步骤来实现网络节点中的包含多个矩阵模块(M1.1-M4.4，E1.5-E4.6)的切换矩阵(SM)的设备保护：将输入信号分片成k个并行信号分片(x(0)-x(3))，其中k＞2；使用纠错码将k个信号分片编码成n个编码信号分片(x(0)-x(5))以向所述输入信号添加冗余，其中n＞k+1；经由n个相异矩阵模块通过切换矩阵(SM)切换所述n个编码信号分片；并且将n个编码信号分片解码成k个解码信号分片以纠正在通过所述切换矩阵之时引入的错误。优选地，切换矩阵(SM)包含第一数目的矩阵板(MB 1-MB4，EB5，EB6)，每个矩阵板携带第二数目的矩阵模块(M1.1-M4.4，E1.5-E4.6)。经由n个相异矩阵板上的矩阵模块切换n个编码信号分片。

Description

设备保护方法和装置

技术领域

本发明涉及电信领域并且更具体地涉及一种用于保护切换矩阵以防失效(failure)的设备保护方法和有关网络节点。

背景技术

在传送网络中，针对网络设备的可靠性要求非常严格，因为单个失效可能影响大量网络业务并且因此影响大量连接用户。通常通过设备保护来实现增加的可靠性，其中网元内的关键部件由可以在失效情况下接管操作的备用部件保护。特别关键的部件是比如数字交叉连接这样的大型切换节点的切换矩阵。

用于交叉连接系统中的切换矩阵的一种设备保护可能性是1+1保护。该系统具有两个完整和独立的切换矩阵，一个充当工作或者“有效(live)”切换矩阵而第二个充当待命(standby)切换矩阵。这具有的优点在于两个矩阵可以配置为相同并且并行工作，从而在失效情况下，可以简单地选择待命矩阵以接管操作而无需在先的耗时矩阵配置步骤。这一保护方案因此称为热待命保护。然而，它需要100％的未用资源开销并且因此具有高成本。

在大型切换节点中，矩阵设计通常是模块化的，从而切换矩阵包括多个矩阵板。在这样的布置中，有可能实施N+1保护方案，其中提供一个备用矩阵板，以便如果N个工作板之一失效则接管操作。然而，在失效的情况下，切换矩阵必须被重新配置为包括备用矩阵板，这是耗时的。这样的保护方案因此称为冷待命保护。

即使热待命方法可以比冷待命方法明显更快，二者通常也不是无中断的(hitless)，这意味着将出现至少一些帧的短暂业务中断。然而重要的是设备保护切换(EPS)比网络级保护方案(诸如线路保护或者路径保护)更快。在切换矩阵失效情况下，设备保护方法应当在有准备的线路保护可以反应之前、即在明显少于50ms内切换。

另外，通常用来确定失效状况并且启动保护切换的相关机制相当缓慢而且并不很准确。EPS机制不能发现和纠正矩阵芯片中的随机故障如“单事件扰动”或者错误。

发明内容

因此本发明的目的在于提供一种用于保护切换矩阵以防失效的改进方法和有关网络节点。

通过以下步骤来实现网络节点中包含多个矩阵模块的切换矩阵的设备保护：将输入信号分片成k个并行信号分片，其中k＞2；使用纠错码将k个信号分片编码成n个编码信号分片以向所述输入信号添加冗余，其中n＞k+1；经由n个相异矩阵模块通过切换矩阵切换所述n个编码信号分片；并且将n个编码信号分片解码成k个解码信号分片以纠正在通过所述切换矩阵和通过底板链路之时引入的错误。

优选地，切换矩阵包含第一数目的矩阵板，各矩阵板携带第二数目的矩阵模块。经由n个相异矩阵板上的矩阵模块切换n个编码信号分片。

提出的设备保护方法完全无中断并且也覆盖非系统故障和随机错误。因此它是完全无错的。

附图说明

现在将参照以下附图描述本发明的优选实施例：

图1示出了具有冗余矩阵板的网元的框图；

图2示出了经过切换矩阵的冗余信号传送；

图3示出了第一实施例中在切换之前的信号编码；

图4示出了信号编码的第二实施例；

图5示出了使用三个替代求解器在切换之后进行的信号解码；

并且

图6示出了线路卡的框图。

具体实施方式

在图1中示出了具有设备保护切换矩阵的网元的第一实施例。该网元具有64个输入端口I1-I64和64个输出端口O1-O64。切换矩阵SM在矩阵控制器(未示出)的控制之下按照需要在任何输入与输出端口之间建立交叉连接。切换矩阵SM包含6个矩阵板MB1-MB4、EB5、EB6。这些矩阵板各自携带四个矩阵模块M1.1-M4.4；E1.5-E4.6。矩阵SM因此具有共计24个矩阵模块。各切换模块具有位速率为3.5吉比特/秒的64×64个链路的容量。每个这样的信号携带256个时隙。矩阵板EB5、EB6提供额外切换容量以保护四个矩阵板MB1-MB4。

矩阵模块可以是基于输出驱动存储器的切换设备，如通过引用在此并入的本申请人的专利EP1699257中所述的适合于TDM和分组应用的切换设备。

输入端口I1-I64和输出端口O1-O64布置于输入/输出线路卡上，各线路卡具有输入端口和对应输出端口。各线路卡具有40吉比特/秒的容量(这就STS-1能力而言对应于768个时隙)并且通过3.5吉比特/秒的四个链路(一个链路针对一个矩阵模块)来连接到各矩阵板。在图1中仅示例地示出相互连接。另外，为了简化表示而示出了输入和对应输出不相交，尽管这些实际上布置于相同线路卡上。因此，图1中的信号流从左到右。

网元的设计是基于申请人的通过引用结合于此的专利EP1585358中所述类型的分片式架构。本质上，在分片式架构中，各数据路径分布于单级中的多个并联切换元件。

具体而言，来自特定线路卡的某一数据字节块散布于四个数据链路，从而第一链路携带各数据字节的第1位和第2位，第二链路携带第3位和第4位，并且以此类推。随后，来自后续时隙的字节类似地分布。然后四个矩阵模块中的各矩阵模块一次切换两个数据位，以便在输出线路卡处重组。在优选实施例中，数据信号的八个字节分片成四个信号进行切换。这在各内部链路上获得16位的数据字。这样的数据字称为“分片”。然而应当清楚，信号分片未必需要构造成固定长度的字或者位组，但是也可以例如在每字节的基础上将信号分片。

通常，分片式架构中的矩阵板被设计成并行处理所有信号分片、即待切换的信号的所有四个并行分片将去往单个矩阵板进行切换。矩阵模块的数目因此对应于并行信号分片的数目。

该实施例引入不同的概念，根据该概念，四个并行分片由四个不同矩阵板处理，例如由矩阵板MB1-MB4的矩阵模块M1.1、M1.2、M1.3和M1.4处理。基本思想在于具有其所有四个矩阵模块的矩阵板可能发生失效、但是不同矩阵板上的两个矩阵模块同时失效的可能性很低。因此在切换矩阵失效情况下将仅影响各字节的两位。

为了保护通过切换矩阵的信号以防矩阵失效，在另一方面中，该实施例引入基于冗余信号编码的保护概念。换而言之，通过在切换之前对信号进行编码以向信号添加冗余来保护经过切换矩阵的信号路径。在该第一实施例中，通过将两个冗余字添加到6个编码分片中来对四个信号分片进行编码。在图1中，在输入端口I1-I64与切换矩阵SM之间提供编码器EC1-EC64，而在切换矩阵与输出端口O1-O64之间提供对应解码器DC1-DC64。

六个编码分片传递到将它们并行切换到相同输出的六个矩阵板MB1-MB4、EB5、EB6。特定信号路径因此使用各矩阵板的一个矩阵模块，例如第一矩阵模块。因此从逻辑观点来看，可以通过四个逻辑切换平面LP1-LP4的设计来代表切换矩阵SM，其中经由一个逻辑切换平面将信号从输入切换到输出。

图2具体示出了去往和来自切换矩阵SM的信号分发。待切换的信号(x)具有四个信号分片x(0)到x(3)。信号编码器EC1将这四个信号编码成六个信号分片x(0)到x(5)。这六个信号分片并行传递到分别驻留于物理矩阵板MB1-MB4、EB5、EB6之一上的六个矩阵模块M1.1、M1.2、M1.3、M1.4、E1.5和E1.6。这些切换模块形成切换矩阵SM的逻辑切换平面LP1。在图2中未示出信号x切换到哪个输出端口。

还示出了经由逻辑切换平面LP4切换到信号输出O64的编码成六个分片y(0)-y(5)的另一信号(y)。LP4包括矩阵模块M4.1、M4.2、M4.3、M4.4、E4.5和E4.6。图2未示出输入信号y来自哪个输入。信号y从逻辑切换平面LP4传递到信号解码器DC64，该信号解码器将六个信号分片y(0)-y(5)解码成原始的四个信号分片y(0)-(3)。

在所选例子中，编码器和解码器位于线路卡上。例如，编码器EC1位于线路卡LC1上。对应信号解码器DC1位于相同线路卡上，但是该线路卡被示出为表示为LC1’的逻辑相异块，因为它涉及线路卡LC1的输出功能。实际上，LC和LC1’为相同物理线路卡。为求简化，图2未示出输入I1-I64和输出O1-O64，但是这些输入和输出也布置于对应线路卡LC1-LC64上。

与上文参照图1所述一样，图2也未示出输入线路卡与矩阵板之间的所有相互连接。实际上，存在从各线路卡到各矩阵模块的相互连接。具体而言，编码器的代表六个信号分片的六个输出中的每一个去往特定逻辑平面LPi的所有四个矩阵设备。这同样适用于连接到矩阵模块的输出侧的解码器。在所示的具有4个矩阵板加上2个冗余矩阵板(各自携带4个矩阵模块)的架构中，在各输入与切换结构之间以及从切换结构到各输出之间存在各自位速率为3.5Gb/s的(4+2)*4个链路。

在一个简化实施例中，可以简单地将信号复制(“分叉”)到矩阵模块、然后在切换结构输入处选择信号(“分叉和选择”)。在更复杂的优选实施例中，在编码器前面和在解码器后面在线路卡上提供结构接入设备。这样的结构接入设备可以视为矩阵输入级和输出级，从而切换结构是多级切换。

如上所述，各线路卡具有768个STS-1等效的容量(40Gb/s)。这些768个时隙由结构接入设备划分成分别具有192个时隙(10Gb/s)的4组。192个时隙将发送到各板上的第一矩阵模块，第二组192个时隙将发送到各板上的第二矩阵模块，并且以此类推。换而言之，第一组192个时隙去往第一逻辑切换平面LP1，第二组192个时隙去往第二逻辑平面LP2，并且以此类推。并不要求分别具有192个时隙的各组连续；可以用任何任意方式、例如经由时隙互换(TSI)来选择它们。

分别具有192个时隙的各组将在进入切换结构SM之前被编码以添加冗余，并且在切换结构之后被解码。在输出处，类似结构接入功能重组接收的分别具有192个时隙的4组以形成40Gb/s输出信号。

图6示出了线路卡LC的例子。它在接收方向上包含将O/E转换电信号输出到分片器SL的光学接收器RX。分片器SL的输出去往将时隙分发到四个逻辑矩阵平面的结构接入模块FA。结构接入模块包括通过添加冗余来生成编码的6个信号分片的编码器EC。结构接入模块FA具有六个并行信号分片的四个输出，各输出导向切换矩阵的四个逻辑平面。

在发送方向上，线路卡LC从切换矩阵接收分别携带六个信号分片的四组六个连接。这些去往类似结构接入模块FA’，该模块将4×192个时隙重组成输出信号。结构接入模块FA’也包括通过纠错并且去除冗余来将六个分片解码成原始的四个分片的信号解码器。这些馈送到解分片器DSL，解分片信号从该DSL去往光学发送器TX。

如上所述，内部信号链路在3.5Gb/s操作并且因此可以携带共计256个时隙。对于SDH或者SONET应用，理论上将仅需其中的192个。然而，例如考虑网络保护，这些192个时隙在实践中并不足够，因为矩阵也将需要支持多播连接。另外，其它TDM模式如OTN也将使用更大数目的时隙。此外，网元也可以支持其中将分组数据映射成内部分片格式的数据模式，该模式于是将使用更大数目的时隙，例如204个时隙，并且对于边带信息可能需要更多时隙。

在下文中将具体描述编码和解码的不同实施例。图3示出了第一实施例中的信号编码方案。将信号x划分成4个分片x(0)、x(1)、x(2)和x(3)。编码器块EC执行编码功能以向信号添加冗余。编码是基于块纠错码，其中一般而言k个信息符号加上n-k个冗余符号代表码字。在优选实施例中，使用包括容许n-k个已知失效或者(n-k)/2个未知失效的公知Reed-Solomon码。已知失效是值未知、但是位置已知的失效，而未知失效是值和位置均未知的失效。

因而，编码器EC向信号分片x(0)-x(3)添加两个冗余信号分片x(4)和x(5)。如前所述，针对8个字节的字W进行对输入信号的分片。各信号分片携带各字节的两位，这构成每个字W的共计16位。无论如何，其它长度的字也是适当的并且不会改变该概念。可以针对任何数目的位、例如针对半字节(1个半字节＝4位)、字节或者整个16位的字计算码。

在第一实施例中，针对半字节计算码。将8字节的输入字W分片成4个分片，各分片包含16位的块。将四个16位的块x(0)-x(3)组织成4个半字节：

x’(0)x”(0)x’”(0)x””(0)

x’(1)x”(1)x’”(1)x””(1)

x’(2)x”(2)x’”(2)x””(2)

x’(3)x”(3)x’”(3)x””(3)

根据这些信号将两个冗余符号计算为信息符号的线性组合，即：

$x\left(4\right)=\underset{i\∈0,..,3}{\mathrm{\Σ}}p\left(i\right)\·x\left(i\right)$

$x\left(5\right)=\underset{i\∈0,..,3}{\mathrm{\Σ}}q\left(i\right)\·x\left(i\right)$

在图3中示出了所得到的6个符号。这6个符号现在经过切换矩阵SM行进并且都到达相同输出端口线路卡。情况之所以如此是因为所有符号属于相同时隙。错误可能破坏符号。可以通过添加符号e(i)来表示错误：

y(i)＝x(i)+e(i)i∈0，...5.

对于以下计算，在可以用四位代表元素的公知伽罗瓦域(Galiois Field)GF(16)内携带所有数学表达式(求和、相乘、求幂)。

生成器多项式是g(x)＝(x-α⁰)·(x-α¹)。在输出侧的解码器DC对接收的6个符号计算称为出错位(syndrome)的两个线性组合S₀和S₁：

$S_0=\underset{i=0,...5}{\mathrm{\Σ}}{\mathrm{\α}}^{0\·i}y\left(i\right)=\underset{i=0,...5}{\mathrm{\Σ}}{\mathrm{\α}}^{0\·i}(x\left(i\right)+e\left(i\right))=\underset{i=0,..5}{\mathrm{\Σ}}{\mathrm{\α}}^{0\·i}e\left(i\right)$

$S_1=\underset{i=0,..5}{\mathrm{\Σ}}{\mathrm{\α}}^i\·y\left(i\right)=\underset{i=0,..5}{\mathrm{\Σ}}{\mathrm{\α}}^i\·(x\left(i\right)+e\left(i\right))=\underset{i=0,.5}{\mathrm{\Σ}}{\mathrm{\α}}^i\·e\left(i\right).$

其中α是域GF(16)的素元。如果e(i)＝0，

则2个出错位均等于零。

现在可以针对两个不同情形应用和求解两个方程的方程组：A)针对两个故障处于已知位置的情况，或者B)针对单个故障处于未知位置、即随机错误的情况。

解A

令i0和i1为失效板的索引。需要通过其它手段来找到失效板的位置。

S₀＝e(i0)+e(i1)

S₁＝αⁱ⁰·e(i0)+αⁱ¹·e(i1)

然后针对e(i0)和e(i1)求解线性方程组。由于已经使用生成器多项式g(x)的两个素元(x(4)、x(5))，所以可以找到两个未知数。因此，对应恢复符号如下：

x(i0)＝y(i0)-e(i0)

x(i1)＝y(i1)-e(i1)

解B

在这一情况下，不再为线性的方程组简化成：

S₀＝e(ix)

S₁＝α^ixe(ix)

参照未知数ix和e(ix)来求解该方程组得到结果如下：

e(ix)＝S₀

$\mathrm{ix}={\log }_{\mathrm{\α}}\left(\frac{S_1}{S_0}\right)$

利用所示方法(解A和解B)，不同的故障纠正可能性是可能的。

1)安装所有6个矩阵板：可以恢复其中值和位置均未知的随机错误。

2)仅安装5个矩阵板：切换矩阵完全工作，不能恢复错误，但是可以揭示一个错误。

3)仅安装4个矩阵板：切换矩阵工作，不能恢复错误或者擦除。

这意味着在操作期间可以去除矩阵板中的任意一个进行维护，甚至不失去单个位。当位置预先已知时，甚至可以去除第二矩阵板，而切换矩阵仍然正确地操作。

现在参照图4描述用于信号编码的第二实施例。如图3中那样，存在构造成8字节宽的字W的输入信号x，该信号分片成各自为16位宽的四个分片x(0)、x(1)、x(2)和x(3)。如第一实施例中那样，各分片的16位由四个半字节代表。然而，与第一实施例不同，现在将针对两组半字节生成代码。出于这一目的，将符号表示(notification)改变为如图4的下部分中所示。出于这一目的，在第一组半字节以下写第二组半字节而在第三半字节以下写第四组半字节。将冗余符号x(4)和x(5)记为各列中的最后两个元素9和10。此后不再考虑第三组和第四组半字节。它们的处理与第一组和第二组半字节的处理相同。

在下一步骤中，在第一组半字节的冗余符号以下写第二组的冗余符号。这产生具有8个信号半字节和4个冗余半字节的列。不再需要考虑第二列-它与第一列相同。最后，将12个半字节重命名为信号半字节z(0)到z(7)和冗余半字节z(8)到z(11)。为了计算冗余符号z(8)到z(11)，使用以下类型的生成器多项式：

g(x)＝(x-α⁰)·(x-α¹)·(x-α²)·(x-α³)

冗余半字节计算如下：

$z\left(8\right)=\underset{i=0,..7}{\mathrm{\Σ}}z\left(i\right){\·q}_0\left(i\right)$

$z\left(9\right)=\underset{i=0,..7}{\mathrm{\Σ}}z\left(i\right)\·q_1\left(i\right)$

$z\left(10\right)=\underset{i=0,.7}{\mathrm{\Σ}}z\left(i\right)\·q_2\left(i\right)$

$z\left(11\right)=\underset{i=0,...7}{\mathrm{\Σ}}z\left(i\right)\·q_3\left(i\right)$

当出现错误时，输出信号y可以记为：

y(i)＝x(i)+e(i)，i＝0，...，11

在切换矩阵的输出侧，解码器计算出错位S_i如下：

如果对于所有i都有e(i)＝0，则全部等于0。

利用这一组方程，出现不同故障纠正选项。具体而言，由于已经使用发生器多项式g(x)的所有四个素元，所以可以找到四个未知数。这得到如下解：

1)安装全部6个矩阵板：可以恢复值和位置均未知的2个随机错误。

2)仅安装5个矩阵板：可以恢复值和位置均未知的一个随机错误。

3)仅安装4个矩阵板：切换矩阵工作，不能恢复错误或者擦除。

为了得到来自这三个选项的全部益处，有利的是不同求解器在解码器可用。在图5中示出了利用不同求解器的信号解码例子。解码器包含用于前述方程组的三个独立求解器S1、S2、S3。输入信号、即16位宽的信号分片x并行发送到所有三个求解器S1、S2、S3。各求解器的输出连接到一个选择器SEL，该选择器SEL选择一个适当的求解器来输出。选择器由判决适当求解器并且配置选择器SEL的控制器CT控制。

第一求解器S1用于安装6个工作矩阵板的情况。第二求解器S2用于当六个矩阵板之一有缺陷或者为维护目的而被去除时的情况。需要第三求解器S3以在为维护目的而断开或者提取两个矩阵板时从输出信号(y(0)、y(1)、y(2)、y(3))恢复输入信号(x(0)、x(1)、x(2)、x(3))。这一功能在断开/提取的板为EB5和EB6的情况下无足轻重，但是它对于任何其它矩阵板组合如MB1/MB4或者MB2/EB6并非如此。

如上所述，第一求解器S1可以在使用第一实施例的4+2编码时检测在任意卡位置的一个随机错误而在使用第二实施例的8+4编码时检测在任意位置的2个随机错误。用于两种编码的求解器S1不仅能够检测随机失效而且能够按失效的位置识别有缺陷的矩阵板。求解器S1因此配备有与控制器CT的接口POS，以在错误情况下将相应位置信息传送到控制器CT。当错误在一个矩阵板上持续时或者当用于数个分片的解码器通知在相同位置的错误时，控制器CT判决矩阵板有缺陷并且经由选择器SEL选择第二求解器进行输出。

控制器还具有来自高级管理系统MGMT的两个输入。管理系统MGMT例如经由评估报警消息、经由其它管理接口或者由操作者人工输入的信息的来了解硬件缺陷或者去除的板，并且如果矩阵板之一有缺陷则经由信号MIS1通知选择器其相应位置、或者在两个矩阵板有缺陷的情况下经由信号MIS2通知选择器其相应位置。控制器CT因此可以相应地配置选择器SEL以切换到适当求解器。另外，控制器CT向求解器配置哪些矩阵板和信号位置有错误。

由于经由网络管理接口的配置相当缓慢，所以又一改进在于除了冗余符号之外还按分片使用错误码如校验和或者CRC，以检测失效的位置。在将分片构造成16位宽的字的上述实施例中，例如CRC16码可以用于这一目的。应当清楚，用于确定误码率(bit error rate)的其它机制将同样适合。

因此，经由后续信号处理器中的简单校验和或者CRC计算，可以向控制器通知失效位的位置，并且控制器因此可以相应地配置选择器和求解器。

考虑到上述实施例，应当清楚各种修改是可能的。显然没有必要的是切换矩阵由矩阵板组成，但是如果针对不同矩阵模块切换编码的信号分片，由此防范这些模块的失效，则也将获得益处。另外，可以在单级切换矩阵中以及在多级切换矩阵中实施上述保护机制。

Claims (15)

1.一种保护网络节点中的切换矩阵(SM)的方法，所述切换矩阵(SM)包括多个矩阵模块(M1.1-M4.4，E1.5-E4.6)；所述方法包括以下步骤：

-将输入信号分片成k个并行信号分片(x(0)-x(3))，其中k＞2；

-使用纠错码将所述k个信号分片(x(0)-x(3))编码成n个编码信号分片(x(0)-x(5))以向所述输入信号添加冗余，其中n＞k+1；

-经由n个相异矩阵模块(M1.1-M1.4，E1.5，E1.6)通过所述切换矩阵(SM)切换所述n个编码信号分片(x(0)-x(5))；并且

-将所述n个编码信号分片解码成k个解码信号分片以纠正在所述切换步骤期间引入的错误。

2.根据权利要求1所述的方法，其中所述切换矩阵包括第一数目的矩阵板(MB1-MB4，EB5，EB6)，每个矩阵板包括第二数目的矩阵模块，并且其中经由n个相异矩阵板上的矩阵模块切换所述n个编码信号分片。

3.根据权利要求2所述的方法，其中所述矩阵板(MB1-MB4，EB5，EB6)的数目等于n，并且其中每个板的矩阵模块(M1.1-M4.4，E1.5-E4.6)的数目等于k。

4.根据权利要求1所述的方法，其中针对来自所述k个信号分片中每个信号分片的一个固定长度的位组计算所述纠错码。

5.根据权利要求1所述的方法，其中针对来自所述k个信号分片中每个信号分片的两个或者更多固定长度的位组计算所述纠错码。

6.根据权利要求1所述的方法，其中所述对所述n个信号分片进行解码的步骤包括根据关于有缺陷的矩阵模块的附加信息来选择两个或者更多方程求解器(S1，S2，S3)之一。

7.根据权利要求6所述的方法，其中所述附加信息是由所述方程求解器(POS)之一所获得的信息、由外部管理系统(MGMT)所获得的信息、或者从每个信号分片的错误码计算所获得的信息。

8.根据权利要求6所述的方法，其中所述方程求解器包含第一方程求解器(S1)和第二方程求解器(S2)，其中第一方程求解器(S1)用于纠正未知的位的位置中的错误，第二方程求解器(S2)用于检测和/或纠正具有已知的位的位置的第一错误以及第二错误。

9.一种网元，包括多个线路卡(LC1-LC64)和可控地相互连接所述线路卡(LC1-LC64)的切换矩阵(SM)；所述切换矩阵(SM)包括多个矩阵模块(M1.1-M4.4，E1.5-E4.6)；所述网元还包括：

-分片器，用于将从第一线路卡切换到第二线路卡的信号分片成k个并行信号分片(x(0)-x(3))，其中k＞2；

-信号编码器(EC1-EC64)，连接于所述切换矩阵(SM)前面，用于使用纠错码将所述k个信号分片(x(0)-x(3))编码成n个编码信号分片(x(0)-x(5))以向所述输入信号添加冗余，其中n＞k+1；

-信号检测器(DC1-DC64)，连接于所述切换矩阵(SM)后面，用于将所述n个编码信号分片解码成k个解码信号分片，以纠正在通过所述切换矩阵之时引入的错误，

其中所述信号编码器(EC1-EC64)连接到所述切换矩阵(SM)，从而所述n个编码信号分片(x(0)-x(5))经由n个相异矩阵模块通过所述切换矩阵(SM)。

10.根据权利要求9所述的网元，其中所述切换矩阵包括第一数目的矩阵板(MB1-MB4，EB5，EB6)，每个矩阵板包括第二数目的矩阵模块(M1.1-M4.4，E1.5-E4.6)，并且其中所述n个编码信号分片(x(0)-x(5))连接到n个相异矩阵板上的矩阵模块。

11.根据权利要求10所述的网元，其中所述矩阵板(MB1-MB4，EB5，EB6)的数目等于n，并且其中每个板的矩阵模块(M1.1-M4.4，E1.5-E4.6)的数目等于k。

12.根据权利要求10所述的网元，其中每个线路卡(LC1-LC64)包括结构接入模块(FA)，所述结构接入模块用于有选择地将连续信号分片连接到相同矩阵板上的不同矩阵模块。

13.根据权利要求12所述的网元，其中信号编码器(EC1-EC64)与所述结构接入模块(FA)集成。

14.根据权利要求9所述的网元，其中分片器布置于所述线路卡(LC1-LC64)的每一个上。

15.根据权利要求9所述的网元，其中所述信号解码器包括两个或者更多方程求解器(S1，S2，S3)、用于选择所述方程求解器之一的选择器(SEL)、和用于根据关于有缺陷的矩阵模块的附加信息(MIS1，MIS2，POS，CRC)来配置所述选择器(SEL)的控制器(CT)。

Images