KR20110089242A - 실리콘 웨이퍼 배면 막질 제거 방법 - Google Patents

Abstract

본 발명은 반도체 제조 공정중 실리콘 웨이퍼의 배면에 형성된 산화막, 질화막 혹인 산화막과 질화막의 조합으로 이루어진 혹은 산화 막과 질화막의 혼합물로 구성된 막질을 제거하는 기술에 관한 것으로 기존의 디바이스 면에 별도의 처리를 하거나 고온의 인산을 사용하지 않고, 실리콘 배면에 형성된 막질을 제거하는 효과적인 방법을 제공하는 것을 목적으로 한다.
본 발명에 의한 실리콘 배면에 형성된 막질을 제거하는 방법으로는 비접촉 방식의 척을 사용하는 매엽식 세정기의 환경에서 적절한 온도로 가열된 불산을 사용하여 웨이퍼의 전면, 즉 디바이스면에 손상을 가하지 않고 실리콘 배면에 형성된 불필요한 막질을 제거하는 방법이다.

Description

실리콘 웨이퍼 배면 막질 제거 방법 {Method of rmoval film on backside of silicon wafer}

본 발명은 소자 제조 공정에 사용되는 실리콘 웨이퍼 (Silicon Wafer)의 배면(Backside)에 형성된 막질을 효과적으로 제거하는 기술에 관한 것으로, 적절한 온도로 가열된 불산 (HF)를 사용하여 반도체 제조 과정에서 불가피하게 형성되는 산화막(SiOx) 혹은 질화막(SixNx) 혹은 이들의 막질의 조합 물을 제거하여 후속되는 제조 공정에서 발생할 수 있는 웨이퍼 표면에 가해지는 기계적인 스트레스 (Mechanical stress on wafer surface)와 웨이퍼 표면의 불 균일로 기인하여 사진현상 공정에서 발생 되는 디포크스(defocus)로 인한 수율의 저하를 방지할 수 있는 기술이다.

반도체 제조 공정은 현재 20 나노급의 미세한 디자인 환경에서 공정을 진행하고 있으며, 이러한 선 폭을 구현하기 위해 상상을 초월하는 금액의 사진 현상 장비가 도입되고 있는 것이 현실이다. 이러한 사진 기술의 경우 표면이 평탄하고, 반사의 정도가 수용할 만큼일 때에만 비로소 원하는 패턴(Pattern)을 구현해 낼 수 있다. 이러한 노력의 일환으로 웨이퍼 배면의 오염을 줄이기 위해서는 웨이퍼를 이송하는 장치에서 웨이퍼와 접촉하는 부분을 최소화하여 배면의 오염을 방지하는 방법 및 이를 구현하는 기술의 연구와 웨이퍼 배면에 불균일하게 도포 된 막질을 제거하는 공정의 도입이 시작되고 있다. 본 발명에 직접적인 연관성이 있는 배면에 도포 되는 막질의 경우 진행하는 공정의 종류에 따라 다양하게 형성될 수 있지만 일반적으로는 고순도의 산화 막이나 질화막 혹은 이들의 조합으로 구성되어 있고 이를 제거 하기 위해서는 웨이퍼의 디바이스(Device) 면을 보호하는 처리를 한 연후 , 필름(Film)의 막질별로 다른 형태의 식각을 진행 하는 과정을 거치야 하고, 보호처리의 방법으로 다른 형태의 막질을 디바이스면에 적용할 경우 배면 처리 후 보호에 사용된 막질을 제거하게 되는 등, 여러 단계의 공정을 수행하여야 하는 어려움이 있으며, 또한 질화막의 식각 방법으로 세정 공정에서 관리가 가장 어려운 고온의 인산 장비를 반복적으로 사용하고 있어 웨이퍼 배면에 도포 되는 막질을 효과적으로 제거하는 공정의 개발이 요구되고 있다.

본 발명은 종래 문제점을 해결하기 위한 것으로, 웨이퍼 전면 (Wafer frontside)에 별도의 처리가 필요 없고, 관리가 어려운 고온의 인산(H3PO4)을 사용하지않는, 효과적으로 실리콘 웨이퍼 배면에 형성된 다양한 막질을 제거하는 방법을 제공하는 것이다.

상기 목적을 달성하기 위해 본 발명은 웨이퍼의 표면이 척의 표면과 접촉하지 않는, 비접촉 방식의 척(Chuck)을 사용하는 매엽식 세정기 (Single Wafer Cleaning Processor)환경에서 웨이퍼 배면을 위로 향하게 배치한 후 적절한 온도로 가열된 불산 을 웨이퍼의 배면에 공급하여 웨이퍼 배면에 도포 된 막질을 제거하는 것을 것을 특징으로 한다.

본 발명에 따른 방법으로 배면에 도포 된 막질을 제거함으로써 추가로 적용되는 처리 공정과 관리가 어려운 고온의 인산(H3PO4) 공정을 사용하지 않고 효과적으로 웨이퍼 배면에 도포 된 막질을 제거할 수 있다.

도 1 웨이퍼 배면에 형성된 막질의 구성의 예
도 2 HTO( High Tempreture Oxide) 80Å을 제거하는 공정의 레시피(Recipe)
도 3 도 1에서 Back Side Strip을 위한 공정의 레시피(Recipe)
도 4 질화막 식각 트랜드(Nitride etcing trend)

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

도 1 본 발명이 구현하고자하는 웨이퍼 배면에 도포 된 막질 구성의 한 예로 다양한 형태로 산화 막과 질화막이 형성되고 있음을 보여 주고 있다.

도 2 는 비접촉 방식의 척을 가진 싱글웨이퍼 세정기에서 적절한 온도로 가열된 불산을 사용하여 웨이퍼의 배면에 형성된 HTO( High Tempreture Oxide) 80Å을 제거하는 공정의 레시피(Recipe)를 예시한 것이다.

도 3 은 비접촉방식의 척을 가진 싱글웨이퍼 세정기에서 적절한 온도로 가열된 불산을 사용하여 도 1에 예시된 웨이퍼 배면에 구성된 다양한 형태의 막질을 제거하는 공정의 레시피(Recipe)를 예시한 것이다.

도 4 는 비접촉방식의 척을 가진 싱글웨이퍼 세정기에서 3000Å의 질화막이 도포 된 웨이퍼를 시료로 하여 49% HF/ 55℃/ 1000 rpm / 10 sec / 1 lpm (HF)의 공정 레시피를 사용하여 반복 실험한 결과를 나타낸 것이다.

본 발명에서 사용되는 비접촉 방식의 척의 예로는 잘 알려진 베르누이 방식이 바람직 하지만 다른 형태의 비접촉식 방식도 무방하다. 본 발명에서 비접촉이라 함은 막질을 제거하고자 하는 웨이퍼의 배면이 아닌, 배면의 막질을 제거할 때 보호를 하기 위해 특별한 처리를 하지 않은 웨이퍼의 전면, 즉 디바이스가 형성된 면과의 비접촉을 의미한다.

본 발명을 실현하기 위해서는 3단계의 과정을 거쳐서 진행을 한다.

제 1단계로 제거하고자 하는 막질이 배면에 있는 웨이퍼를 비접촉식 척 위에 배면이 비접촉식 척 면의 반대 방향인, 즉 디바이스면이 비접촉식 척의 표면과 마주보도록 위치한다.

제 2단계로 제거하고자하는 막질의 종류와 두께에 적절한 레시피로 공정을 실행한다.

제 3 단계로는 공정이 완료된 웨이퍼를 수거한다.

상기의 단계를 거쳐서 본 발명은 실리콘 웨이퍼의 배면에 형성된 산화막, 질화막 혹인 산화막과 질화막의 조합으로 이루어진 형상 혹은 산화 막과 질화막의 혼합물로 구성된 막질을 디바이스 면에 별도의 처리를 하지 않고 효과적으로 제거할 수 있다.

해당사항 없슴

Claims (2)

1. 비접촉식 척이 구성된 매엽식 세정기의 환경에서 웨이퍼의 디바이스면, 즉 웨이퍼의 전면 (front side)에 별도의 처리 없이 적절한 온도로 가열된 불산(HF)을 사용하여 실리콘 웨이퍼의 배면 (back side)에 형성된 다양한 막질을 제거하는 방법.
   
2. 제 1 항에 있어서, 불산(HF)의 농도는 질량 함유량인 wt% 기준으로 49% 이하인 것을 특징으로 하고, 불산(HF)의 온도는 99℃ 이하인 것을 특징으로 하는 실리콘 웨이퍼의 배면에 형성된 막질 제거 방법.

Images