KR20110078628A - Iii-nitride semiconductor light emitting device - Google Patents

Iii-nitride semiconductor light emitting device Download PDF

Info

Publication number
KR20110078628A
KR20110078628A KR1020090135484A KR20090135484A KR20110078628A KR 20110078628 A KR20110078628 A KR 20110078628A KR 1020090135484 A KR1020090135484 A KR 1020090135484A KR 20090135484 A KR20090135484 A KR 20090135484A KR 20110078628 A KR20110078628 A KR 20110078628A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
light emitting
group iii
iii nitride
semiconductor light
Prior art date
Application number
KR1020090135484A
Other languages
Korean (ko)
Other versions
KR101197686B1 (en
Inventor
전수근
박은현
김종원
박준천
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020090135484A priority Critical patent/KR101197686B1/en
Publication of KR20110078628A publication Critical patent/KR20110078628A/en
Application granted granted Critical
Publication of KR101197686B1 publication Critical patent/KR101197686B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A III-nitride semiconductor light emitting device is provided to improve the combination force of a bonding pad while minimizing the damage of a semiconductor layer. CONSTITUTION: In a III-nitride semiconductor light emitting device, a plurality of semiconductor layers(50) are arranged on a substrate(10). A plurality of semiconductor layers comprises an active layer(40) which is generated through recombination of holes and electronics A first electrode(60) is arranged on a plurality of semiconductor layers. A second electrode(80) is electrically touched with the first electrode. A contact unit(71) supplies stronger combination force that of the first and second electrodes.

Description

3족 질화물 반도체 발광소자{III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}Group III nitride semiconductor light emitting device {III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 발광소자에 관한 것으로, 특히 본딩 패드의 고정을 향상시킨 3족 질화물 반도체 발광소자에 관한 것이다.The present disclosure relates to a group III nitride semiconductor light emitting device as a whole, and more particularly, to a group III nitride semiconductor light emitting device having improved fixing of a bonding pad.

여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.Here, the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Means a light emitting device, such as a light emitting diode comprising a, and does not exclude the inclusion of a material consisting of elements of other groups such as SiC, SiN, SiCN, CN or a semiconductor layer of these materials.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).This section provides background information related to the present disclosure which is not necessarily prior art.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.1 is a view illustrating an example of a conventional Group III nitride semiconductor light emitting device, wherein the Group III nitride semiconductor light emitting device is grown on the substrate 100, the buffer layer 200 grown on the substrate 100, and the buffer layer 200. n-type group III nitride semiconductor layer 300, an active layer 400 grown on the n-type group III nitride semiconductor layer 300, p-type group III nitride semiconductor layer 500, p-type 3 grown on the active layer 400 The p-side electrode 600 formed on the group nitride semiconductor layer 500, the p-side bonding pad 700 formed on the p-side electrode 600, the p-type group III nitride semiconductor layer 500 and the active layer 400 are formed. The n-side electrode 800 and the passivation layer 900 are formed on the n-type group III nitride semiconductor layer 300 exposed by mesa etching.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the group III nitride semiconductor layer can be grown. When a SiC substrate is used, the n-side electrode 800 may be formed on the SiC substrate side.

기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.Group III nitride semiconductor layers grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람 직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.The buffer layer 200 is intended to overcome the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the group III nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness of US Pat. No. 5,290,393 describes Al (x) Ga (1-x) N having a thickness of 10 kPa to 5000 kPa at a temperature of 200 to 900 C on a sapphire substrate. (0 ≦ x <1) A technique for growing a buffer layer is described, and US Patent Publication No. 2006/154454 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In (x Techniques for growing a Ga (1-x) N (0 <x≤1) layer are described. Preferably, the undoped GaN layer is grown prior to the growth of the n-type group III nitride semiconductor layer 300, which may be viewed as part of the buffer layer 200 or as part of the n-type group III nitride semiconductor layer 300. good.

n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.In the n-type group III nitride semiconductor layer 300, at least a region (n-type contact layer) in which the n-side electrode 800 is formed is doped with impurities, and the n-type contact layer is preferably made of GaN and doped with Si. . U. S. Patent No. 5,733, 796 describes a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells.

p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.The p-type III-nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has an p-type conductivity through an activation process. U.S. Patent No. 5,247,533 describes a technique for activating a p-type group III nitride semiconductor layer by electron beam irradiation, and U.S. Patent No. 5,306,662 annealing at a temperature of 400 DEG C or higher to provide a p-type group III nitride semiconductor layer. A technique for activating is described, and US Patent Publication No. 2006/157714 discloses a p-type III-nitride semiconductor layer without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growing the p-type III-nitride semiconductor layer. Techniques for having this p-type conductivity have been described.

p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도 록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.The p-side electrode 600 is provided to provide a good current to the entire p-type group III nitride semiconductor layer 500. US Patent No. 5,563,422 is formed over almost the entire surface of the p-type group III nitride semiconductor layer. And a light-transmitting electrode made of Ni and Au in ohmic contact with the p-type III-nitride semiconductor layer 500 and described in US Patent No. 6,515,306 on the p-type III-nitride semiconductor layer. A technique has been described in which an n-type superlattice layer is formed and then a translucent electrode made of indium tin oxide (ITO) is formed thereon.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.On the other hand, the p-side electrode 600 may be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, this technique is referred to as flip chip (flip chip) technology. U. S. Patent No. 6,194, 743 describes a technique relating to an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.The p-side bonding pad 700 and the n-side electrode 800 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 describes a technique in which the n-side electrode is composed of Ti and Al.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.The passivation layer 900 is formed of a material such as silicon dioxide and may be omitted.

이러한 3족 질화물 반도체 발광소자의 경우에, p측 전극(600)과 p측 본딩 패드(700) 사이의 결합력이 좋지 않아, p측 본딩 패드(700)가 벗겨지는 문제가 발생할 수 있다.In the case of the Group III nitride semiconductor light emitting device, the bonding force between the p-side electrode 600 and the p-side bonding pad 700 is not good, and thus the p-side bonding pad 700 may be peeled off.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 본 개시는 기판; 기판 위에 위치하며, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수개의 반도체층; 복수개의 반도체층 위에 위치하는 제1 전극; 제1 전극과 전기적으로 접촉되는 제2 전극; 그리고, 제2 전극이 위치하며, 복수개의 반도체층의 일부가 제거되어 형성되고, 제1 전극과 제2 전극의 결합력보다 강한 결합력을 제공하는 접촉부;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자가 제공된다.According to one aspect of the disclosure, the present disclosure provides a substrate comprising: a substrate; A plurality of semiconductor layers positioned on the substrate and having an active layer generating light through recombination of electrons and holes; A first electrode on the plurality of semiconductor layers; A second electrode in electrical contact with the first electrode; And a contact portion in which the second electrode is positioned and formed by removing a portion of the plurality of semiconductor layers and providing a stronger bonding force than the bonding force of the first electrode and the second electrode. An element is provided.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawing (s).

도 2 및 도 7은 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(10), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 p측 전극(60), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 전극(80), 그리고 보호막(90)을 포함한다. 도 1에 도시된 3족 질화물 반도체 발광소자와 달리, p측 본딩 패드(70)가 3족 질화물 반도체층(50,40,30)이 식각되어 노출된 n형 3족 질화물 반도체층(30)에 형성된 접촉부(71)에 구비되어 있다. 접촉부(71)는 절연층(91)으로 덮혀 있으며, p측 본딩 패드(70)는 절연층(91)에 의해 절연되어 p측 전극(60)으로 이어져 있다. 절연층(91)은 p측 본딩 패드(70)와의 결합력이 ITO와 같은 물질로 된 p측 전극(60)과 p측 본딩 패드(70) 사이의 결합력보다 높은 물질로 이루어지는 것이 바람직하며, SiO2, SiN 등을 예로 들 수 있다. 공정의 편의를 위해, 보호막(90)의 형성시에 이와 일체로 형성할 수 있다. 한편, 접촉부(71)에 요부(72)와 철부(73)를 구비하여 접촉 면적을 넓힘으로써, p측 본딩 패드(70)의 고정을 향상시킬 수 있다. 이러한 요철(72,73)은 식각의 과정에서 식각 마스크를 이용함으로써 형성될 수 있다. 요철(72,73) 형성을 위한 식각은 n측 전극(80)의 형성을 위한 식각과 함께 이루어지 거나, 이러한 식각을 마친 후에 별도로 행해질 수 있다. n측 전극(80)의 형성을 위한 식각의 초기부터 식각 마스크를 이용하는 경우에, 철부(73)를 기둥과 같이 키가 큰 철부로 형성할 수 있다. 한편 접촉부(71)를 활성층(40)의 아래에 구비함으로써, 활성층(40)에서 생성된 빛이 p측 본딩 패드(70)에 의해 흡수되는 것을 방지할 수 있다. p측 본딩 패드(70)는 예를 들어 70um~100um의 직경과 1um~2um의 높이로 Cr,Ni,Ti,Al,Au와 같은 물질의 조합으로 형성될 수 있다. 요철(72,73) 내지는 기둥은 예를 들어, 3um~10um의 직경과 3um~5um의 간격으로 형성될 수 있다. 그 높이는 p측 본딩 패드(70)와의 관계를 고려할 때, 0.5um~1.0um의 높이가 적당하다.2 and 7 illustrate an example of a group III nitride semiconductor light emitting device according to the present disclosure, wherein the group III nitride semiconductor light emitting device includes a substrate 10, a buffer layer 20, and a buffer layer grown on the substrate 10. 20, an n-type Group III nitride semiconductor layer 30 grown on the n-type Group III nitride semiconductor layer 30, an active layer 40 grown on the n-type Group III nitride semiconductor layer 30, a p-type Group III nitride semiconductor layer 50 grown on the active layer 40 p-type electrode 60, p-type III-nitride semiconductor layer 50 and active layer 40 formed on p-type III-nitride semiconductor layer 50 by mesa etching and exposed to n-type III-nitride semiconductor layer And an n-side electrode 80 and a passivation layer 90 formed over the 30. Unlike the Group III nitride semiconductor light emitting device shown in FIG. 1, the p-side bonding pad 70 is exposed to the n-type Group III nitride semiconductor layer 30 exposed by etching the Group III nitride semiconductor layers 50, 40, and 30. It is provided in the formed contact part 71. The contact portion 71 is covered with the insulating layer 91, and the p-side bonding pad 70 is insulated by the insulating layer 91 and continues to the p-side electrode 60. Insulating layer 91 is preferably a bonding force between the p-side bonding pad 70 is made of a bonding force higher material between substances in the p-side electrode 60 and the p-side bonding pad 70 in such as ITO, and, SiO 2 , SiN and the like can be exemplified. For the convenience of the process, the protective film 90 may be formed integrally with this. On the other hand, fixing the p-side bonding pad 70 can be improved by providing the contact portion 71 with the recess portion 72 and the convex portion 73 to increase the contact area. The unevenness 72 and 73 may be formed by using an etching mask in the process of etching. The etching for forming the unevenness 72 and 73 may be performed together with the etching for forming the n-side electrode 80, or may be separately performed after the etching is completed. When using an etching mask from the beginning of etching for forming the n-side electrode 80, the convex portion 73 may be formed of a tall convex portion such as a pillar. On the other hand, by providing the contact portion 71 under the active layer 40, it is possible to prevent the light generated in the active layer 40 is absorbed by the p-side bonding pad 70. The p-side bonding pad 70 may be formed of a combination of materials such as Cr, Ni, Ti, Al, and Au, for example, having a diameter of 70 μm to 100 μm and a height of 1 μm to 2 μm. Concave-convex (72,73) to the pillar may be formed, for example, with a diameter of 3um ~ 10um and 3um ~ 5um intervals. Considering the relationship with the p-side bonding pad 70, the height is preferably a height of 0.5um to 1.0um.

도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 나타내는 도면으로서, 접촉부(71)에 있어서, 절연층(91) 또는 보호막(90)이 요부(72)를 메우고 있다. 이 경우에도, 보호막(90)과 p측 본딩 패드(70) 사이의 결합력이 p측 전극(60)과 p측 본딩 패드(70) 사이의 결합력보다 높으므로 패드 벗겨짐(peeling)의 문제를 해소할 수 있다. 미설명 동일 부호에 대한 설명은 생략한다. 도 7에서 설명의 편의를 위해 보호막(90)을 생략하였다.3 is a view showing another example of the group III nitride semiconductor light emitting device according to the present disclosure, in which the insulating layer 91 or the protective film 90 fills in the recessed portion 72 in the contact portion 71. Even in this case, since the bonding force between the protective film 90 and the p-side bonding pad 70 is higher than the bonding force between the p-side electrode 60 and the p-side bonding pad 70, the problem of pad peeling can be eliminated. Can be. Description of the same reference numerals will be omitted. For convenience of description, the protective film 90 is omitted in FIG. 7.

도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 도 2 및 도 3에 도시된 반도체 발광소자와 달리 접촉부(71)에 요철이 형성되어 있지 않으며, 보호막(90)과 p측 본딩 패드(70) 사이의 결합력에 의해 p측 본딩 패드(70)의 고정이 향상된다. 미설명 동일 부호에 대한 설명은 생략한다.4 is a view showing another example of the group III nitride semiconductor light emitting device according to the present disclosure. Unlike the semiconductor light emitting device shown in FIGS. 2 and 3, unevenness is not formed in the contact portion 71, and the protective film 90 ) And the fixing of the p-side bonding pad 70 is improved by the coupling force between the p-side bonding pad 70. Description of the same reference numerals will be omitted.

도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 접촉부(71)가 p형 질화물 반도체층(50)에 형성되어 있다. 요철(72,73) 은 p측 본딩 패드(70)가 위치하는 영역에만 형성되어 있는데, 이는 건식 식각을 통해 이러한 요철(72,73)을 형성하는 공정에서 활성층(40)이 손상될 수 있기 때문이다. 이 예에서 접촉부(71)는 요철(72,73)을 통해 결합 면적을 넓힘으로써 결합력을 높혀 p측 본딩 패드(70)의 고정을 향상시킨다. 접촉부(71)와 p측 본딩 패드(70) 사이에 위치하는 p측 전극(60)은 생략되어도 좋다. 이 예에서 접촉부(71)가 p형 질화물 반도체층의 상부에서 p측 본딩 패드(70)가 위치하는 영역에만 구비됨으로써 p측 본딩 패드(70)의 고정을 향상하는 한편, 요철(72,73) 형성에 따르는 3족 질화물 반도체층의 손상을 최소화할 수 있게 된다. 미설명 동일 부호에 대한 설명은 생략한다.FIG. 5 is a view showing still another example of the group III nitride semiconductor light emitting device according to the present disclosure, wherein a contact portion 71 is formed in the p-type nitride semiconductor layer 50. The unevenness 72 and 73 are formed only in a region where the p-side bonding pad 70 is located, because the active layer 40 may be damaged in the process of forming the unevenness 72 and 73 through dry etching. to be. In this example, the contact portion 71 increases the bonding force by widening the bonding area through the unevenness 72, 73, thereby improving the fixing of the p-side bonding pad 70. The p-side electrode 60 located between the contact portion 71 and the p-side bonding pad 70 may be omitted. In this example, the contact portion 71 is provided only in the region where the p-side bonding pad 70 is located on the upper portion of the p-type nitride semiconductor layer, thereby improving the fixing of the p-side bonding pad 70, while providing the unevenness 72 and 73. It is possible to minimize damage to the group III nitride semiconductor layer due to formation. Description of the same reference numerals will be omitted.

도 6은 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 접촉부(71)가 기판(10)에 형성되어 있으며, 접촉부(71)는 기판(10)에 형성된 요철(72,73)을 가진다. 접촉부(71)와 접촉부(71) 사이에 절연층이 구비될 수 있음은 물론이다. 미설명 동일 부호에 대한 설명은 생략한다.6 is a view showing another example of the group III nitride semiconductor light emitting device according to the present disclosure, wherein a contact portion 71 is formed on the substrate 10, and the contact portion 71 is formed on the substrate 10. , 73). Of course, an insulating layer may be provided between the contact portion 71 and the contact portion 71. Description of the same reference numerals will be omitted.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 접촉부가 복수개의 반도체층의 일부가 제거되어 노출되는 요철면인 것을 특징으로 하는 3족 질화물 반도체 발광소자.(1) A group III nitride semiconductor light emitting element, wherein the contact portion is an uneven surface to which a portion of the plurality of semiconductor layers is removed and exposed.

(2) 접촉부가 기둥을 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(2) A group III nitride semiconductor light emitting element, wherein the contact portion has a pillar.

(3) 접촉부가 절연층으로 덮혀 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(3) A group III nitride semiconductor light emitting element, wherein the contact portion is covered with an insulating layer.

(4) 접촉부가 절연층으로 덮혀 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(4) A group III nitride semiconductor light emitting element, wherein the contact portion is covered with an insulating layer.

(5) 접촉부가 절연층으로 덮혀 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(5) A group III nitride semiconductor light emitting element, wherein the contact portion is covered with an insulating layer.

(6) 접촉부가 활성층의 아래에서 복수개의 반도체층에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.(6) A group III nitride semiconductor light emitting element, wherein the contact portion is formed in the plurality of semiconductor layers under the active layer.

(7) 기판이 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 발광소자.(7) A group III nitride semiconductor light emitting element, wherein the substrate is a sapphire substrate.

(8) 복수개의 반도체층은 편평한 상면을 가지며, 접촉부가 활성층 위에서 상면의 일부가 제거되어 노출되는 요철면인 것을 특징으로 하는 3족 질화물 반도체 발광소자.(8) A group III nitride semiconductor light-emitting device, characterized in that the plurality of semiconductor layers have a flat upper surface, and the contact portion is an uneven surface in which a part of the upper surface is removed and exposed on the active layer.

(9) 접촉부가 기판에서 복수개의 반도체층의 일부가 제거되어 노출되는 요철면인 것을 특징으로 하는 3족 질화물 반도체 발광소자.(9) A group III nitride semiconductor light-emitting device, wherein the contact portion is an uneven surface on which a portion of the plurality of semiconductor layers is removed from the substrate and exposed.

본 개시에 따른 하나의 3족 질화물 반도체 발광소자에 의하면, 본딩 패드의 고정을 향상시킬 수 있게 된다.According to one group III nitride semiconductor light emitting device according to the present disclosure, fixing of the bonding pads can be improved.

또한 본 개시에 따른 다른 하나의 3족 질화물 반도체 발광소자에 의하면, 본딩 패드의 고정을 향상함과 함께 본딩 패드에 의한 빛의 흡수를 줄일 수 있게 된다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, it is possible to improve the fixing of the bonding pad and to reduce the absorption of light by the bonding pad.

또한 본 개시에 따른 또다른 하나의 3족 질화물 반도체 발광소자에 의하면, 반도체층의 손상을 최소화하면서 본딩 패드의 고정을 향상시킬 수 있게 된다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, it is possible to improve the fixing of the bonding pad while minimizing damage to the semiconductor layer.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,1 is a view showing an example of a conventional group III nitride semiconductor light emitting device,

도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,2 is a view showing an example of a group III nitride semiconductor light emitting device according to the present disclosure;

도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 나타내는 도면,3 is a view showing another example of a group III nitride semiconductor light emitting device according to the present disclosure;

도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 예를 나타내는 도면,4 is a view showing another example of a group III nitride semiconductor light emitting device according to the present disclosure;

도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 예를 나타내는 도면,5 is a view showing another example of a group III nitride semiconductor light emitting device according to the present disclosure;

도 6은 본 개시에 따른 3족 질화물 반도체 발광소자의 또다른 예를 나타내는 도면,6 is a view showing another example of a group III nitride semiconductor light emitting device according to the present disclosure;

도 7은 도2에 도시된 3족 질화물 반도체 발광소자를 위에서 본 도면.FIG. 7 is a view from above of the group III nitride semiconductor light emitting device shown in FIG. 2; FIG.

Claims (10)

기판;Board; 기판 위에 위치하며, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수개의 반도체층;A plurality of semiconductor layers positioned on the substrate and having an active layer generating light through recombination of electrons and holes; 복수개의 반도체층 위에 위치하는 제1 전극;A first electrode on the plurality of semiconductor layers; 제1 전극과 전기적으로 접촉되는 제2 전극; 그리고,A second electrode in electrical contact with the first electrode; And, 제2 전극이 위치하며, 복수개의 반도체층의 일부가 제거되어 형성되고, 제1 전극과 제2 전극의 결합력보다 강한 결합력을 제공하는 접촉부;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.And a contact portion in which the second electrode is positioned and a portion of the plurality of semiconductor layers are removed, the contact portion providing a stronger bonding force than the bonding force between the first electrode and the second electrode. 청구항 1에 있어서,The method according to claim 1, 접촉부는 복수개의 반도체층의 일부가 제거되어 노출되는 요철면인 것을 특징으로 하는 3족 질화물 반도체 발광소자.The contact portion is a group III nitride semiconductor light emitting device, characterized in that the uneven surface exposed by removing a portion of the plurality of semiconductor layers. 청구항 1에 있어서,The method according to claim 1, 접촉부는 기둥을 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device, characterized in that the contact portion has a pillar. 청구항 1에 있어서,The method according to claim 1, 접촉부는 절연층으로 덮혀 있는 것을 특징으로 하는 3족 질화물 반도체 발광 소자.A group III nitride semiconductor light emitting element, wherein the contact portion is covered with an insulating layer. 청구항 2에 있어서,The method according to claim 2, 접촉부는 절연층으로 덮혀 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting element, wherein the contact portion is covered with an insulating layer. 청구항 3에 있어서,The method of claim 3, 접촉부는 절연층으로 덮혀 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting element, wherein the contact portion is covered with an insulating layer. 청구항 4에 있어서,The method according to claim 4, 접촉부는 활성층의 아래에서 복수개의 반도체층에 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device, characterized in that the contact portion is formed in the plurality of semiconductor layers under the active layer. 청구항 7에 있어서,The method of claim 7, 기판은 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device, characterized in that the substrate is a sapphire substrate. 청구항 1에 있어서,The method according to claim 1, 복수개의 반도체층은 편평한 상면을 가지며,The plurality of semiconductor layers have a flat top surface, 접촉부는 활성층 위에서 상면의 일부가 제거되어 노출되는 요철면인 것을 특 징으로 하는 3족 질화물 반도체 발광소자.The contact portion is a group III nitride semiconductor light emitting device, characterized in that the uneven surface exposed part of the upper surface is removed from the active layer. 청구항 1에 있어서,The method according to claim 1, 접촉부는 기판에서 복수개의 반도체층의 일부가 제거되어 노출되는 요철면인 것을 특징으로 하는 3족 질화물 반도체 발광소자.The contact portion is a group III nitride semiconductor light emitting device, characterized in that the uneven surface exposed by removing a portion of the plurality of semiconductor layers from the substrate.
KR1020090135484A 2009-12-31 2009-12-31 Iii-nitride semiconductor light emitting device KR101197686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135484A KR101197686B1 (en) 2009-12-31 2009-12-31 Iii-nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135484A KR101197686B1 (en) 2009-12-31 2009-12-31 Iii-nitride semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20110078628A true KR20110078628A (en) 2011-07-07
KR101197686B1 KR101197686B1 (en) 2012-11-09

Family

ID=44918079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135484A KR101197686B1 (en) 2009-12-31 2009-12-31 Iii-nitride semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101197686B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150043402A (en) * 2012-08-10 2015-04-22 오스람 오엘이디 게엠베하 Method for producing an optoelectronic component and method for patterning an organic, optoelectronic component
KR20170037024A (en) * 2015-09-25 2017-04-04 엘지이노텍 주식회사 Light Emitting Device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143977B2 (en) 2000-11-09 2013-02-13 星和電機株式会社 Gallium nitride compound semiconductor light emitting device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150043402A (en) * 2012-08-10 2015-04-22 오스람 오엘이디 게엠베하 Method for producing an optoelectronic component and method for patterning an organic, optoelectronic component
US9698387B2 (en) 2012-08-10 2017-07-04 Osram Oled Gmbh Method for producing an optoelectronic component and method for patterning an organic, optoelectronic component
KR20170037024A (en) * 2015-09-25 2017-04-04 엘지이노텍 주식회사 Light Emitting Device

Also Published As

Publication number Publication date
KR101197686B1 (en) 2012-11-09

Similar Documents

Publication Publication Date Title
KR100988041B1 (en) Semiconductor light emitting device
KR20090119258A (en) Semiconductor light emitting device
US20100140656A1 (en) Semiconductor Light-Emitting Device
KR101000276B1 (en) Semiconductor light emiitting device
US20090166662A1 (en) III-Nitride Semiconductor Light Emitting Device
KR100960277B1 (en) Manufacturing method of ?-nitride semiconductor light emitting device
KR20110083292A (en) Iii-nitride semiconductor light emitting device
US20100133579A1 (en) III-Nitride Semiconductor Light Emitting Device
KR101032987B1 (en) Semiconductor light emitting device
KR100960278B1 (en) ?-nitride semiconductor light emitting device and method for manufacturing the same
KR101000277B1 (en) Semiconductor light emitting device
KR101197686B1 (en) Iii-nitride semiconductor light emitting device
KR100960280B1 (en) Iii-nitride semiconductor light emitting device
KR100957742B1 (en) ?-nitride semiconductor light emitting device
KR20100012003A (en) Iii-nitride semiconductor light emitting device
KR101098589B1 (en) Iii-nitride semiconductor light emitting device
KR20090073946A (en) Iii-nitride semiconductor light emitting device
KR100985720B1 (en) Method of forming light emitting device package
KR101062754B1 (en) Semiconductor light emitting device
KR20110088818A (en) Vertical semiconductor light emitting device and method for fabricating the same
KR20110077363A (en) Iii-nitride semiconductor light emitting device
KR20120100359A (en) Iii-nitride semiconductor light emitting device
KR100983825B1 (en) ?-nitride semiconductor light emitting device
KR101034764B1 (en) Method of forming ?-nitride semiconductor light emitting device
KR100983831B1 (en) ?-nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 8