KR20120100359A - Iii-nitride semiconductor light emitting device - Google Patents

Iii-nitride semiconductor light emitting device Download PDF

Info

Publication number
KR20120100359A
KR20120100359A KR1020110019200A KR20110019200A KR20120100359A KR 20120100359 A KR20120100359 A KR 20120100359A KR 1020110019200 A KR1020110019200 A KR 1020110019200A KR 20110019200 A KR20110019200 A KR 20110019200A KR 20120100359 A KR20120100359 A KR 20120100359A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
iii nitride
semiconductor layer
layer
Prior art date
Application number
KR1020110019200A
Other languages
Korean (ko)
Inventor
남기연
안현수
이태희
노민수
Original Assignee
주식회사 에피밸리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에피밸리 filed Critical 주식회사 에피밸리
Priority to KR1020110019200A priority Critical patent/KR20120100359A/en
Publication of KR20120100359A publication Critical patent/KR20120100359A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

PURPOSE: An III group nitride semiconductor light emitting diode is provided to improve photonic efficiency by minimizing the area of an active layer creating light in the process forming an electrode to be diminished. CONSTITUTION: A buffer layer is formed on a substrate(111). An n-type III group nitride semiconductor layer(113) is formed on the buffer layer. An active layer(114) is formed on the n-type III group nitride semiconductor layer. A p-type III group nitride semiconductor layer(115) is formed on the active layer. A p-side electrode(116) is formed on the p-type III group nitride semiconductor layer. A p-side bonding pad(117) is formed on the p-side electrode. An n-side electrode is formed the -type III group nitride semiconductor layer which is exposed by etching the p-type III group nitride semiconductor layer and the active layer.

Description

3족 질화물 반도체 발광소자{III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}Group III nitride semiconductor light emitting device {III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시는, 3족 질화물 반도체 발광소자에 관한 것으로, 특히 3족 질화물 반도체 발광소자를 형성하는 3족 질화물 반도체층의 적층 구조에 관한 것이다.The present disclosure relates to a group III nitride semiconductor light emitting device, and more particularly, to a laminated structure of a group III nitride semiconductor layer forming a group III nitride semiconductor light emitting device.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

일반적으로, 3-5족 화합물 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 소자를 의미하며, Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어지는 3족 질화물 반도체 발광소자, 적색 발광에 사용되는 GaAs계 반도체 발광소자, 녹색 발광에 사용되는 GaP계 반도체 발광소자 등을 예로 들 수 있다.In general, the group 3-5 compound semiconductor light emitting device refers to a semiconductor device that generates light through recombination of electrons and holes, Al (x) Ga (y) In (1-xy) N (0≤x≤1 , Group III nitride semiconductor light emitting device comprising a compound of 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), GaAs semiconductor light emitting device for red light emission, GaP semiconductor light emitting device for green light emission, etc. For example.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자(10)는 기판(11), 기판(11) 위에 성장되는 버퍼층(12), 버퍼층(12) 위에 성장되는 n형 3족 질화물 반도체층(13), n형 3족 질화물 반도체층(13) 위에 성장되는 활성층(14), 활성층(14) 위에 성장되는 p형 3족 질화물 반도체층(15), p형 3족 질화물 반도체층(15) 위에 형성되는 p측 전극(16), p측 전극(16) 위에 형성되는 p측 본딩 패드(17), p형 3족 질화물 반도체층(15)과 활성층(14)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(13) 위에 형성되는 n측 전극(18), 그리고 보호막(19)을 포함한다.1 is a view showing an example of a conventional group III nitride semiconductor light emitting device, the group III nitride semiconductor light emitting device 10 is a substrate 11, a buffer layer 12, a buffer layer 12 grown on the substrate 11 An n-type group III nitride semiconductor layer 13 grown thereon, an active layer 14 grown on the n-type group III nitride semiconductor layer 13, a p-type group III nitride semiconductor layer 15 grown on the active layer 14, p-side electrode 16 formed on p-type Group III nitride semiconductor layer 15, p-side bonding pad 17 formed on p-side electrode 16, p-type Group III nitride semiconductor layer 15 and active layer ( 14 includes an n-side electrode 18 and a passivation layer 19 formed on the n-type Group III nitride semiconductor layer 13 exposed by mesa etching.

기판(11)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(18)은 SiC 기판 측에 형성될 수 있다.As the substrate 11, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the group III nitride semiconductor layer can be grown. When a SiC substrate is used, the n-side electrode 18 may be formed on the SiC substrate side.

기판(11) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.Group III nitride semiconductor layers grown on the substrate 11 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(12)은 이종기판(11)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. The buffer layer 12 is intended to overcome the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 11 and the group III nitride semiconductor, and US Pat. No. 5,122,845 shows a sapphire substrate on a sapphire substrate at a temperature of 380 캜 to 800 캜 at A technique for growing an AlN buffer layer having a thickness of US Pat. No. 5,290,393 describes Al (x) Ga (1-x) N having a thickness of 10 kPa to 5000 kPa at a temperature of 200 to 900 C on a sapphire substrate. (0 ≦ x <1) A technique for growing a buffer layer is described, and US Patent Publication No. 2006/154454 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In (x Techniques for growing a Ga (1-x) N (0 <x≤1) layer are described.

한편, n형 3족 질화물 반도체층(13)의 성장에 앞서 도핑되지 않는 GaN층이 성장되는데, 이를 버퍼층(12)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(13)의 일부로 보아도 좋다.Meanwhile, a undoped GaN layer is grown prior to the growth of the n-type group III nitride semiconductor layer 13, which may be viewed as part of the buffer layer 12 or as part of the n-type group 3 nitride semiconductor layer 13.

n형 3족 질화물 반도체층(13)은 적어도 n측 전극(18)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. In the n-type group III nitride semiconductor layer 13, at least a region (n-type contact layer) in which the n-side electrode 18 is formed is doped with an impurity, and the n-type contact layer is preferably made of GaN and doped with Si. .

미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.U. S. Patent No. 5,733, 796 describes a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(14)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.The active layer 14 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells.

p형 3족 질화물 반도체층(15)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. The p-type III-nitride semiconductor layer 15 is doped with an appropriate impurity such as Mg, and has an p-type conductivity through an activation process.

미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정 없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.U.S. Patent No. 5,247,533 describes a technique for activating a p-type group III nitride semiconductor layer by electron beam irradiation, and U.S. Patent No. 5,306,662 annealing at a temperature of 400 DEG C or higher to provide a p-type group III nitride semiconductor layer. A technique for activating is described, and US Patent Publication No. 2006/157714 discloses a p-type III-nitride semiconductor layer without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growth of the p-type III-nitride semiconductor layer. Techniques for having this p-type conductivity have been described.

p측 전극(16)은 p형 3족 질화물 반도체층(15) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(15)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.The p-side electrode 16 is provided to ensure good current supply to the entire p-type group III nitride semiconductor layer 15, and US Patent No. 5,563,422 is formed over almost the entire surface of the p-type group III nitride semiconductor layer. A light-transmitting electrode made of Ni and Au in ohmic contact with the p-type III-nitride semiconductor layer 15 is described. US Pat. No. 6,515,306 discloses n on the p-type III-nitride semiconductor layer. A technique is described in which a type superlattice layer is formed and then a translucent electrode made of indium tin oxide (ITO) is formed thereon.

한편, p측 전극(16)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.On the other hand, the p-side electrode 16 can be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, this technique is referred to as flip chip (flip chip) technology. U. S. Patent No. 6,194, 743 describes a technique for an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.

p측 본딩 패드(17)와 n측 전극(18)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.The p-side bonding pad 17 and the n-side electrode 18 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 describes a technique in which the n-side electrode is composed of Ti and Al.

보호막(19)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.The protective film 19 is formed of a material such as silicon dioxide, and may be omitted.

한편, 3족 질화물 반도체 발광소자의 광 효율 및 전기적 특성을 향상시키기 위해 레이저 또는 습식 식각을 통해 기판(11)을 3족 질화물 반도체층들로부터 분리하여 수직형 3족 질화물 반도체 발광소자를 제조하는 기술이 소개된 바 있다.Meanwhile, in order to improve light efficiency and electrical characteristics of the group III nitride semiconductor light emitting device, a technique of manufacturing a vertical group III nitride semiconductor light emitting device by separating the substrate 11 from the group III nitride semiconductor layers through laser or wet etching. This was introduced.

또한, 대면적 3족 질화물 반도체 발광소자의 수요가 증가함에 따라 전류의 확산을 위해 p측 본딩 패드(17) 또는 n측 전극(18)으로부터 연장되어 형성되는 가지전극을 구비하는 기술이 소개된 바 있다. In addition, as the demand for a large-area group III nitride semiconductor light emitting device increases, a technology including branch electrodes extending from the p-side bonding pad 17 or the n-side electrode 18 is introduced to spread current. have.

본 개시는, 전극을 형성하는 과정에서 빛이 생성되는 활성층의 면적이 감소되는 것을 최소화함으로써, 광 효율이 크게 향상된 3족 질화물 반도체 발광소자의 제공을 일 목적으로 한다.The present disclosure aims to provide a group III nitride semiconductor light emitting device having greatly improved light efficiency by minimizing the reduction of the area of the active layer where light is generated in the process of forming an electrode.

상기한 과제의 해결을 위해, 본 개시의 일 태양에 따르면, 제1 전도성을 가지는 제1 3족 질화물 반도체층; 제1 전도성과 다른 제2 전도성을 가지는 제2 3족 질화물 반도체층; 제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 개재되며, 전자와 정공의 재결합에 의해 빛이 생성되는 활성층; 제1 3족 질화물 반도체층과 활성층을 뚫고 지나며, 제2 3족 질화물 반도체층에 이르는 제1 컨택 홀; 제1 3족 질화물 반도체층에 전기적으로 접속되는 제1 전극; 및 제1 3족 질화물 반도체층 상에 구비되며, 제1 컨택 홀을 통해 제2 3족 질화물 반도체층에 전기적으로 접속되고, 제1 3족 질화물 반도체층과 전기적으로 절연되도록 구비되는 제2 전극;을 포함하는 3족 질화물 반도체 발광소자가 제공된다.In order to solve the above problems, according to an aspect of the present disclosure, a first group III nitride semiconductor layer having a first conductivity; A second group III nitride semiconductor layer having a second conductivity different from the first conductivity; An active layer interposed between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer, wherein light is generated by recombination of electrons and holes; A first contact hole passing through the first group III nitride semiconductor layer and the active layer and reaching the second group III nitride semiconductor layer; A first electrode electrically connected to the first group III nitride semiconductor layer; And a second electrode provided on the first group III nitride semiconductor layer, the second electrode being electrically connected to the second group III nitride semiconductor layer through the first contact hole and electrically insulated from the first group III nitride semiconductor layer. A group III nitride semiconductor light emitting device comprising a is provided.

또한, 제1 3족 질화물 반도체층과 활성층을 뚫고 지나며, 제2 3족 질화물 반도체층에 이르는 제2 컨택 홀; 및 제1 3족 질화물 반도체층 상에 구비되고, 제2 컨택 홀을 통해 제2 3족 질화물 반도체층에 전기적으로 접속되며, 제1 3족 질화물 반도체층과 전기적으로 절연되도록 구비되는 제2 서브전극;으로서, 제2 전극과 전기적으로 접속되도록 구비되는 제2 서브전극;을 더 포함하는 것을 특징으로 한다.Also, a second contact hole penetrating through the first group III nitride semiconductor layer and the active layer and reaching the second group III nitride semiconductor layer; And a second sub-electrode provided on the first group III nitride semiconductor layer and electrically connected to the second group III nitride semiconductor layer through the second contact hole and electrically insulated from the first group III nitride semiconductor layer. And, a second sub-electrode provided to be electrically connected to the second electrode.

또한, 제2 전극으로부터 길게 뻗어나오며, 제1 3족 질화물 반도체층 상에 구비되고, 제2 서브전극과 제2 전극을 전기적으로 접속시키며, 제1 3족 질화물 반도체층과 전기적으로 절연되도록 구비되는 가지전극;을 더 포함하는 것을 특징으로 한다.Further, it extends long from the second electrode, is provided on the first group III nitride semiconductor layer, and electrically connected to the second sub-electrode and the second electrode, and provided to be electrically insulated from the first group III nitride semiconductor layer. Branch electrode; characterized in that it further comprises.

또한, 제2 컨택 홀 및 제2 컨택 홀을 통해 제2 3족 질화물 반도체층에 전기적으로 접속되는 제2 서브전극은 복수 개로 구비되며, 복수 개의 제2 서브전극은 제2 전극과 전기적으로 접속되는 것을 특징으로 한다.In addition, a plurality of second sub-electrodes electrically connected to the second group III nitride semiconductor layer through the second contact hole and the second contact hole may be provided, and the plurality of second sub-electrodes may be electrically connected to the second electrode. It is characterized by.

또한, 적어도 하나의 제2 서브전극은 다른 제2 서브전극을 경유하여 제2 전극과 전기적으로 접속되는 것을 특징으로 한다.The at least one second sub electrode may be electrically connected to the second electrode via another second sub electrode.

또한, 적어도 둘 이상의 제2 서브전극은 하나의 다른 제2 서브전극을 경유하여 제2 전극과 전기적으로 접속되는 것을 특징으로 한다.In addition, the at least two second sub-electrodes may be electrically connected to the second electrode via one other second sub-electrode.

또한, 제1 컨택 홀의 내부에 구비되며 제2 전극 및 제2 3족 질화물 반도체층에 각각 접촉되는 도전 물질층; 및 도전 물질층을 제1 3족 질화물 반도체층 및 활성층과 절연시키는 절연 물질층;으로서, 제1 컨택 홀의 내부에 도전 물질층과 제1 3족 질화물 반도체층 사이 및 도전 물질층과 활성층 사이에 개재되는 절연 물질층;을 더 포함하는 것을 특징으로 한다.In addition, a conductive material layer provided in the first contact hole and in contact with the second electrode and the second group III nitride semiconductor layer, respectively; And an insulating material layer that insulates the conductive material layer from the first group III nitride semiconductor layer and the active layer, wherein the insulating material layer is interposed between the conductive material layer and the first group III nitride semiconductor layer and between the conductive material layer and the active layer in the first contact hole. The insulating material layer is characterized in that it further comprises.

또한, 도전 물질층은 제2 3족 질화물 반도체층과 적어도 네 면 이상 접촉되는 것을 특징으로 한다.In addition, the conductive material layer is in contact with at least four surfaces of the second group III nitride semiconductor layer.

또한, 도전 물질층이 접촉되는 제2 3족 질화물 반도체층의 표면에는 요철(凹凸)이 구비되는 것을 특징으로 한다.In addition, irregularities are provided on the surface of the second group III nitride semiconductor layer in contact with the conductive material layer.

또한, 제1 컨택 홀은 제1 3족 질화물 반도체층으로부터 제2 3족 질화물 반도체층 방향으로 갈수록 단면적이 넓어지도록 구비되는 것을 특징으로 한다.In addition, the first contact hole may be provided such that the cross-sectional area of the first contact hole increases from the first group III nitride semiconductor layer toward the second group III nitride semiconductor layer.

본 개시에 따른 3족 질화물 반도체 발광소자의 일 예에 의하면, 컨택 홀을 통해 전극이 접속되므로, 종전과 같은 메사 식각에 의해 활성층의 면적이 감소되어 광 효율이 떨어지는 문제점을 개선할 수 있다.According to an example of the group III nitride semiconductor light emitting device according to the present disclosure, since the electrodes are connected through the contact holes, the area of the active layer is reduced by the mesa etching as before, thereby improving the problem of low light efficiency.

또한, 전극과 전기적으로 연결된 복수 개의 서브전극이 복수 개의 컨택 홀에 의해 반도체층과 접속되므로, 전류가 균일하게 확산되도록 제어할 수 있게 된다.In addition, since the plurality of sub-electrodes electrically connected to the electrodes are connected to the semiconductor layer by the plurality of contact holes, it is possible to control the current to be uniformly spread.

따라서, 광 효율을 향상시키고, 구동전압을 낮출 수 있게 된다.Therefore, the light efficiency can be improved and the driving voltage can be lowered.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 보인 도면,
도 3은 도 2의 A를 확대하여 보인 도면,
도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 보인 도면,
도 5는 도 4의 I-I을 보인 도면,
도 6은 도 4의 3족 질화물 반도체 발광소자의 광 특성을 보인 도면,
도 7 및 도 8은 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 예를 보인 도면,
도 9는 도 3의 다양한 변형예를 보인 도면.
1 is a view showing an example of a conventional group III nitride semiconductor light emitting device,
2 is a view showing an example of a group III nitride semiconductor light emitting device according to the present disclosure;
3 is an enlarged view of A of FIG. 2;
4 is a view showing another example of the group III nitride semiconductor light emitting device according to the present disclosure;
5 is a view illustrating II of FIG. 4,
6 is a view illustrating optical characteristics of the group III nitride semiconductor light emitting device of FIG. 4;
7 and 8 show still another example of the group III nitride semiconductor light emitting device according to the present disclosure;
9 is a view showing various modifications of FIG.

이하, 첨부된 도면을 참조하여 본 개시에 따른 3족 질화물 반도체 발광소자의 다양한 실시예에 대해 자세히 설명한다.Hereinafter, various embodiments of the group III nitride semiconductor light emitting device according to the present disclosure will be described in detail with reference to the accompanying drawings.

도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 보인 도면, 도 3은 도 2의 A를 확대하여 보인 도면이다.2 is a diagram illustrating an example of a group III nitride semiconductor light emitting device according to the present disclosure, and FIG. 3 is an enlarged view of A of FIG. 2.

도 2 및 도 3을 참조하면, 본 개시에 따른 3족 질화물 반도체 발광소자(100)는 도 1에 도시된 3족 질화물 반도체 발광소자(10)와 같이, 기판(111), 기판(111) 위에 성장되는 버퍼층(112), 버퍼층(112) 위에 성장되는 n형 3족 질화물 반도체층(113), n형 3족 질화물 반도체층(113) 위에 성장되는 활성층(114), 활성층(114) 위에 성장되는 p형 3족 질화물 반도체층(115), p형 3족 질화물 반도체층(115) 위에 형성되는 p측 전극(116), p측 전극(116) 위(또는 p형 3족 질화물 반도체층(115)에 접하도록)에 형성되는 p측 본딩 패드(117)를 포함한다. 2 and 3, the group III nitride semiconductor light emitting device 100 according to the present disclosure is formed on the substrate 111 and the substrate 111, like the group III nitride semiconductor light emitting device 10 illustrated in FIG. 1. A buffer layer 112 to be grown, an n-type group III nitride semiconductor layer 113 grown on the buffer layer 112, an active layer 114 grown on the n-type group III nitride semiconductor layer 113, and grown on the active layer 114 The p-type electrode 116 and the p-type electrode 116 formed on the p-type group III nitride semiconductor layer 115 and the p-type group III nitride semiconductor layer 115 (or the p-type group III nitride semiconductor layer 115). P-side bonding pads 117 formed on the back side).

따라서, 기판(111), 버퍼층(112), n형 3족 질화물 반도체층(113), 활성층(114), p형 3족 질화물 반도체층(115), p측 전극(116) 및 p측 본딩 패드(117)에 대한 구체적인 설명은 앞선 설명으로 갈음한다.Accordingly, the substrate 111, the buffer layer 112, the n-type Group III nitride semiconductor layer 113, the active layer 114, the p-type Group III nitride semiconductor layer 115, the p-side electrode 116 and the p-side bonding pad The detailed description of 117 is replaced with the foregoing description.

다만, 본 예에 있어서, n측 전극(121)은 p형 3족 질화물 반도체층 위에 위치되며 n형 3족 질화물 반도체층(113)에 전기적으로 접속되도록 구비된다.However, in the present example, the n-side electrode 121 is positioned on the p-type Group III nitride semiconductor layer and is provided to be electrically connected to the n-type Group III nitride semiconductor layer 113.

n측 전극(121)과 n형 3족 질화물 반도체층(113)의 전기적인 접속을 위해, p형 3족 질화물 반도체층(115)의 상면으로부터 p형 3족 질화물 반도체층(115)과 활성층(114)을 뚫고 지나며, n형 3족 질화물 반도체층(113)에 이르는 컨택 홀(123)이 구비된다.For the electrical connection between the n-side electrode 121 and the n-type Group III nitride semiconductor layer 113, the p-type Group III nitride semiconductor layer 115 and the active layer (from the upper surface of the p-type Group III nitride semiconductor layer 115) A contact hole 123 penetrating through 114 and reaching the n-type group III nitride semiconductor layer 113 is provided.

컨택 홀(123)의 내부에는 n측 전극(121)과 n형 3족 질화물 반도체층(113)에 각각 접촉되는 도전 물질층(127)이 구비된다.The conductive material layer 127 in contact with the n-side electrode 121 and the n-type group III nitride semiconductor layer 113 is provided inside the contact hole 123.

도전 물질층(127)은 활성층(114)에서 생성되어 방출되는 빛의 흡수를 방지하기 위해 Ag, Al로 구비될 수 있다.The conductive material layer 127 may be formed of Ag and Al to prevent absorption of light generated and emitted from the active layer 114.

또한, 도전 물질층(127)을 통해 n측 전극(121)이 p형 3족 질화물 반도체층(115) 및 활성층(114)과 통전되는 것을 방지하기 위해, 컨택 홀(123)의 내면, 즉 도전 물질층(127)과 p형 3족 질화물 반도체층(115) 사이 및 도전 물질층(127)과 활성층(114) 사이에는 절연 물질층(125)이 개재된다.In addition, in order to prevent the n-side electrode 121 from being energized with the p-type group III nitride semiconductor layer 115 and the active layer 114 through the conductive material layer 127, that is, the inner surface of the contact hole 123, that is, the conductive material. An insulating material layer 125 is interposed between the material layer 127 and the p-type group III nitride semiconductor layer 115 and between the conductive material layer 127 and the active layer 114.

또한, n측 전극(121)에는 외부 전원(미도시)과 연결되는 약 70 nm의 직경을 가지는 본딩 와이어(예: Au)가 접착되므로, n측 전극(121)의 직경은 컨택 홀(123)의 직경 보다 크게 구비된다. In addition, since a bonding wire (for example, Au) having a diameter of about 70 nm connected to an external power source (not shown) is bonded to the n-side electrode 121, the diameter of the n-side electrode 121 may correspond to the contact hole 123. It is provided larger than the diameter of.

따라서, n측 전극(121)의 하면과 p형 3족 질화물 반도체층(115)(또는 p측 전극(116)) 사이의 전기적인 절연이 필요하며, 절연 물질층(125)은 n측 전극(121)의 하면과 p형 3족 질화물 반도체층(115)(또는 p측 전극(116)) 사이에도 개재되는 것이 필요하다.Therefore, electrical insulation is required between the lower surface of the n-side electrode 121 and the p-type group III nitride semiconductor layer 115 (or the p-side electrode 116), and the insulating material layer 125 is formed of the n-side electrode ( It is also necessary to be interposed between the lower surface of 121 and the p-type group III nitride semiconductor layer 115 (or the p-side electrode 116).

절연 물질층(125)은 SiO2 또는 SiNx로 구비될 수 있다.The insulating material layer 125 may be formed of SiO 2 or SiN x .

본 예에 따른 도전 물질층(127)과 p형 3족 질화물 반도체층(115) 사이 및 도전 물질층(127)과 활성층(114) 사이에는 절연 물질층(125)을 개재시키는 공정은, 절연 물질층(125)을 n형 3족 질화물 반도체층(113)을 포함하는 컨택 홀(123)의 내면 전체에 도포(또는 증착)된 후, n형 3족 질화물 반도체층(113)이 노출되도록 절연 물질층(125)을 제거(또는 식각)하고, 컨택 홀(123)의 내부에 도전 물질층(127)을 형성하는 순서로 진행하는 것이 바람직하다.The process of interposing the insulating material layer 125 between the conductive material layer 127 and the p-type group III nitride semiconductor layer 115 and between the conductive material layer 127 and the active layer 114 includes an insulating material. After the layer 125 is applied (or deposited) to the entire inner surface of the contact hole 123 including the n-type group III nitride semiconductor layer 113, the insulating material is exposed to expose the n-type group III nitride semiconductor layer 113. It is preferable to proceed with the order of removing (or etching) the layer 125 and forming the conductive material layer 127 inside the contact hole 123.

여기서, 컨택 홀(123)의 내부에 구비되는 도전 물질층(127)의 상면은 컨택 홀(123)의 내부 측으로 함몰된 홈을 가지도록 구비되는 것이 바람직하다.Here, the upper surface of the conductive material layer 127 provided in the contact hole 123 may be provided to have a groove recessed toward the inner side of the contact hole 123.

이에 의해, n측 전극(121)과 도전 물질층(127)의 접촉면적을 증가시켜 n측 전극(121)이 벗겨지는 문제를 방지할 수 있기 때문이다. This is because the problem that the n-side electrode 121 is peeled off can be prevented by increasing the contact area between the n-side electrode 121 and the conductive material layer 127.

이에 의해, 본 예에 따른 3족 질화물 반도체 발광소자(100)에 의하면, n측 전극(121)과 n형 3족 질화물 반도체층(113)의 전기적인 접속을 위해, n형 3족 질화물 반도체층(113)이 노출되도록 p형 3족 질화물 반도체층(115) 및 활성층(114)을 제거하는 메사 식각 공정이 제거된다.Thus, according to the Group III nitride semiconductor light emitting device 100 according to the present example, the n-type Group III nitride semiconductor layer is used for electrical connection between the n-side electrode 121 and the n-type Group III nitride semiconductor layer 113. The mesa etching process of removing the p-type group III nitride semiconductor layer 115 and the active layer 114 to expose the 113 is removed.

따라서, 빛이 생성되는 활성층(114)의 면적이 향상되므로, 광 효율이 향상되는 이점을 가지게 된다.Therefore, since the area of the active layer 114 in which light is generated is improved, the light efficiency is improved.

도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 보인 도면,도 5는 도 4의 I-I을 보인 도면, 도 6은 도 4의 3족 질화물 반도체 발광소자의 광 특성을 보인 도면이다.4 is a view showing another example of a group III nitride semiconductor light emitting device according to the present disclosure, FIG. 5 is a view showing II of FIG. 4, and FIG. 6 is a view showing optical characteristics of the group 3 nitride semiconductor light emitting device of FIG. 4. .

도 4 내지 도 6을 참조하면, 본 예에 따른 3족 질화물 반도체 발광소자(100)는 앞선 도 1 내지 도 2에 도시한 예와 대동소이하나, 컨택 홀(123)이 복수 개로 구비되는 점에서 차이가 있다.4 to 6, the group III nitride semiconductor light emitting device 100 according to the present example is substantially the same as the example illustrated in FIGS. 1 to 2, but in that a plurality of contact holes 123 are provided. There is a difference.

복수 개의 컨택 홀(123)은, 앞서 설명한 바와 같이, 내부에 도전 물질층(127)과 절연 물질층(125)이 구비되며, 복수 개의 컨택 홀(123) 각각에 구비된 도전 물질층(127)은 n측 전극(121)과 전기적으로 접속되게 구비된다.As described above, the plurality of contact holes 123 include a conductive material layer 127 and an insulating material layer 125 therein, and the conductive material layer 127 provided in each of the plurality of contact holes 123. Is provided to be electrically connected to the n-side electrode 121.

이를 위해, n측 전극(121)으로부터 뻗어 나와, 복수 개의 컨택 홀(123) 각각에 구비된 도전 물질층(127)에 각각 접합되는 가지전극(121a)이 구비된다.To this end, branch electrodes 121a which extend from the n-side electrode 121 and are respectively bonded to the conductive material layers 127 provided in the plurality of contact holes 123 are provided.

여기서, 가지전극(121a)은 복수 개의 컨택 홀(123) 각각에 구비된 도전 물질층(127)에 각각 접합되어 복수 개의 서브전극을 형성하며, 도전 물질층(127)에 접합되지 않는 부분은 p형 3족 질화물 반도체층(115)(또는 p측 전극(116))과 절연되도록 하면에 절연 물질층(125)이 개재되게 된다.Here, the branch electrodes 121a are respectively bonded to the conductive material layers 127 provided in the plurality of contact holes 123 to form a plurality of sub-electrodes, and portions not bonded to the conductive material layer 127 are p. The insulating material layer 125 is interposed on the lower surface of the type III group nitride semiconductor layer 115 (or the p-side electrode 116).

이에 의해, n측 전극(121)을 통해 입력된 전류가 n형 3족 질화물 반도체층(113)에 보다 균일하게 퍼질 수 있게 된다.As a result, the current input through the n-side electrode 121 can be more uniformly spread over the n-type Group III nitride semiconductor layer 113.

한편, 전류의 보다 균일한 분포를 위해, p측 본딩 패드(117)에서 뻗어나오는 가기전극(117a)이 추가로 구비되는 것이 바람직하다.On the other hand, for a more uniform distribution of the current, it is preferable that the top electrode 117a extending from the p-side bonding pad 117 is further provided.

한편, 복수 개의 컨택 홀(123) 각각에 구비된 도전 물질층(127)과 가지전극(121a)의 결합력을 향상시키기 위해, 도전 물질층(127)은 상면에 컨택 홀(123)의 방향으로 파인 홈을 형성되도록 구비되는 것이 바람직하다. Meanwhile, in order to improve the bonding force between the conductive material layer 127 and the branch electrode 121a provided in each of the plurality of contact holes 123, the conductive material layer 127 is recessed in the direction of the contact hole 123 on the upper surface. It is preferable to be provided to form a groove.

도 6은 도 4에 도시된 3족 질화물 반도체 발광소자(100)의 구동전압(Vf)과 광 출력(Pout)을 도 1에 도시된 3족 질화물 반도체 발광소자(10)와 비교하여 도시한 것으로, 본 예에 따른 3족 질화물 반도체 발광소자(100)에 의하면, 구동전압(Vf)이 상승하지 않으면서도, 광 출력이 종전에 비해 3.3% 상승하는 것을 확인할 수 있다.FIG. 6 illustrates the driving voltage Vf and the light output Pout of the group III nitride semiconductor light emitting device 100 illustrated in FIG. 4 in comparison with the group III nitride semiconductor light emitting device 10 illustrated in FIG. 1. According to the group III nitride semiconductor light emitting device 100 according to the present example, it can be seen that the light output is increased by 3.3% without increasing the driving voltage Vf.

도 7 및 도 8은 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 예를 보인 도면이다.7 and 8 illustrate still another example of the group III nitride semiconductor light emitting device according to the present disclosure.

도 7 및 도 8을 참조하면, 본 예에 따른 3족 질화물 반도체 발광소자(100)는, n측 전극(121)으로부터 뻗어나온 가지전극(121a)은 복수 개의 컨택 홀(123) 각각에 구비되는 도전 물질층(127)과 차례로 접합되며, p형 3족 질화물 반도체층(115)(또는 p측 전극(116))과 절연되게 구비된다.7 and 8, in the group III nitride semiconductor light emitting device 100 according to the present example, the branch electrodes 121a extending from the n-side electrode 121 are provided in each of the plurality of contact holes 123. It is bonded to the conductive material layer 127 in turn, and is insulated from the p-type group III nitride semiconductor layer 115 (or the p-side electrode 116).

또한, 각각 서로 다른 컨택 홀(123)에 접합된 두 개의 가지전극(123)이 하나의 컨택 홀(123)을 경유하여 n측 전극(121)과 접속되도록 구비된다.In addition, two branch electrodes 123 bonded to different contact holes 123 are provided to be connected to the n-side electrode 121 via one contact hole 123.

이에 의해, 전류의 분포를 더욱 균일하게 개선할 수 있게 된다.This makes it possible to more uniformly improve the distribution of the current.

도 9는 도 3의 다양한 변형예를 보인 도면이다.9 is a diagram illustrating various modified examples of FIG. 3.

도 9를 참조하면, 본 개시에 따른 3족 질화물 반도체 발광소자(100)에 있어서, 도전 물질층(127)과 n형 3족 질화물 반도체층(113)의 접합이 강화되도록, 컨택 홀(123)은 도 9의 (a)~(c)와 같이 구비되는 것이 바람직하다.Referring to FIG. 9, in the Group III nitride semiconductor light emitting device 100 according to the present disclosure, the contact hole 123 may be strengthened so that the bonding between the conductive material layer 127 and the n type Group III nitride semiconductor layer 113 is enhanced. Is preferably provided as shown in Figs. 9A to 9C.

구체적으로, (a) 및 (c)와 같이, 도전 물질층(127)과 n형 3족 질화물 반도체층(113)의 접합면이 굴곡지게 형성하는 것이 바람직하다.Specifically, as shown in (a) and (c), it is preferable that the bonding surface of the conductive material layer 127 and the n-type group III nitride semiconductor layer 113 is formed to be bent.

특히, 접합면은, 도전 물질층(127)이 n형 3족 질화물 반도체층(113)과 적어도 네 면 이상 접촉되도록 형성되는 것이 바람직하다.In particular, the bonding surface is preferably formed such that the conductive material layer 127 is in contact with at least four surfaces of the n-type group III nitride semiconductor layer 113.

또한, 접합면에는 요철(凹凸)이 형성되도록 형성되는 것이 바람직하다.Moreover, it is preferable to form so that an unevenness | corrugation is formed in a joining surface.

이에 의해, 도전 물질층(127)과 n형 3족 질화물 반도체층(113)의 접합면적이 넓어지므로, n측 전극(121)을 통해 입력된 전류가 n형 3족 질화물 반도체층(113)으로 원활히 흐를 수 있게 되어 구동전압(Vf)이 높아지는 문제를 방지할 수 있다.As a result, the junction area between the conductive material layer 127 and the n-type Group III nitride semiconductor layer 113 is widened, so that a current input through the n-side electrode 121 is transferred to the n-type Group III nitride semiconductor layer 113. The smooth flow can be prevented to increase the driving voltage Vf.

한편, (b)와 같이, 컨택 홀(123)은 p형 3족 질화물 반도체층(115)으로부터 n형 3족 질화물 반도체층(113)의 방향으로 갈수록 단면적이 넓어지도록 구비되는 것이 바람직하다.On the other hand, as shown in (b), it is preferable that the contact hole 123 is provided so that the cross-sectional area becomes wider from the p-type group III nitride semiconductor layer 115 toward the n-type group III nitride semiconductor layer 113.

이에 의해, 도전 물질층(127)과 n형 3족 질화물 반도체층(113)의 접합면적이 넓어지는 것과 함께, 도전 물질층(127)이 컨택 홀(123)로부터 분리되는 것을 방지할 수 있게 된다.As a result, the junction area between the conductive material layer 127 and the n-type group III nitride semiconductor layer 113 is increased, and the conductive material layer 127 can be prevented from being separated from the contact hole 123. .

이상에서, 본 발명의 특정한 실시예에 관하여 도시되고 설명되었다. 그러나, 본 발명은, 그 사상 또는 본질적인 특징에서 벗어나지 않는 범위 내에서 여러 가지 형태로 실시될 수 있으므로, 위에서 설명된 실시예는 그 상세한 설명의 내용에 의해 제한되지 않아야 하며, 또한, 앞서 기술한 상세한 설명에서 일일이 나열되지 않은 실시예라 하더라도 첨부된 특허청구범위에서 정의된 그 사상과 범위 내에서 넓게 해석되어야 할 것이다. 그리고, 상기 특허청구범위의 기술적 범위와 그 균등범위 내에 포함되는 모든 변경 및 변형은 첨부된 특허청구범위에 의해 포섭되어야 할 것이다.In the above, specific embodiments of the present invention have been shown and described. However, the present invention can be embodied in various forms without departing from the spirit or essential characteristics thereof, and therefore, the above-described embodiments should not be limited by the contents of the detailed description, and further described above. Even if embodiments are not listed one by one in the description, they should be construed broadly within the spirit and scope defined in the appended claims. It is intended that the present invention cover the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.

Claims (10)

제1 전도성을 가지는 제1 3족 질화물 반도체층;
제1 전도성과 다른 제2 전도성을 가지는 제2 3족 질화물 반도체층;
제1 3족 질화물 반도체층과 제2 3족 질화물 반도체층 사이에 개재되며, 전자와 정공의 재결합에 의해 빛이 생성되는 활성층;
제1 3족 질화물 반도체층과 활성층을 뚫고 지나며, 제2 3족 질화물 반도체층에 이르는 제1 컨택 홀;
제1 3족 질화물 반도체층에 전기적으로 접속되는 제1 전극; 및
제1 3족 질화물 반도체층 상에 구비되며, 제1 컨택 홀을 통해 제2 3족 질화물 반도체층에 전기적으로 접속되고, 제1 3족 질화물 반도체층과 전기적으로 절연되도록 구비되는 제2 전극;을 포함하는 3족 질화물 반도체 발광소자.
A first group III nitride semiconductor layer having a first conductivity;
A second group III nitride semiconductor layer having a second conductivity different from the first conductivity;
An active layer interposed between the first group III nitride semiconductor layer and the second group III nitride semiconductor layer, wherein light is generated by recombination of electrons and holes;
A first contact hole penetrating through the first group III nitride semiconductor layer and the active layer and reaching the second group III nitride semiconductor layer;
A first electrode electrically connected to the first group III nitride semiconductor layer; And
A second electrode provided on the first group III nitride semiconductor layer and electrically connected to the second group III nitride semiconductor layer through the first contact hole and provided to be electrically insulated from the first group III nitride semiconductor layer; Group III nitride semiconductor light emitting device comprising.
청구항 1에 있어서,
제1 3족 질화물 반도체층과 활성층을 뚫고 지나며, 제2 3족 질화물 반도체층에 이르는 제2 컨택 홀; 및
제1 3족 질화물 반도체층 상에 구비되고, 제2 컨택 홀을 통해 제2 3족 질화물 반도체층에 전기적으로 접속되며, 제1 3족 질화물 반도체층과 전기적으로 절연되도록 구비되는 제2 서브전극;으로서, 제2 전극과 전기적으로 접속되도록 구비되는 제2 서브전극;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method according to claim 1,
A second contact hole penetrating through the first group III nitride semiconductor layer and the active layer and reaching the second group III nitride semiconductor layer; And
A second sub-electrode provided on the first group III nitride semiconductor layer and electrically connected to the second group III nitride semiconductor layer through the second contact hole and electrically insulated from the first group III nitride semiconductor layer; And a second sub-electrode provided to be electrically connected to the second electrode.
청구항 2에 있어서,
제2 전극으로부터 길게 뻗어나오며, 제1 3족 질화물 반도체층 상에 구비되고, 제2 서브전극과 제2 전극을 전기적으로 접속시키며, 제1 3족 질화물 반도체층과 전기적으로 절연되도록 구비되는 가지전극;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method according to claim 2,
A branch electrode extending long from the second electrode, provided on the first group III nitride semiconductor layer, electrically connecting the second sub-electrode to the second electrode, and being electrically insulated from the first group III nitride semiconductor layer. Group III nitride semiconductor light-emitting device further comprises.
청구항 2에 있어서,
제2 컨택 홀 및 제2 컨택 홀을 통해 제2 3족 질화물 반도체층에 전기적으로 접속되는 제2 서브전극은 복수 개로 구비되며,
복수 개의 제2 서브전극은 제2 전극과 전기적으로 접속되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method according to claim 2,
A plurality of second sub-electrodes electrically connected to the second group III nitride semiconductor layer through the second contact hole and the second contact hole are provided.
The group III nitride semiconductor light emitting device of claim 2, wherein the plurality of second sub-electrodes are electrically connected to the second electrodes.
청구항 4에 있어서,
적어도 하나의 제2 서브전극은 다른 제2 서브전극을 경유하여 제2 전극과 전기적으로 접속되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method of claim 4,
And at least one second sub-electrode is electrically connected to the second electrode via another second sub-electrode.
청구항 4에 있어서,
적어도 둘 이상의 제2 서브전극은 하나의 다른 제2 서브전극을 경유하여 제2 전극과 전기적으로 접속되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method of claim 4,
And at least two second sub-electrodes are electrically connected to the second electrode via one other second sub-electrode.
청구항 1에 있어서,
제1 컨택 홀의 내부에 구비되며 제2 전극 및 제2 3족 질화물 반도체층에 각각 접촉되는 도전 물질층; 및
도전 물질층을 제1 3족 질화물 반도체층 및 활성층과 절연시키는 절연 물질층;으로서, 제1 컨택 홀의 내부에 도전 물질층과 제1 3족 질화물 반도체층 사이 및 도전 물질층과 활성층 사이에 개재되는 절연 물질층;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method according to claim 1,
A conductive material layer provided inside the first contact hole and contacting the second electrode and the second group III nitride semiconductor layer, respectively; And
An insulating material layer that insulates the conductive material layer from the first group III nitride semiconductor layer and the active layer, wherein the insulating material layer is interposed between the conductive material layer and the first group III nitride semiconductor layer and between the conductive material layer and the active layer inside the first contact hole. A group III nitride semiconductor light emitting device, further comprising an insulating material layer.
청구항 7에 있어서,
도전 물질층은 제2 3족 질화물 반도체층과 적어도 네 면 이상 접촉되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method of claim 7,
The group III nitride semiconductor light emitting device of claim 3, wherein the conductive material layer is in contact with at least four surfaces of the second group III nitride semiconductor layer.
청구항 8에 있어서,
도전 물질층이 접촉되는 제2 3족 질화물 반도체층의 표면에는 요철(凹凸)이 구비되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method according to claim 8,
A group III nitride semiconductor light emitting device, characterized in that irregularities are provided on the surface of the second group III nitride semiconductor layer in contact with the conductive material layer.
청구항 1에 있어서,
제1 컨택 홀은 제1 3족 질화물 반도체층으로부터 제2 3족 질화물 반도체층 방향으로 갈수록 단면적이 넓어지도록 구비되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
The method according to claim 1,
The first contact hole is a group III nitride semiconductor light emitting device, characterized in that the cross-sectional area is widened from the first group III nitride semiconductor layer toward the second group III nitride semiconductor layer.
KR1020110019200A 2011-03-04 2011-03-04 Iii-nitride semiconductor light emitting device KR20120100359A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110019200A KR20120100359A (en) 2011-03-04 2011-03-04 Iii-nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110019200A KR20120100359A (en) 2011-03-04 2011-03-04 Iii-nitride semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR20120100359A true KR20120100359A (en) 2012-09-12

Family

ID=47110105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110019200A KR20120100359A (en) 2011-03-04 2011-03-04 Iii-nitride semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20120100359A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088256A1 (en) * 2012-12-03 2014-06-12 일진엘이디(주) High-brightness semiconductor light-emitting device having excellent current dispersion effect by including separation region

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088256A1 (en) * 2012-12-03 2014-06-12 일진엘이디(주) High-brightness semiconductor light-emitting device having excellent current dispersion effect by including separation region
CN104854714A (en) * 2012-12-03 2015-08-19 日进Led有限公司 High-brightness semiconductor light-emitting device having excellent current dispersion effect by including separation region

Similar Documents

Publication Publication Date Title
KR100988041B1 (en) Semiconductor light emitting device
US7714343B2 (en) Light emitting device
KR101115535B1 (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
WO2007117035A1 (en) Nitride semiconductor light emitting element and method for fabricating the same
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR101100684B1 (en) Iii nitride semiconductor light emitting device
KR101000276B1 (en) Semiconductor light emiitting device
JP3814151B2 (en) Light emitting element
KR101106139B1 (en) Light emitting diode with a metal reflection layer expanded and method for manufacturing the same
KR20090073935A (en) Iii-nitride semiconductor light emitting device
KR20110083292A (en) Iii-nitride semiconductor light emitting device
KR101032987B1 (en) Semiconductor light emitting device
KR101000277B1 (en) Semiconductor light emitting device
KR20180079031A (en) Iii-nitride semiconductor light emitting device
EP2009707B1 (en) Light emitting diode and method for manufacturing the same
KR100960280B1 (en) Iii-nitride semiconductor light emitting device
KR101197686B1 (en) Iii-nitride semiconductor light emitting device
KR20100012003A (en) Iii-nitride semiconductor light emitting device
KR20120100359A (en) Iii-nitride semiconductor light emitting device
KR101124470B1 (en) Semiconductor light emitting device
KR101120006B1 (en) Vertical semiconductor light emitting device and method for fabricating the same
KR20090073946A (en) Iii-nitride semiconductor light emitting device
KR20120100369A (en) Iii-nitride semiconductor light emitting device
KR100985720B1 (en) Method of forming light emitting device package
KR101534304B1 (en) Iii-nitride semiconductor light emitting device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination