KR20090073946A - Iii-nitride semiconductor light emitting device - Google Patents

Iii-nitride semiconductor light emitting device Download PDF

Info

Publication number
KR20090073946A
KR20090073946A KR20070142027A KR20070142027A KR20090073946A KR 20090073946 A KR20090073946 A KR 20090073946A KR 20070142027 A KR20070142027 A KR 20070142027A KR 20070142027 A KR20070142027 A KR 20070142027A KR 20090073946 A KR20090073946 A KR 20090073946A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
iii nitride
group iii
light emitting
emitting device
Prior art date
Application number
KR20070142027A
Other languages
Korean (ko)
Inventor
김창태
최병균
Original Assignee
주식회사 에피밸리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에피밸리 filed Critical 주식회사 에피밸리
Priority to KR20070142027A priority Critical patent/KR20090073946A/en
Publication of KR20090073946A publication Critical patent/KR20090073946A/en

Links

Images

Abstract

A III nitride semiconductor light emitting diode is provided to extract the light to outside by forming the scattering face on the side of a plurality of III nitride semiconductor layers. A plurality of III nitride semiconductor layers(25) is epitaxial-grown on the substrate. The barrier(90) is separated from the side(91) of a plurality of III nitride semiconductor layers. The scattering face(20) is formed in the side of a plurality of III nitride semiconductor layers from the substrate to the laminating direction of a plurality of III nitride semiconductor layers. The barrier can be made of a plurality of III nitride semiconductor layers. The scattering face can be formed by a wet etching.

Description

3족 질화물 반도체 발광소자{Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}Group III nitride semiconductor light emitting device {Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 광추출 효율을 향상시키고, 발광소자의 수율을 향상시킬 수 있는 3족 질화물 반도체 발광소자에 관한 것이다. 여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.The present invention relates to a group III nitride semiconductor light emitting device, and more particularly, to a group III nitride semiconductor light emitting device capable of improving light extraction efficiency and improving yield of the light emitting device. Here, the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Means a light emitting device, such as a light emitting diode including, and does not exclude the inclusion of a material or a semiconductor layer of these materials with elements of other groups such as SiC, SiN, SiCN, CN.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되 는 n측 전극(800), 그리고 보호막(900)을 포함한다.1 is a view showing an example of a conventional group III nitride semiconductor light emitting device, the group III nitride semiconductor light emitting device is epitaxially grown on the substrate 100, the substrate 100, the buffer layer 200, the buffer layer 200 N-type nitride semiconductor layer 300 to be grown, active layer 400 epitaxially grown on n-type nitride semiconductor layer 300, p-type nitride semiconductor layer 500 and p-type nitride semiconductor layer to be epitaxially grown on active layer 400 The p-side electrode 600 formed on the 500, the p-side bonding pad 700 formed on the p-side electrode 600, the p-type nitride semiconductor layer 500 and the active layer 400 are exposed by mesa etching. And an n-side electrode 800 formed on the type nitride semiconductor layer, and a protective film 900.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the nitride semiconductor layer can be grown. When a SiC substrate is used, the n-side electrode 800 may be formed on the SiC substrate side.

기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.The nitride semiconductor layers epitaxially grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.The buffer layer 200 is for overcoming the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness is disclosed, and U.S. Patent No. 5,290,393 discloses Al (x) Ga (1-x) N (0) having a thickness of 10 Pa to 5000 Pa at a temperature of 200 to 900 ° C. on a sapphire substrate. ≤ x <1) A technique for growing a buffer layer is disclosed. International Publication No. WO / 05/053042 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In (x) Ga. Techniques for growing a (1-x) N (0 <x≤1) layer are disclosed.

n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.In the n-type nitride semiconductor layer 300, at least a region (n-type contact layer) on which the n-side electrode 800 is formed is doped with an impurity, and the n-type contact layer is preferably made of GaN and doped with Si. U.S. Patent No. 5,733,796 discloses a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells. International Publication WO / 02/021121 discloses a technique for doping only a plurality of quantum well layers and a part of barrier layers.

p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.The p-type nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has an p-type conductivity through an activation process. US Patent No. 5,247,533 discloses a technique for activating a p-type nitride semiconductor layer by electron beam irradiation, and US Patent No. 5,306,662 discloses a technique for activating a p-type nitride semiconductor layer by annealing at a temperature of 400 ° C or higher. International Patent Publication No. WO / 05/022655 discloses a technique in which a p-type nitride semiconductor layer has a p-type conductivity without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growth of a p-type nitride semiconductor layer. Is disclosed.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.The p-side electrode 600 is provided to provide a good current to the entire p-type nitride semiconductor layer 500. US Patent No. 5,563,422 is formed over almost the entire surface of the p-type nitride semiconductor layer and is a p-type nitride semiconductor. A light-transmitting electrode of Ni and Au in ohmic contact with layer 500 is disclosed. US Pat. No. 6,515,306 discloses forming an n-type superlattice layer on a p-type nitride semiconductor layer. A technique is disclosed in which a translucent electrode made of indium tin oxide (ITO) is formed thereon.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반 사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 개시되어 있다.On the other hand, the p-side electrode 600 may be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, this technique is referred to as flip chip (flip chip) technology. U. S. Patent No. 6,194, 743 discloses a technique for an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 개시되어 있다.The p-side bonding pad 700 and the n-side electrode 800 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 discloses a technique in which the n-side electrode is composed of Ti and Al.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 발광소자에 전압이 인가되는 경우 발생할 수 있는 전기적 단락 등을 방지하기 위한 것으로, 생략되어도 좋다.The passivation layer 900 is formed of a material such as silicon dioxide, and may be omitted to prevent an electrical short that may occur when a voltage is applied to the light emitting device.

종래에는 3족 질화물 반도체 발광소자를 개별소자로 분리하기 위해, 스크라이빙 및 브레이킹에 의한 방법을 널리 사용하고 있다. 또한 3족 질화물 반도체 발광소자의 광추출 효율을 향상시키기 위하여, 활성층(400)에서 생성된 빛이 발광소자 외부로 추출되도록 빛을 스캐터링하는 면을 기판 또는 3족 질화물 반도체층의 측면 등에 형성하기 위해 발광소자에 습식식각 등의 공정을 적용하는 경우, 습식식각 등의 공정에서 질화물 반도체층의 불필요하거나 과도한 식각으로 인한 발광소자의 불량을 방지하기 위한 보호막(예를 들어, SiO2 :도 2에서 도시)을 사용할 수 있다. 이러한 식각은 레이저 스크라이빙 후에 발광소자에 남는 잔류물(debris)의 제거를 위한 것이기도 하다.Conventionally, in order to separate group III nitride semiconductor light emitting devices into individual devices, scribing and breaking methods are widely used. In addition, in order to improve the light extraction efficiency of the group III nitride semiconductor light emitting device, to form a surface for scattering the light so that the light generated in the active layer 400 is extracted to the outside of the light emitting device, etc. on the side of the substrate or group III nitride semiconductor layer When a process such as wet etching is applied to the light emitting device, a protective film (eg, SiO 2 : in FIG. 2) is used to prevent defects of the light emitting device due to unnecessary or excessive etching of the nitride semiconductor layer in a process such as wet etching. City) can be used. This etching is also for the removal of debris remaining in the light emitting device after laser scribing.

도 2는 종래의 3족 질화물 반도체 발광소자의 제조방법에 의한 스크라이빙 후 상태의 일 예를 나타내는 사진으로서, 3족 질화물 반도체 발광소자를 스크라이빙 하는 과정에서, 스크라이빙에 의하여 보호막(1000)이 불규칙하게 깨진 상태를 보여준다.FIG. 2 is a photograph showing an example of a post-scribing state by a conventional method for manufacturing a group III nitride semiconductor light emitting device. In the process of scribing a group III nitride semiconductor light emitting device, a protective film may be formed by scribing. 1000) shows an irregular broken state.

도 3은 종래의 3족 질화물 반도체 발광소자의 제조방법에 의한 습식식각 후 상태의 일 예를 나타내는 사진으로서, 불규칙하게 깨어진 보호막(1000)으로 인하여 3족 질화물 반도체층의 식각속도가 증가하여 과도하게 식각된 3족 질화물 반도체 발광소자의 일 예를 보여준다. 보호막(1000)이 스크라이빙에 의해 불규칙하게 되는 경우, 노출부분이 상대적으로 식각속도가 빨라 발광소자의 유효부분이 식각되는 문제가 발생할 수 있다.3 is a photograph showing an example of a state after wet etching by a conventional method of manufacturing a group III nitride semiconductor light emitting device, and the etching rate of the group III nitride semiconductor layer is excessively increased due to the irregularly broken protective film 1000. An example of an etched Group III nitride semiconductor light emitting device is shown. When the passivation layer 1000 is irregular by scribing, the exposed portion may have a relatively high etching speed, thereby causing a problem of etching the effective portion of the light emitting device.

본 발명은 광추출 효율을 향상시킬 수 있는 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a Group III nitride semiconductor light emitting device capable of improving light extraction efficiency.

또한 본 발명은 발광소자의 수율을 향상시킬 수 있는 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a group III nitride semiconductor light emitting device capable of improving the yield of the light emitting device.

또한 본 발명은 광추출 효율을 향상시키기 위한 공정시 불필요하거나 과도한 식각을 방지하고, 아울러 양품의 수율을 향상시킬 수 있는 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a group III nitride semiconductor light emitting device capable of preventing unnecessary or excessive etching during the process for improving the light extraction efficiency, and also improve the yield of good products.

본 발명은 기판; 기판 위에 에피성장되고, 전자와 정공이 재결합하여 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층; 복수개의 3족 질화물 반도체층 측면에서, 복수개의 3족 질화물 반도체층 측면과 이격되어 형성되는 장벽; 그리고, 기판으로부터 복수개의 3족 질화물 반도체층의 적층방향을 향해 복수개의 3족 질화물 반도체층의 측면에 형성되는 스캐터링 면;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.The present invention is a substrate; A plurality of group III nitride semiconductor layers epitaxially grown on the substrate and having an active layer which recombines electrons and holes to generate light; A barrier formed on the plurality of Group 3 nitride semiconductor layers, the barriers being spaced apart from the plurality of Group 3 nitride semiconductor layers; And a scattering surface formed on side surfaces of the plurality of Group III nitride semiconductor layers toward the stacking direction of the plurality of Group III nitride semiconductor layers from the substrate.

또한 본 발명은 장벽이 복수개의 3족 질화물 반도체층에 의해 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.The present invention also provides a group III nitride semiconductor light emitting device, characterized in that the barrier is formed by a plurality of group III nitride semiconductor layers.

또한 본 발명은 복수개의 3족 질화물 반도체층이 p형 질화물 반도체층을 포함하고, p형 질화물 반도체층이 활성층 위에 에피성장되며, 장벽이 적어도 p형 질 화물 반도체층 및 활성층의 측면과 이격되어 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In addition, in the present invention, the plurality of group III nitride semiconductor layers include a p-type nitride semiconductor layer, the p-type nitride semiconductor layer is epitaxially grown on the active layer, and the barrier is formed at least apart from the p-type nitride semiconductor layer and the side surfaces of the active layer. A group III nitride semiconductor light emitting device is provided.

또한 본 발명은 스캐터링 면이 습식식각에 의해 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a group III nitride semiconductor light emitting device characterized in that the scattering surface is formed by wet etching.

또한 본 발명은 기판이 요철을 구비하고, 요철이 사파이어로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In another aspect, the present invention provides a group III nitride semiconductor light emitting device, characterized in that the substrate is provided with irregularities, the irregularities are made of sapphire.

또한 본 발명은 복수개의 3족 질화물 반도체층 측면과 장벽 사이에 패드 전극을 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.The present invention also provides a group III nitride semiconductor light emitting device comprising a pad electrode between a plurality of group III nitride semiconductor layers side surfaces and a barrier.

본 발명은 광추출 효율을 향상시킬 수 있는 3족 질화물 반도체 발광소자를 제공하는 효과가 있다.The present invention has the effect of providing a group III nitride semiconductor light emitting device that can improve the light extraction efficiency.

또한 본 발명은 발광소자의 수율을 향상시킬 수 있는 3족 질화물 반도체 발광소자를 제공하는 효과가 있다.In addition, the present invention has the effect of providing a group III nitride semiconductor light emitting device that can improve the yield of the light emitting device.

또한 본 발명은 광추출 효율을 향상시키기 위한 공정시 불필요하거나 과도한 식각을 방지하고, 아울러 양품의 수율을 향상시킬 수 있는 3족 질화물 반도체 발광소자를 제공하는 효과가 있다.In addition, the present invention has the effect of providing a Group III nitride semiconductor light emitting device that can prevent unnecessary or excessive etching during the process for improving the light extraction efficiency, and can also improve the yield of good products.

이하에서, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(10)과, 기판(10) 위에 에피성장되는 n형 질화물 반도체층(20)과, n형 질화물 반도체층(20) 위에 에피성장되고, 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(30)과, 활성층(30) 위에 에피성장되는 p형 질화물 반도체층(40)과, p형 질화물 반도체층(40) 위에 형성되는 p측 전극(50)과, p측 전극(50) 위에 형성되는 p측 본딩패드(60)와, p형 질화물 반도체층(40)과 활성층(30)이 식각되어 드러나는 n형 질화물 반도체층(20) 위에 형성되는 n측 본딩패드(70)를 포함한다. 바람직하게는 기판(10)과 n형 질화물 반도체층(20) 사이에 버퍼(도시 생략)를 더 포함하는 것이 좋다.4 is a view showing an example of a group III nitride semiconductor light emitting device according to the present invention, in which the group III nitride semiconductor light emitting device is epitaxially grown on the substrate 10 and the substrate 10. And an active layer 30 epitaxially grown on the n-type nitride semiconductor layer 20 and generating light by recombination of electrons and holes, a p-type nitride semiconductor layer 40 epitaxially grown on the active layer 30, The p-side electrode 50 formed on the p-type nitride semiconductor layer 40, the p-side bonding pad 60 formed on the p-side electrode 50, the p-type nitride semiconductor layer 40 and the active layer 30. The n-side bonding pad 70 is formed on the n-type nitride semiconductor layer 20 that is exposed by etching. Preferably, a buffer (not shown) is further included between the substrate 10 and the n-type nitride semiconductor layer 20.

또한, 3족 질화물 반도체 발광소자는 장벽(90)을 포함하는데, 장벽(90)은 복수개의 질화물 반도체층 측면(91)과 이격되어 형성된다. 본 실시예에서는 n형 질화물 반도체층(20), 활성층(30) 및 p형 질화물 반도체층(40)의 측면과 이격되어 형성된다.In addition, the group III nitride semiconductor light emitting device includes a barrier 90, which is formed to be spaced apart from the plurality of nitride semiconductor layer side surfaces 91. In this embodiment, the n-type nitride semiconductor layer 20, the active layer 30, and the p-type nitride semiconductor layer 40 are formed to be spaced apart from the side surfaces.

본 실시예에서 장벽(90)은 에피성장되는 복수개의 반도체층을 이용하여 용이하게 장벽(90)을 구성할 수 있도록, n형 질화물 반도체층(20), 활성층(30) 및 p형 질화물 반도체층(40)으로 이루어지는 것이 바람직하다. 본 실시예에서는 n형 질화물 반도체층(20), 활성층(30) 및 p형 질화물 반도체층(40)을 기판 위에 에피성장시킨 후, 복수개의 질화물 반도체층의 측면(91)이 노출됨과 동시에 장벽(90)이 형성되도록 건식식각에 의한다. 본 실시예에서 n측 전극(70)을 형성하기 위해, n형 질화물 반도체층(20)이 노출되도록 p형 질화물 반도체층(40) 및 활성층(30)의 식각이 동시에 이루어지는 것이 바람직하다.In this embodiment, the barrier 90 is an n-type nitride semiconductor layer 20, an active layer 30, and a p-type nitride semiconductor layer so that the barrier 90 can be easily formed using a plurality of epitaxially grown semiconductor layers. It is preferable that it consists of 40. In the present exemplary embodiment, after the n-type nitride semiconductor layer 20, the active layer 30, and the p-type nitride semiconductor layer 40 are epitaxially grown on the substrate, the side surfaces 91 of the plurality of nitride semiconductor layers are exposed and the barrier ( 90) is formed by dry etching. In this embodiment, to form the n-side electrode 70, it is preferable that the p-type nitride semiconductor layer 40 and the active layer 30 are etched simultaneously so that the n-type nitride semiconductor layer 20 is exposed.

또한 본 발명에 따른 3족 질화물 반도체 발광소자는 복수개의 3족 질화물 반 도체층 위에 보호막(도시 생략)을 포함하는데, SiO2와 같은 보호막(도시 생략)은 식각과정 등에서 복수개의 3족 질화물 반도체층을 보호하기 위하여 형성된다. 보호막(도시 생략)은 식각과정을 거친 후 제거될 수 있다.In addition, group III nitride semiconductor light-emitting device comprises a protective film (not shown) over a plurality of group III nitride semiconductor layer, a protective film (not shown), such as SiO 2 is a plurality of third, etc. etching process nitride semiconductor layer according to the invention It is formed to protect it. The protective film (not shown) may be removed after the etching process.

또한, 3족 질화물 반도체 발광소자는 스캐터링 면(25)을 포함하는데, 스캐터링 면(25)은 기판(10)으로부터 복수개의 3족 질화물 반도체층의 적층방향을 향해서 복수개의 3족 질화물 반도체층의 측면에 형성된다. 본 실시예에서, 스캐터링 면(25)은 복수개의 3족 질화물 반도체층 중에 n형 질화물 반도체층(20)의 측면에 형성되어 활성층(30)으로부터 생성되는 빛이 외부로 추출되는 것을 용이하게 한다. 스캐터링 면(25)의 형성은 이하에서 설명한다.In addition, the group III nitride semiconductor light emitting device includes a scattering surface 25, which scatters the plurality of group III nitride semiconductor layers toward the stacking direction of the plurality of group III nitride semiconductor layers from the substrate 10. Is formed on the side of the. In this embodiment, the scattering surface 25 is formed on the side of the n-type nitride semiconductor layer 20 among the plurality of group III nitride semiconductor layers to facilitate the extraction of light generated from the active layer 30 to the outside. . Formation of the scattering surface 25 is described below.

스크라이빙은 3족 질화물 반도체 발광소자를 개별소자로 분리하기 위해 사용되며, 본 실시예에서는 공정속도의 향상을 위하여 레이저 스크라이빙에 의하며, 복수개의 3족 질화물 반도체층의 측면(91)과 대면하는 장벽(90)의 반대측(93)에 인접하여 스크라이빙이 이루어지게 된다.Scribing is used to separate the group III nitride semiconductor light emitting device into individual elements. In the present embodiment, scribing is performed by laser scribing to improve process speed. Scribing is performed adjacent to the opposite side 93 of the facing barrier 90.

이에 따라, 장벽(90)은 3족 질화물 반도체 발광소자를 개별소자로 분리하기 위한 스크라이빙 공정에서 발광이 일어나는 소자 측의 보호막(도시 생략)의 불균일한 깨짐을 방지한다.Accordingly, the barrier 90 prevents uneven cracking of a protective film (not shown) on the side of the device where light emission occurs in a scribing process for separating the group III nitride semiconductor light emitting device into individual devices.

본 실시예에서 기판(10)은 사파이어로 이루어지며, 활성층(30)에서 생성된 빛을 스캐터링 하는 요철(15)을 구비할 수 있다. 이 요철(15)은 n형 질화물 반도체층(20)의 둘레 방향을 따라 스캐터링 면(25)의 형성을 용이하게 한다.In the present exemplary embodiment, the substrate 10 may be made of sapphire, and may have irregularities 15 for scattering light generated by the active layer 30. This unevenness 15 facilitates the formation of the scattering surface 25 along the circumferential direction of the n-type nitride semiconductor layer 20.

본 실시예서 스캐터링 면(25)은 습식식각에 의해 이루어지는데, 식각액은 150℃ 이상의 온도로 가열된 상태에서 사용되는 것이 바람직하다. 식각액의 온도가 150℃ 이하가 되면 n형 질화물 반도체층(20)의 측면의 식각률이 떨어지고, 스캐터링 면(25)의 형성이 이루어지지 않을 수 있다. 본 발명에서 n형 질화물 반도체층(20) 측면에 식각에 의해 스캐터링 면(25)이 형성되는 것은 계면이 불안정하여 식각이 활발히 이루어지는 것으로 판단된다. 또한 습식식각은 레이저 스크라이빙에 의한 잔류물(debris) 제거를 위한 것이기도 하다.In the present embodiment, the scattering surface 25 is formed by wet etching, and the etching solution is preferably used in a state heated to a temperature of 150 ° C. or higher. When the temperature of the etchant is 150 ° C. or less, the etch rate of the side surface of the n-type nitride semiconductor layer 20 may drop, and the scattering surface 25 may not be formed. In the present invention, the scattering surface 25 is formed on the side surface of the n-type nitride semiconductor layer 20 by etching. Therefore, it is determined that the etching is actively performed because the interface is unstable. Wet etching is also intended to remove debris by laser scribing.

도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 스크라이빙 후 상태의 일 예를 나타내는 사진으로서, 스크라이빙 후에도 보호막(80)의 불균일한 깨짐이 발생하지 않은 상태를 보여준다.FIG. 5 is a photograph showing an example of a post-scribing state of the group III nitride semiconductor light emitting device according to the present invention, and shows a state in which uneven cracking of the protective film 80 does not occur even after scribing.

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 습식식각 후 상태의 일 예를 나타내는 사진으로서, 스캐터링 면(25: 도 4에서 도시)을 형성하고 레이저 스크라이빙에 의한 잔류물(debris)제거를 위한 식각 후에도 복수개의 3족 질화물 반도체층에 과도한 식각 등이 발생하지 않은 상태를 보여준다.FIG. 6 is a photograph showing an example of a state after wet etching of a group III nitride semiconductor light emitting device according to the present invention, and forming a scattering surface 25 (shown in FIG. 4) and debris formed by laser scribing. Excessive etching and the like in the plurality of group III nitride semiconductor layers are shown even after etching for removal.

도 1은 종래의 3족 질화물 반도체 발광소자의 일예를 나타내는 도면,1 is a view showing an example of a conventional group III nitride semiconductor light emitting device,

도 2는 종래의 3족 질화물 반도체 발광소자의 스크라이빙 후 상태의 일 예를 나타내는 사진,2 is a photograph showing an example of a state after scribing a conventional group III nitride semiconductor light emitting device;

도 3은 종래의 3족 질화물 반도체 발광소자의 습식식각 후 상태의 일 예를 나타내는 사진,3 is a photograph showing an example of a state after wet etching of a group III nitride semiconductor light emitting device according to the related art;

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,4 is a view showing an example of a group III nitride semiconductor light emitting device according to the present invention;

도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 스크라이빙 후 상태의 일 예를 나타내는 사진,5 is a photograph showing an example of a state after scribing of a group III nitride semiconductor light emitting device according to the present invention;

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 습식식각 후 상태의 일 예를 나타내는 사진.Figure 6 is a photograph showing an example of a state after the wet etching of the group III nitride semiconductor light emitting device according to the present invention.

Claims (6)

기판;Board; 기판 위에 에피성장되고, 전자와 정공이 재결합하여 빛을 생성하는 활성층을 구비하는 복수개의 3족 질화물 반도체층;A plurality of group III nitride semiconductor layers epitaxially grown on the substrate and having an active layer which recombines electrons and holes to generate light; 복수개의 3족 질화물 반도체층 측면에서, 복수개의 3족 질화물 반도체층 측면과 이격되어 형성되는 장벽; 그리고,A barrier formed on the plurality of Group 3 nitride semiconductor layers, the barriers being spaced apart from the plurality of Group 3 nitride semiconductor layers; And, 기판으로부터 복수개의 3족 질화물 반도체층의 적층방향을 향해 복수개의 3족 질화물 반도체층의 측면에 형성되는 스캐터링 면;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.And a scattering surface formed on side surfaces of the plurality of Group III nitride semiconductor layers toward the stacking direction of the plurality of Group III nitride semiconductor layers from the substrate. 청구항 1에서,In claim 1, 장벽은 복수개의 3족 질화물 반도체층에 의해 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device, characterized in that the barrier is formed by a plurality of group III nitride semiconductor layers. 청구항 1에서,In claim 1, 복수개의 3족 질화물 반도체층은 p형 질화물 반도체층을 포함하고,The plurality of group III nitride semiconductor layers include a p-type nitride semiconductor layer, p형 질화물 반도체층은 활성층 위에 에피성장되며,The p-type nitride semiconductor layer is epitaxially grown on the active layer, 장벽은 적어도 p형 질화물 반도체층 및 활성층의 측면과 이격되어 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The barrier is a group III nitride semiconductor light emitting device, characterized in that formed at least apart from the side of the p-type nitride semiconductor layer and the active layer. 청구항 1에서,In claim 1, 스캐터링 면은 습식식각에 의해 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The scattering surface is a group III nitride semiconductor light emitting device, characterized in that formed by wet etching. 청구항 1에서,In claim 1, 기판은 요철을 구비하고,The substrate has irregularities, 요철은 사파이어로 이루어지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.Unevenness is made of sapphire Group III nitride semiconductor light emitting device. 청구항 1에서, 발광소자는:In claim 1, the light emitting device is: 복수개의 3족 질화물 반도체층 측면과 장벽 사이에 패드 전극을 구비하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device comprising a pad electrode between a plurality of group III nitride semiconductor layer sides and a barrier.
KR20070142027A 2007-12-31 2007-12-31 Iii-nitride semiconductor light emitting device KR20090073946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070142027A KR20090073946A (en) 2007-12-31 2007-12-31 Iii-nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070142027A KR20090073946A (en) 2007-12-31 2007-12-31 Iii-nitride semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR20090073946A true KR20090073946A (en) 2009-07-03

Family

ID=41331042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070142027A KR20090073946A (en) 2007-12-31 2007-12-31 Iii-nitride semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20090073946A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110090437A (en) * 2010-02-04 2011-08-10 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
KR101242467B1 (en) * 2011-05-16 2013-03-12 시노-아메리칸 실리콘 프로덕츠 인코포레이티드. Led substrate and led
KR101274651B1 (en) * 2010-11-30 2013-06-12 엘지디스플레이 주식회사 Light emitting diode and method for fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110090437A (en) * 2010-02-04 2011-08-10 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
US9484496B2 (en) 2010-02-04 2016-11-01 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the same, light emitting device package and lighting system
KR101274651B1 (en) * 2010-11-30 2013-06-12 엘지디스플레이 주식회사 Light emitting diode and method for fabricating the same
US8716692B2 (en) 2010-11-30 2014-05-06 Lg Display Co., Ltd. Light emitting diode and method for fabricating the same
US8889450B2 (en) 2010-11-30 2014-11-18 Lg Display Co., Ltd. Light emitting diode and method for fabricating the same
KR101242467B1 (en) * 2011-05-16 2013-03-12 시노-아메리칸 실리콘 프로덕츠 인코포레이티드. Led substrate and led

Similar Documents

Publication Publication Date Title
KR100988041B1 (en) Semiconductor light emitting device
EP2045845A2 (en) III-nitride semiconductor light emitting device
KR100956456B1 (en) ?-nitride semiconductor light emitting device
KR20090034169A (en) Iii-nitride semiconductor light emitting device
KR20090119258A (en) Semiconductor light emitting device
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
KR20090073935A (en) Iii-nitride semiconductor light emitting device
KR100960277B1 (en) Manufacturing method of ?-nitride semiconductor light emitting device
KR101928479B1 (en) Iii-nitride semiconductor light emitting device
KR100960278B1 (en) ?-nitride semiconductor light emitting device and method for manufacturing the same
KR100972852B1 (en) ?-nitride semiconductor light emitting device and method for manufacturing the same
KR20090073946A (en) Iii-nitride semiconductor light emitting device
KR101098589B1 (en) Iii-nitride semiconductor light emitting device
KR100957742B1 (en) ?-nitride semiconductor light emitting device
KR100960280B1 (en) Iii-nitride semiconductor light emitting device
KR101197686B1 (en) Iii-nitride semiconductor light emitting device
KR100970612B1 (en) ?-nitride semiconductor light emitting device and method for manufacturing the same
KR20100012003A (en) Iii-nitride semiconductor light emitting device
KR101009652B1 (en) Iii-nitride semiconductor light emitting device
KR20090117865A (en) Ⅲ-nitride semiconductor light emitting device
US20100102352A1 (en) III-Nitride Semiconductor Light Emitting Device
KR101009653B1 (en) Iii-nitride semiconductor light emitting device
KR20080020206A (en) Iii-nitride semiconductor light emitting device
KR101062754B1 (en) Semiconductor light emitting device
KR20090073948A (en) Method for manufacturing iii-nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100526

Effective date: 20120127

S601 Decision to reject again after remand of revocation