KR20110070599A - Method for manufacturing of thin film transistor - Google Patents

Method for manufacturing of thin film transistor Download PDF

Info

Publication number
KR20110070599A
KR20110070599A KR1020090127459A KR20090127459A KR20110070599A KR 20110070599 A KR20110070599 A KR 20110070599A KR 1020090127459 A KR1020090127459 A KR 1020090127459A KR 20090127459 A KR20090127459 A KR 20090127459A KR 20110070599 A KR20110070599 A KR 20110070599A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
gate electrode
substrate
silicon film
forming
Prior art date
Application number
KR1020090127459A
Other languages
Korean (ko)
Other versions
KR101686242B1 (en
Inventor
배준현
김성기
이홍구
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090127459A priority Critical patent/KR101686242B1/en
Publication of KR20110070599A publication Critical patent/KR20110070599A/en
Application granted granted Critical
Publication of KR101686242B1 publication Critical patent/KR101686242B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02595Microstructure polycrystalline
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: A method for manufacturing a thin film transistor and a flat display is provided to prevent a process failure and improve the performance of a device by crystallizing a channel layer using infrared laser. CONSTITUTION: A gate electrode(11) is formed a substrate(10). A gate insulation layer(12), an amorphous silicon layer(14), and a first insulation layer(17) are successively formed on the gate electrode. The amorphous silicon layer on the upper side of the gate electrode is crystallized by scanning laser(200) from one side to the other side of the substrate. An etch stop pattern is formed on the upper side of the gate electrode by performing a mask process on the substrate which is crystallized. A doped amorphous silicon layer and a source/drain metal layer are successively formed on the substrate with the etch stop pattern.

Description

박막트랜지스터 및 평판형 표시장치 제조방법{Method for manufacturing of Thin Film Transistor}Method for manufacturing thin film transistor and flat panel display device {Method for manufacturing of Thin Film Transistor}

본원 발명은 박막트랜지스터 제조방법에 관한 것이다.The present invention relates to a thin film transistor manufacturing method.

최근 들어 첨단 표시장치로 각광받고 있는 평판표시장치 즉, 예를 들면 능동구동형 액정표시장치 (Active Matrix Liquid Crystal Display; AMLCD), 전자방출표시장치 (Electron Emission Display Device; FED) 또는 유기발광표시장치(Organic Light Emitting Diode Display; OLED)에는 각 화소를 구동하기 위하여 박막트랜지스터(Thin Film Transistor; TFT)를 사용하고 있다. Recently, a flat panel display device, which has been spotlighted as an advanced display device, for example, an active matrix liquid crystal display (AMLCD), an electron emission display device (FED), or an organic light emitting display device In the organic light emitting diode display (OLED), a thin film transistor (TFT) is used to drive each pixel.

이러한 TFT는 주로 실리콘을 사용하여 제조되며 이러한 실리콘은 비정질상태보다 다결정질상태로 제작될 경우 전계 효과 이동도가 높기 때문에 고속으로 평판표시장치를 구동할 수 있다. The TFT is mainly manufactured using silicon, and when the silicon is manufactured in a polycrystalline state rather than an amorphous state, the field effect mobility is high, so that the flat panel display device can be driven at high speed.

그리고 평판표시장치에 사용되는 기판으로는 단결정 실리콘 기판이나 석영기판, 유리기판 또는 플라스틱 기판 등이 사용될 수 있으나, 비용이 저렴하고 투명하며 제작이 용이하다는 장점 때문에 유리 기판이 많이 사용되고 있다. In addition, a single crystal silicon substrate, a quartz substrate, a glass substrate, or a plastic substrate may be used as the substrate used in the flat panel display device. However, glass substrates are widely used because of the low cost, transparency, and ease of manufacture.

그러나 유리기판상에 형성된 비정질상태의 실리콘을 결정질 상태의 실리콘으로 변화시키기 위해서는 유리기판이 변형되지 않는 온도범위에서 결정화 열처리를 진행하여야만 한다. However, in order to change the silicon in the amorphous state formed on the glass substrate into the crystalline silicon, the crystallization heat treatment must be performed in a temperature range where the glass substrate is not deformed.

이와 같이, 낮은 온도에서 다결정 실리콘을 제조하는 기술(Low Temperature Polysilicon; LTPS)로는 레이저 어닐링 방법이 있다. 레이저 어닐링 방법은 제조 가격이 낮고 효율성이 높기 때문에 다른 저온 결정화 기술보다 우수한 것으로 알려져 있다. As such, a low temperature polysilicon (LTPS) technique for producing polycrystalline silicon at low temperature includes a laser annealing method. Laser annealing methods are known to be superior to other low temperature crystallization techniques because of their low manufacturing cost and high efficiency.

일반적으로 레이저 어닐링 방법에서는 308nm의 파장을 가진 엑시머 레이저(Excimer Laser)를 주로 사용한다. Generally, the laser annealing method mainly uses an excimer laser having a wavelength of 308 nm.

이러한 엑시머 레이저를 이용한 레이저 어닐링 방법은 사용하는 레이저 파장이 비정질 실리콘에서 높은 흡수율을 갖기 때문에 기판에 손상을 가하지 않고 짧은 시간 내에 비정질 실리콘을 가열하고 용융시켜 폴리실리콘을 제조할 수 있다는 장점이 있다. Since the laser annealing method using such an excimer laser has a high absorption rate in amorphous silicon, there is an advantage that polysilicon may be manufactured by heating and melting amorphous silicon within a short time without damaging the substrate.

그러나 엑시머 레이저를 이용한 레이저 어닐링 방법은 제조된 다결정 실리콘의 전자 이동도가 낮고, 전체 박막 트랜지스터의 균일성을 확보하기 어렵기 때문에 고품질의 평판표시장치에 사용되는 폴리실리콘 박막트랜지스터(Poly-Silicon Thin Film Transistor)를 제조하기에는 한계가 있다. However, the laser annealing method using an excimer laser has low electron mobility of the manufactured polycrystalline silicon, and it is difficult to secure uniformity of the entire thin film transistor. Therefore, a polysilicon thin film transistor (Poly-Silicon Thin Film) is used for high quality flat panel display devices. There is a limit to manufacturing a transistor.

따라서, 고이동도, 균일성확보를 구현할 수 있는 폴리실리콘 박막트랜지스터의 제조방법이 요구되고 있다. Therefore, there is a need for a method of manufacturing a polysilicon thin film transistor capable of realizing high mobility and uniformity.

본 발명은 적외선(Infrared Rays) 레이저를 이용하여 박막트랜지스터의 채널층을 결정화하여 소자 성능 개선 및 공정 불량 방지를 구현한 박막트랜지스터 및 평판형 표시장치 제조방법을 제공함에 있다.The present invention provides a method for fabricating a thin film transistor and a flat panel display device by using an infrared ray laser to crystallize the channel layer of the thin film transistor to improve device performance and prevent process defects.

또한, 본 발명은 박막트랜지스터의 채널층을 결정화하기 위해 별도의 열전도막 형성 없이 게이트 전극을 이용하여 직접 적외선 레이저 결정화 공정을 진행한 박막트랜지스터 및 평판형 표시장치 제조방법을 제공함에 있다.In addition, the present invention provides a method of manufacturing a thin film transistor and a flat panel display device which have undergone a direct infrared laser crystallization process using a gate electrode to form a channel layer of the thin film transistor without using a separate thermal conductive film.

상기와 같은 과제를 해결하기 위한 본 발명의 박막트랜지스터 제조방법은, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 게이트 절연막, 비정질실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계; 상기 결과물 상에 레이저빔을 조사하여 상기 게이트 전극 상부의 비정질실리콘막을 국부적으로 결정화하는 단계; 상기 결정화 공정이 완료된 기판 상에 마스크 공정을 진행하여 상기 게이트 전극 상부에 식각방지패턴을 형성하는 단계; 및 상기 식각방지패턴이 형성된 기판 상에 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 마스크 공정에 따라 소스/드레인 전극, 오믹접촉층 및 결정화된 비정질 실리콘막으로된 채널층을 형성하는 단계를 포함한다.The thin film transistor manufacturing method of the present invention for solving the above problems comprises the steps of forming a gate electrode on a substrate, and sequentially forming a gate insulating film, an amorphous silicon film and a first insulating film on the gate electrode; Irradiating a laser beam on the resulting product to locally crystallize an amorphous silicon film on the gate electrode; Forming a etch stop pattern on the gate electrode by performing a mask process on the substrate on which the crystallization process is completed; And sequentially forming a doped amorphous silicon film and a source / drain metal film on the substrate on which the etch stop pattern is formed, and then forming a channel layer including a source / drain electrode, an ohmic contact layer, and a crystallized amorphous silicon film according to a mask process. Forming a step.

또한, 본 발명의 평판형 표시장치 제조방법은, 기판 상에 게이트 전극을 형 성하는 단계와, 상기 게이트 전극 상에 게이트 절연막, 비정질실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계; 상기 결과물 상에 레이저빔을 조사하여 상기 게이트 전극 상부의 비정질실리콘막을 국부적으로 결정화하는 단계; 상기 결정화 공정이 완료된 기판 상에 마스크 공정을 진행하여 상기 게이트 전극 상부에 식각방지패턴을 형성하는 단계; 상기 식각방지패턴이 형성된 기판 상에 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 마스크 공정에 따라 소스/드레인 전극, 오믹접촉층 및 결정화된 비정질 실리콘막으로된 채널층을 형성하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 제 2 절연막을 형성한 다음, 상기 드레인 전극 일부가 노출되는 콘택홀을 형성하는 단계; 및 상기 콘택홀이 형성된 제 2 절연막 상에 투명성 도전물질을 형성한 다음, 식각하여 화소전극을 형성하는 단계를 포함한다.In addition, the method of manufacturing a flat panel display of the present invention may include forming a gate electrode on a substrate, and sequentially forming a gate insulating film, an amorphous silicon film, and a first insulating film on the gate electrode; Irradiating a laser beam on the resulting product to locally crystallize an amorphous silicon film on the gate electrode; Forming a etch stop pattern on the gate electrode by performing a mask process on the substrate on which the crystallization process is completed; A doped amorphous silicon film and a source / drain metal film are sequentially formed on the substrate on which the etch stop pattern is formed, and then a channel layer including a source / drain electrode, an ohmic contact layer, and a crystallized amorphous silicon film is formed according to a mask process. Doing; Forming a second insulating film on the substrate on which the source / drain electrodes are formed, and then forming a contact hole exposing a portion of the drain electrode; And forming a transparent conductive material on the second insulating layer on which the contact hole is formed, followed by etching to form a pixel electrode.

본 발명의 박막트랜지스터 제조방법은 적외선(Infrared Rays) 레이저를 이용하여 채널층을 결정화함으로써, 소자 성능 개선 및 공정 불량 방지를 구현한 효과가 있다.The thin film transistor manufacturing method of the present invention has an effect of implementing device improvement and preventing process defects by crystallizing a channel layer using an infrared ray laser.

또한, 본 발명의 박막트랜지스터 제조방법은 채널층을 결정화하기 위해 별도의 열전도막 형성 공정 없이 게이트 전극을 이용하여 직접 적외선 레이저 결정화 공정을 진행하므로 공정을 단순화한 효과가 있다.In addition, the method of manufacturing the thin film transistor of the present invention has a simple effect because the infrared laser crystallization process is performed using a gate electrode without a separate thermal conductive film forming process to crystallize the channel layer.

또한, 본 발명의 박막트랜지스터 제조방법은 기판 상에 형성된 게이트 전극 을 이용하여 게이트 전극 상부의 채널층을 결정화시키는 방식이므로 채널층 결정화를 위하여 별도의 레이저 얼라인 공정이 필요없는 효과가 있다.In addition, the method of manufacturing the thin film transistor of the present invention uses a gate electrode formed on the substrate to crystallize the channel layer on the gate electrode, so that there is no effect of a separate laser alignment process for channel layer crystallization.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1 내지 도 10은 본 발명에 따른 박막트랜지스터와 이를 구비한 평판형 표시장치 제조방법을 도시한 도면이다.1 to 10 illustrate a thin film transistor and a method of manufacturing a flat panel display device having the same according to the present invention.

도 1을 참조하면, 기판(10)상에 금속막을 형성한 다음, 마스크 공정에 따라 노광 및 현상 공정을 진행한 후 식각 공정을 진행하여 게이트 전극(11)을 형성한다. 상기 게이트 전극(11)은 비정질실리콘막(14)을 결정화하기 위한 열전도막(Heat transition layer) 역할을 하기 때문에 열전도성이 우수한 금속을 사용한다.Referring to FIG. 1, a metal film is formed on a substrate 10, followed by an exposure and development process according to a mask process, followed by an etching process to form a gate electrode 11. Since the gate electrode 11 serves as a heat transition layer for crystallizing the amorphous silicon film 14, a metal having excellent thermal conductivity is used.

따라서, 게이트 전극(11)은 800~810nm의 파장을 갖는 적외선 다이오드 레이저를 이용하여 조사된 에너지를 열로 변환해야 하기 때문에 열변성 특성이 우수한 Mo, MoTi. Cr 등이 사용될 수 있다. 또는, 열에 의한 산화를 방지하기 위해 내산화 성이 우수한 금속막 이중막 형태로 형성할 수 있다. 즉, Ti/Mo, Oxide/Mo, Cr/Mo 등으로 형성할 수 있다.Therefore, since the gate electrode 11 must convert the energy irradiated into heat using an infrared diode laser having a wavelength of 800 to 810 nm, Mo, MoTi. Cr and the like can be used. Alternatively, in order to prevent oxidation by heat, it may be formed in the form of a metal film double film having excellent oxidation resistance. That is, it can be formed of Ti / Mo, Oxide / Mo, Cr / Mo and the like.

상기와 같이, 기판(10) 상에 게이트 전극(11)이 형성되면, 도 2a에 도시한 바와 같이, 게이트 절연막(12), 비정질실리콘막(14) 및 제 1 절연막(17)을 순차적으로 형성한다. 그런 다음, 레이저(200)를 기판(10) 상부 일측에서부터 타측 방향으로 스캔하여 상기 게이트 전극(10) 상부의 비정질실리콘막(14)을 결정화한다. 상기 레이저(200)는 적외선 다이오드 레이저(Infrared ray diode laser: IR diode Laser)를 사용하는 것이 바람직하지만, 경우에 따라서는 엑시머 레이저를 사용할 수 있다.As described above, when the gate electrode 11 is formed on the substrate 10, as shown in FIG. 2A, the gate insulating film 12, the amorphous silicon film 14, and the first insulating film 17 are sequentially formed. do. Then, the laser 200 is scanned from one side of the upper portion of the substrate 10 to the other side to crystallize the amorphous silicon layer 14 on the upper portion of the gate electrode 10. The laser 200 preferably uses an infrared ray diode laser (IR diode laser). However, in some cases, an excimer laser may be used.

상기 레이저(200)에서 조사된 레이저빔이 상기 게이트 전극(11)에 닿으면, 열이 발생하는데, 이러한 열은 비정질실리콘막(14)으로 전달된다. 이와 같이, 비정질실리콘막(14)에 레이저빔을 직접 조사하지 않고, 열전도에 의해 간접적으로 비정질실리콘막(14)을 결정화하면 고상 결정화가 가능하여 균일한 소자 특성을 얻을 수 있다. When the laser beam irradiated from the laser 200 touches the gate electrode 11, heat is generated, and the heat is transferred to the amorphous silicon film 14. As described above, if the amorphous silicon film 14 is crystallized indirectly by heat conduction without directly irradiating the laser beam to the amorphous silicon film 14, solid phase crystallization is possible and uniform device characteristics can be obtained.

도 2b는 상기 비정질실리콘막(14)을 결정화하기 위해 기판(10) 상부를 레이저(200)가 스캔하는 모습을 도시한 평면도이다. 레이저(200)는 기판(10)의 전면을 스캔하지만, 레이저 빔이 기판(10) 상에 형성되어 있는 게이트 전극(11)에 조사될 때 게이트 전극(11)에는 열이 발생되고, 게이트 전극(11)에서 발생되는 열에 의해 상기 게이트 전극(11) 상부의 비정질실리콘막(14)이 결정화된다.2B is a plan view illustrating a state in which the laser 200 scans an upper portion of the substrate 10 to crystallize the amorphous silicon film 14. The laser 200 scans the entire surface of the substrate 10, but when the laser beam is irradiated to the gate electrode 11 formed on the substrate 10, heat is generated in the gate electrode 11, and the gate electrode ( 11, the amorphous silicon film 14 on the gate electrode 11 is crystallized by the heat generated in the gate electrode 11.

즉, 레이저빔은 기판(10)의 전 영역에 조사되지만 결정화되는 영역은 게이트 전극(11)과 대응되는 비정질실리콘막(14)의 일부 영역이다. 따라서, 본 발명은 게이트 전극(11) 상부를 결정화시키기 위해 별도의 레이저(200) 얼라인 공정을 진행할 필요가 없다. 레이저 스캔 공정만으로 셀프 얼라인(self align) 되어 게이트 전극(11) 상부에만 결정화가 이루어지기 때문이다.That is, the laser beam is irradiated to the entire region of the substrate 10, but the region to be crystallized is a partial region of the amorphous silicon film 14 corresponding to the gate electrode 11. Therefore, the present invention does not require a separate laser 200 alignment process to crystallize the gate electrode 11. This is because the crystallization is performed only on the gate electrode 11 by self aligning only by the laser scanning process.

상기와 같이, 레이저 스캔 공정이 완료되면 기판(10) 상에 형성된 비정질실리콘막은 게이트 전극(11) 상부에서만 국부적으로 결정화된 폴리실리콘막(24)이 형성된다.As described above, when the laser scanning process is completed, the polysilicon film 24 crystallized locally on the amorphous silicon film formed on the substrate 10 is formed only on the gate electrode 11.

그런 다음, 도 4에 도시한 바와 같이, 마스크 공정을 진행하여 상기 게이트 전극(11) 상부에 제 1 절연막(17)을 식각하여 식각정지패턴(etch stopper,17a)을 형성한다.Next, as shown in FIG. 4, a mask process is performed to etch the first insulating layer 17 on the gate electrode 11 to form an etch stopper 17a.

상기와 같이, 기판(10) 상에 식각정지패턴(17a)이 형성되면 도 5 및 도 6에 도시한 바와 같이, 기판(10)의 전 영역에 도핑된(n+ 또는 p+) 비정질실리콘으로된 오믹접촉층(20)과 소스/드레인 금속막(28)을 순차적으로 형성한다.As described above, when the etch stop pattern 17a is formed on the substrate 10, as shown in FIGS. 5 and 6, ohmic made of amorphous silicon doped (n + or p +) in the entire region of the substrate 10. The contact layer 20 and the source / drain metal film 28 are sequentially formed.

상기와 같이, 소스/드레인 금속막(28)이 기판(10) 상에 형성되면 도 7에 도시한 바와 같이, 포토레지스트를 기판(10) 상에 형성하고 노광 및 현상 공정을 진행하여 포토레지스트 패턴(100)을 형성한다. 그런 다음, 상기 포토레지스트 패턴(100)을 마스크로 하여 상기 소스/드레인 금속막(28), 오믹접촉층(20) 및 폴리실리콘막(24)을 식각하여 소스/드레인 전극(32a, 32b) 및 오믹접촉층(20) 및 채널층 역할을 하는 폴리실리콘막(24)을 패터닝한다.As described above, when the source / drain metal layer 28 is formed on the substrate 10, as shown in FIG. 7, the photoresist is formed on the substrate 10 and subjected to an exposure and development process to form a photoresist pattern. Form 100. Next, the source / drain metal layer 28, the ohmic contact layer 20, and the polysilicon layer 24 are etched using the photoresist pattern 100 as a mask, and the source / drain electrodes 32a and 32b and The polysilicon film 24 serving as the ohmic contact layer 20 and the channel layer is patterned.

상기와 같이, 소스/드레인 전극(32a, 32b)을 형성하여 박막트랜지스터가 완 성되면, 도 8에 도시한 바와 같이 에싱(ashing) 공정을 진행하여 포토레지스트 패턴(100)을 제거한다.As described above, when the thin film transistor is formed by forming the source / drain electrodes 32a and 32b, an ashing process is performed as shown in FIG. 8 to remove the photoresist pattern 100.

그런 다음, 박막트랜지스터가 형성된 기판(10) 상에 제 2 절연막(40)을 형성하고, 마스크 공정을 진행하여 상기 드레인 전극(32b)의 일부를 노출하는 콘택홀 공정을 진행한다.Thereafter, a second insulating film 40 is formed on the substrate 10 on which the thin film transistor is formed, and a mask process is performed to expose a part of the drain electrode 32b.

상기 드레인 전극(32b)에는 제 2 절연막(40)이 제거된 콘택홀(50)이 형성되어 있다.A contact hole 50 from which the second insulating layer 40 is removed is formed in the drain electrode 32b.

상기와 같이, 콘택홀 공정이 완료되면 도 10에 도시한 바와 같이, 기판(10)의 전영역 상에 투명성 도전물질을 형성한 다음, 마스크 공정을 진행하여 상기 드레인 전극(32b)과 전기적으로 콘택되는 화소 전극(60)을 형성한다.As described above, when the contact hole process is completed, as shown in FIG. 10, a transparent conductive material is formed on the entire area of the substrate 10 and then a mask process is performed to electrically contact the drain electrode 32b. The pixel electrode 60 is formed.

도 1 내지 도 10은 본 발명에 따른 박막트랜지스터와 이를 구비한 평판형 표시장치 제조방법을 도시한 도면이다.1 to 10 illustrate a thin film transistor and a method of manufacturing a flat panel display device having the same according to the present invention.

(도면의 주요 부분에 대한 참조 부호의 설명) (Explanation of reference numerals for the main parts of the drawings)

10: 기판 11: 게이트 전극10: substrate 11: gate electrode

12: 게이트 절연막 14: 비정질실리콘막12: gate insulating film 14: amorphous silicon film

32a,32b: 소스/드레인 전극 17a: 식각방지패턴32a, 32b: source / drain electrodes 17a: etch stop pattern

200: 레이저200: laser

Claims (6)

기판 상에 게이트 전극을 형성하는 단계와, Forming a gate electrode on the substrate, 상기 게이트 전극 상에 게이트 절연막, 비정질실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계;Sequentially forming a gate insulating film, an amorphous silicon film, and a first insulating film on the gate electrode; 상기 결과물 상에 레이저빔을 조사하여 상기 게이트 전극 상부의 비정질실리콘막을 국부적으로 결정화하는 단계;Irradiating a laser beam on the resulting product to locally crystallize an amorphous silicon film on the gate electrode; 상기 결정화 공정이 완료된 기판 상에 마스크 공정을 진행하여 상기 게이트 전극 상부에 식각방지패턴을 형성하는 단계; 및Forming a etch stop pattern on the gate electrode by performing a mask process on the substrate on which the crystallization process is completed; And 상기 식각방지패턴이 형성된 기판 상에 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 마스크 공정에 따라 소스/드레인 전극, 오믹접촉층 및 결정화된 비정질 실리콘막으로된 채널층을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.A doped amorphous silicon film and a source / drain metal film are sequentially formed on the substrate on which the etch stop pattern is formed, and then a channel layer including a source / drain electrode, an ohmic contact layer, and a crystallized amorphous silicon film is formed according to a mask process. Thin film transistor manufacturing method comprising the step of. 제 1 항에 있어서, 상기 게이트 전극은 Mo, MoTi. Cr, Ti/Mo, Oxide/Mo, Cr/Mo, W, MoW 중 어느 하나로 사용하는 것을 특징으로 하는 박막트랜지스터의 제조방법. The method of claim 1, wherein the gate electrode is Mo, MoTi. Cr, Ti / Mo, Oxide / Mo, Cr / Mo, W, MoW manufacturing method of a thin film transistor, characterized in that using one of. 제1 항에 있어서, 상기 비정질실리콘막을 국부적으로 결정화하는 단계는,The method of claim 1, wherein locally crystallizing the amorphous silicon film, 상기 레이저를 기판 상에 스캔할 때 상기 게이트 전극과 대응되는 비정질실리콘막의 영역에만 결정화가 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법. And the crystallization is performed only on the region of the amorphous silicon film corresponding to the gate electrode when the laser is scanned on the substrate. 제1 항에 있어서, 상기 적외선 다이오드 레이저를 이용한 레이저 어닐링공정은 The method of claim 1, wherein the laser annealing process using the infrared diode laser 상기 열전달막에 상기 적외선 다이오드 레이저를 조사하면, 조사된 에너지는 상기 열전달막에서 열로 변환되고, 상기 열이 비정질 실리콘막에 전달되어 결정화시키는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법. And irradiating the infrared diode laser to the heat transfer film, the irradiated energy is converted into heat in the heat transfer film, and the heat is transferred to an amorphous silicon film to crystallize the thin film transistor. 제1 항에 있어서, 상기 불순물 비정질 실리콘막의 두께는 The method of claim 1, wherein the impurity amorphous silicon film has a thickness. 50~200Å로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법. Method for producing a polysilicon thin film transistor, characterized in that formed in 50 ~ 200Å. 기판 상에 게이트 전극을 형성하는 단계와, Forming a gate electrode on the substrate, 상기 게이트 전극 상에 게이트 절연막, 비정질실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계;Sequentially forming a gate insulating film, an amorphous silicon film, and a first insulating film on the gate electrode; 상기 결과물 상에 레이저빔을 조사하여 상기 게이트 전극 상부의 비정질실리콘막을 국부적으로 결정화하는 단계;Irradiating a laser beam on the resulting product to locally crystallize an amorphous silicon film on the gate electrode; 상기 결정화 공정이 완료된 기판 상에 마스크 공정을 진행하여 상기 게이트 전극 상부에 식각방지패턴을 형성하는 단계;Forming a etch stop pattern on the gate electrode by performing a mask process on the substrate on which the crystallization process is completed; 상기 식각방지패턴이 형성된 기판 상에 도핑된 비정질실리콘막 및 소스/드레인 금속막을 순차적으로 형성한 다음, 마스크 공정에 따라 소스/드레인 전극, 오믹접촉층 및 결정화된 비정질 실리콘막으로된 채널층을 형성하는 단계;A doped amorphous silicon film and a source / drain metal film are sequentially formed on the substrate on which the etch stop pattern is formed, and then a channel layer including a source / drain electrode, an ohmic contact layer, and a crystallized amorphous silicon film is formed according to a mask process. Doing; 상기 소스/드레인 전극이 형성된 기판 상에 제 2 절연막을 형성한 다음, 상기 드레인 전극 일부가 노출되는 콘택홀을 형성하는 단계; 및Forming a second insulating film on the substrate on which the source / drain electrodes are formed, and then forming a contact hole exposing a portion of the drain electrode; And 상기 콘택홀이 형성된 제 2 절연막 상에 투명성 도전물질을 형성한 다음, 식각하여 화소전극을 형성하는 단계를 포함하는 평판형 표시장치 제조방법.And forming a pixel electrode by etching a transparent conductive material on the second insulating layer on which the contact hole is formed.
KR1020090127459A 2009-12-18 2009-12-18 Method for manufacturing of Thin Film Transistor KR101686242B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127459A KR101686242B1 (en) 2009-12-18 2009-12-18 Method for manufacturing of Thin Film Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127459A KR101686242B1 (en) 2009-12-18 2009-12-18 Method for manufacturing of Thin Film Transistor

Publications (2)

Publication Number Publication Date
KR20110070599A true KR20110070599A (en) 2011-06-24
KR101686242B1 KR101686242B1 (en) 2016-12-28

Family

ID=44402082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127459A KR101686242B1 (en) 2009-12-18 2009-12-18 Method for manufacturing of Thin Film Transistor

Country Status (1)

Country Link
KR (1) KR101686242B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645354A (en) * 1991-06-19 1994-02-18 Semiconductor Energy Lab Co Ltd Thin film transistor and its manufacture
KR100200350B1 (en) * 1995-12-28 1999-07-01 윤종용 Method of fabricating an entirely selfaligned thin film transistor using a laser
KR20070109873A (en) * 2006-05-10 2007-11-15 소니 가부시끼 가이샤 Method of manufacturing thin film transistor, thin film transistor, and display unit
KR20080003169A (en) * 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 Driving transistor of organic light emitting device , method for manufacturing the same and organic light emitting device including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645354A (en) * 1991-06-19 1994-02-18 Semiconductor Energy Lab Co Ltd Thin film transistor and its manufacture
KR100200350B1 (en) * 1995-12-28 1999-07-01 윤종용 Method of fabricating an entirely selfaligned thin film transistor using a laser
KR20070109873A (en) * 2006-05-10 2007-11-15 소니 가부시끼 가이샤 Method of manufacturing thin film transistor, thin film transistor, and display unit
KR20080003169A (en) * 2006-06-30 2008-01-07 엘지.필립스 엘시디 주식회사 Driving transistor of organic light emitting device , method for manufacturing the same and organic light emitting device including the same

Also Published As

Publication number Publication date
KR101686242B1 (en) 2016-12-28

Similar Documents

Publication Publication Date Title
US7361566B2 (en) Method of forming poly-silicon thin film transistors
JP2006093715A (en) Method of manufacturing thin-film transistor
JPH10104659A (en) Production of polycrystalline silicon thin-film transistor
JPH07118443B2 (en) Manufacturing method of semiconductor device
JP2001127302A (en) Semiconductor thin-film substrate, semiconductor device as well as manufacturing method therefor, and electronic device
WO2017070868A1 (en) Manufacturing method for n-type tft
US7309625B2 (en) Method for fabricating metal oxide semiconductor with lightly doped drain
KR101015844B1 (en) Thin Film Transistor, The Fabricating Method of The Same and Organic Light Emitted Desplay Device Comprising The Same
JP2006041472A (en) Semiconductor device and method of manufacturing therefor
JP2700277B2 (en) Method for manufacturing thin film transistor
WO2019184026A1 (en) Preparation method for cmos transistor and preparation method for array substrate
JP4209619B2 (en) Method for manufacturing semiconductor device
JP2005159306A (en) Thin film transistor, its manufacturing method, and planar display device using it
JP4657361B2 (en) Semiconductor device
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP2010182716A (en) Thin-film transistor, method of manufacturing the same, and display device
JP4430130B2 (en) Semiconductor device
JP4249886B2 (en) Method for manufacturing thin film semiconductor device
KR101686242B1 (en) Method for manufacturing of Thin Film Transistor
KR20120000166A (en) Method for manufacturing of poly-silicon thin film transistor
JP4514908B2 (en) Manufacturing method of semiconductor device
KR100729055B1 (en) thin film transistor and fabricating method of the same
JP4417327B2 (en) Method for manufacturing semiconductor device
JPH1197708A (en) Semiconductor device and manufacture of the same
KR20120068505A (en) Infra red laser apparatus and a method of fabricating an array substrate using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 4