KR20120000166A - Method for manufacturing of poly-silicon thin film transistor - Google Patents

Method for manufacturing of poly-silicon thin film transistor Download PDF

Info

Publication number
KR20120000166A
KR20120000166A KR1020100060355A KR20100060355A KR20120000166A KR 20120000166 A KR20120000166 A KR 20120000166A KR 1020100060355 A KR1020100060355 A KR 1020100060355A KR 20100060355 A KR20100060355 A KR 20100060355A KR 20120000166 A KR20120000166 A KR 20120000166A
Authority
KR
South Korea
Prior art keywords
substrate
photoresist
film
heat transfer
amorphous silicon
Prior art date
Application number
KR1020100060355A
Other languages
Korean (ko)
Inventor
이홍구
김성기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100060355A priority Critical patent/KR20120000166A/en
Publication of KR20120000166A publication Critical patent/KR20120000166A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Abstract

PURPOSE: A method for manufacturing a poly silicon thin film transistor is provided to reduce manufacturing costs by reducing the number of a mask which is required for producing a large area of a poly silicon thin film transistor by forming a photoresist pattern through a backside exposure process. CONSTITUTION: A gate electrode(14) is formed on a substrate(10). A gate insulating layer(16), an amorphous silicon film(18a), a heat transfer film(22a), and a photoresist are successively formed on the substrate. A photoresist pattern(24b) is formed by performing a backside exposure process and a photolithography process on the substrate in which the photoresist is formed. A heat transfer pattern is formed by etching the heat transfer film using the photoresist pattern as an etching mask. A polysilicon layer is formed by crystallizing the amorphous silicon film.

Description

폴리실리콘 박막트랜지스터의 제조방법{Method for manufacturing of Poly-Silicon Thin Film Transistor}Method for manufacturing poly-silicon thin film transistor

본 발명은 폴리실리콘 박막트랜지스터의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a polysilicon thin film transistor.

최근 들어 첨단 표시장치로 각광받고 있는 평판표시장치 즉, 예를 들면 능동구동형 액정표시장치 (Active Matrix Liquid Crystal Display; AMLCD), 전자방출표시장치 (Electron Emission Display Device; FED) 또는 유기발광표시장치(Organic Light Emitting Diode Display; OLED)에는 각 화소를 구동하기 위하여 박막트랜지스터(Thin Film Transistor; TFT)를 사용하고 있다. Recently, a flat panel display device, which has been spotlighted as an advanced display device, for example, an active matrix liquid crystal display (AMLCD), an electron emission display device (FED), or an organic light emitting display device In the organic light emitting diode display (OLED), a thin film transistor (TFT) is used to drive each pixel.

이러한 TFT는 주로 실리콘을 사용하여 제조되며 이러한 실리콘은 비정질상태보다 다결정질상태로 제작될 경우 전계 효과 이동도가 높기 때문에 고속으로 평판표시장치를 구동할 수 있다. The TFT is mainly manufactured using silicon, and when the silicon is manufactured in a polycrystalline state rather than an amorphous state, the field effect mobility is high, so that the flat panel display device can be driven at high speed.

그리고 평판표시장치에 사용되는 기판으로는 단결정 실리콘 기판이나 석영기판, 유리기판 또는 플라스틱 기판등이 사용될 수 있으나, 비용이 저렴하고 투명하며 제작이 용이하다는 장점 때문에 유리 기판이 많이 사용되고 있다. In addition, a single crystal silicon substrate, a quartz substrate, a glass substrate, or a plastic substrate may be used as the substrate used in the flat panel display device. However, glass substrates are widely used because of the low cost, transparency, and ease of manufacture.

그러나 유리기판상에 형성된 비정질상태의 실리콘을 결정질 상태의 실리콘으로 변화시키기 위해서는 유리기판이 변형되지 않는 온도범위에서 결정화 열처리를 진행하여야만 한다. However, in order to change the silicon in the amorphous state formed on the glass substrate into the crystalline silicon, the crystallization heat treatment must be performed in a temperature range where the glass substrate is not deformed.

이와 같이 낮은 온도에서 다결정 실리콘을 제조하는 기술(Low Temperature Polysilicon; LTPS)로는 레이저 어닐링 방법이 있다. 레이저 어닐링 방법은 제조 가격이 낮고 효율성이 높기 때문에 다른 저온 결정화 기술보다 우수한 것으로 알려져 있다. As such, a low temperature polysilicon (LTPS) technique for producing polycrystalline silicon at a low temperature includes a laser annealing method. Laser annealing methods are known to be superior to other low temperature crystallization techniques because of their low manufacturing cost and high efficiency.

일반적으로 레이저 어닐링 방법에서는 308nm의 파장을 가진 엑시머 레이저(Excimer Laser)를 주로 사용한다. Generally, the laser annealing method mainly uses an excimer laser having a wavelength of 308 nm.

이러한 엑시머 레이저를 이용한 레이저 어닐링 방법은 사용하는 레이저 파장이 비정질 실리콘에서 높은 흡수율을 갖기 때문에 기판에 손상을 가하지 않고 짧은 시간 내에 비정질 실리콘을 가열하고 용융시켜 폴리실리콘을 제조할 수 있다는 장점이 있다. Since the laser annealing method using such an excimer laser has a high absorption rate in amorphous silicon, there is an advantage that polysilicon may be manufactured by heating and melting amorphous silicon within a short time without damaging the substrate.

그러나 엑시머 레이저를 이용한 레이저 어닐링 방법은 제조된 다결정 실리콘의 전자 이동도가 낮고, 전체 박막 트랜지스터의 균일성을 확보하기 어렵기 때문에 고품질의 평판표시장치에 사용되는 폴리실리콘 박막트랜지스터(Poly-Silicon Thin Film Transistor)를 제조하기에는 한계가 있다. However, the laser annealing method using an excimer laser has low electron mobility of the manufactured polycrystalline silicon, and it is difficult to secure uniformity of the entire thin film transistor. Therefore, a polysilicon thin film transistor (Poly-Silicon Thin Film) is used for high quality flat panel display devices. There is a limit to manufacturing a transistor.

따라서, 고이동도, 균일성확보를 구현할 수 있는 폴리실리콘 박막트랜지스터의 제조방법이 요구되고 있다. Therefore, there is a need for a method of manufacturing a polysilicon thin film transistor capable of realizing high mobility and uniformity.

상술한 문제점을 해결하기 위한 본 발명의 목적은 고이동도, 균일성확보를 구현할 수 있도록 하는 폴리실리콘 박막트랜지스터의 제조방법을 제공함에 있다. An object of the present invention for solving the above problems is to provide a method of manufacturing a polysilicon thin film transistor to implement a high mobility, uniformity.

이상에서와 같은 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막, 열전달막 및 포토레지스트를 순차적으로 형성하는 단계와, 상기 포토레지스트가 형성된 기판 상에 배면 노광공정 및 현상공정을 수행하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 상기 열전달막을 식각하여 열전달 패턴을 형성하는 단계와, 상기 열전달 패턴이 형성된 기판 상에 레이저 어닐링공정을 수행하여 상기 비정질 실리콘막을 결정화시켜 폴리실리콘막을 형성하는 단계와, 상기 열전달 패턴을 제거하는 단계와, 상기 열전달 패턴이 제거된 기판 상에 상기 폴리실리콘막을 패터닝하여 반도체층을 형성하는 단계를 포함한다. As described above, a method of manufacturing a polysilicon thin film transistor according to the present invention includes forming a gate electrode on a substrate, and sequentially forming a gate insulating film, an amorphous silicon film, a heat transfer film, and a photoresist on the substrate on which the gate electrode is formed. Forming a photoresist pattern by performing a back exposure process and a developing process on a substrate on which the photoresist is formed, and etching the heat transfer film using the photoresist pattern as an etch mask to form a heat transfer pattern. And performing a laser annealing process on the substrate on which the heat transfer pattern is formed to crystallize the amorphous silicon film to form a polysilicon film, removing the heat transfer pattern, and removing the heat transfer pattern on the substrate. Patterning a silicon film to form a semiconductor layer It includes.

상기 배면노광은 상기 기판의 배면에서 상기 기판의 최상층 방향으로 광을 조사하여 상기 기판의 최상층에 형성된 포토레지스트를 노광하는 공정이다. The back exposure is a process of exposing the photoresist formed on the uppermost layer of the substrate by irradiating light toward the uppermost layer of the substrate from the rear surface of the substrate.

상기 포토레지스트는 네거티브(negative)포토레지스트를 사용한다. The photoresist uses a negative photoresist.

상기 레이저 어닐링 공정은 800~ 810nm의 파장을 가지는 적외선 다이오드 레이저를 통해 수행된다. The laser annealing process is performed through an infrared diode laser having a wavelength of 800 ~ 810nm.

상기 폴리실리콘막을 패터닝하여 반도체층을 형성하는 단계는 상기 열전달 패턴을 제거하여 노출된 상기 폴리실리콘막상에 불순물 비정질 실리콘막, 소스 및 드레인 전극용 전극막을 순차적으로 형성한 후 상기 폴리실리콘막, 불순물 비정질 실리콘막, 소스 및 드레인 전극용 전극막을 패터닝하여 반도체층, 오믹 콘택층 및 소스 및 드레인 전극을 형성하는 단계를 더 포함한다. The forming of the semiconductor layer by patterning the polysilicon layer may include forming an impurity amorphous silicon layer, an electrode layer for a source and a drain electrode on the exposed polysilicon layer by removing the heat transfer pattern, and then forming the polysilicon layer and an impurity amorphous layer. Patterning an electrode film for a silicon film, a source and a drain electrode to form a semiconductor layer, an ohmic contact layer, and a source and a drain electrode.

본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 열전달막에 레이저를 조사한 후 발생된 열이 비정질 실리콘막에 전달되도록 하여 결정화함으로써, 비정질 실리콘막에 직접적으로 레이저를 조사하는 레이저 어닐링방법보다 간접적인 고상 결정화가 가능하여 균일한 소자 특성을 얻을 수 있게 되고, 이로써 고신뢰성, 고이동도등의 특성을 갖게 되는 효과가 있다. The method for manufacturing a polysilicon thin film transistor according to the present invention is indirect than the laser annealing method for directly irradiating a laser to an amorphous silicon film by crystallizing the heat transfer film after the laser irradiation to the heat transfer film to the amorphous silicon film to generate heat. Since crystallization is possible, uniform device characteristics can be obtained, and this has the effect of having characteristics such as high reliability and high mobility.

그리고, 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 적외선 다이오드를 이용한 레이저 어닐링공정에서 요구되는 열전달 패턴을 형성하는 포토레지스트 패턴을 배면노광공정을 통해 형성함으로써, 마스크 없이 포토레지스트 패턴을 형성함으로써, 대면적 양산시에 요구되는 마스크의 수를 줄일 수 있게 되어 재료비 상승을 방지하고 가격 경쟁력 확보도 가능해지는 효과가 있다. In addition, the method for manufacturing a polysilicon thin film transistor according to the present invention forms a photoresist pattern for forming a heat transfer pattern required in a laser annealing process using an infrared diode through a back exposure process, thereby forming a photoresist pattern without a mask. It is possible to reduce the number of masks required for mass production of large areas, thereby preventing material cost increases and securing price competitiveness.

그리고, 본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 배면노광공정을 통해 게이트 전극에 상응하도록 열전달 패턴을 형성하게 됨으로써, 열전달 패턴의 형성영역에 대한 미스 얼라인을 방지할 수 있게 되어, 공정 마진을 향상시킬 수 있게 되는 효과가 있다. In addition, the method of manufacturing a polysilicon thin film transistor according to the present invention forms a heat transfer pattern corresponding to the gate electrode through the back exposure process, thereby preventing misalignment of the region of the heat transfer pattern formation, and thus the process margin. There is an effect that can be improved.

도 1a 및 도 1b 내지 도 8a 및 도 8b는 본 발명에 따른 액정표시장치의 제조방법을 도시한 평면도 및 단면도1A and 1B to 8A and 8B are plan and cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention.

이하는 본 발명의 일실시예에 따른 폴리실리콘 박막트랜지스터의 제조방법에 관해 설명한다. Hereinafter will be described a method of manufacturing a polysilicon thin film transistor according to an embodiment of the present invention.

본 발명에 따른 폴리실리콘 박막트랜지스터의 제조방법은 800~ 810nm정도의 파장을 가진 적외선 다이오드 레이저를 이용하여 수행하는 데, 다음의 도면들을 참조하여 보다 상세히 설명한다. Method for manufacturing a polysilicon thin film transistor according to the present invention is performed using an infrared diode laser having a wavelength of about 800 ~ 810nm, will be described in more detail with reference to the following drawings.

그리고, 본 발명에 따른 폴리실리콘 박막트랜지스터가 적용되는 액정표시장치의 화소영역 제조하는 방법으로 확대하여 설명하기로 한다. In addition, the method of manufacturing the pixel region of the liquid crystal display device to which the polysilicon thin film transistor according to the present invention will be described will be described.

도 1a 및 도 1b 내지 도 8a 및 도 8b는 본 발명에 따른 액정표시장치의 제조방법을 도시한 평면도 및 단면도이다. 특히, 도 1b 내지 도 8b는 도 1a 내지 도 8b의 Ⅰ-Ⅰ'선상의 단면도를 도시한 도면이다. 1A and 1B to 8A and 8B are plan and cross-sectional views illustrating a method of manufacturing a liquid crystal display device according to the present invention. In particular, FIGS. 1B to 8B are cross-sectional views taken along line II ′ of FIGS. 1A to 8B.

도 1a 및 도 1b에 도시된 바와 같이, 기판(10)상에 게이트 전극(14)을 순차적으로 형성한다. As shown in FIGS. 1A and 1B, the gate electrode 14 is sequentially formed on the substrate 10.

상기 게이트 전극(14)은 기판(10) 상에 게이트 전극용 금속층 및 포토 레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 제1 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 게이트 전극용 금속층을을 식각함으로써 형성된다. The gate electrode 14 sequentially forms a gate electrode metal layer and a photoresist on the substrate 10, and performs a photolithography process using a first mask on the photoresist to form a photoresist pattern (not shown). This is formed by etching the gate electrode metal layer with an etching mask.

이어, 도 2a 및 도 2b에 도시된 바와 같이, 기판(10)상에 게이트 절연막(16), 비정질 실리콘막(18a), 식각 정지막(20a), 열전달막(Heat transition layer, 22a) 및 포토 레지스트(24a)을 순차적으로 형성한다. 2A and 2B, the gate insulating film 16, the amorphous silicon film 18a, the etch stop film 20a, the heat transfer layer 22a and the photo on the substrate 10 may be formed. The resist 24a is formed sequentially.

상기 식각 정지막(20a)은 하부에 형성된 비정질 실리콘막(18a)이 이후에 수행될 식각공정시 손상되는 것을 방지하기 위해 형성된다. The etch stop layer 20a is formed to prevent the amorphous silicon layer 18a formed at the bottom thereof from being damaged during an etching process to be performed later.

상기 열전달막(22a)는 800~810nm의 파장을 갖는 적외선 다이오드 레이저를 이용하여 조사된 에너지를 열로 변환하는 막으로써, Mo, Mo/Ti. Cu등이 사용될 수 있다. The heat transfer film 22a is a film for converting energy irradiated into heat using an infrared diode laser having a wavelength of 800 to 810 nm, and Mo, Mo / Ti. Cu or the like can be used.

다음으로, 도 3a 및 도 3b에 도시된 바와 같이, 포토레지스트(24a)이 형성된 기판(10)에 배면 노광공정 및 현상을 수행하여 포토레지스트 패턴(24b)을 형성한다. Next, as illustrated in FIGS. 3A and 3B, a back exposure process and development are performed on the substrate 10 on which the photoresist 24a is formed to form the photoresist pattern 24b.

배면 노광공정은 기판(10)의 배면에서 기판(10)의 최상층 방향으로 광을 조사하여 기판(10)의 최상층에 형성된 포토레지스트를 노광하는 공정으로써, 게이트 전극(14)에 상응하는 영역을 제외한 나머지 영역에 형성된 포토레지스트가 노광된다. 이러한 배면 노광공정을 수행하면, 게이트 전극(14)이 자기정렬(self-align)패턴으로써의 역할을 수행하게 되고, 게이트 전극(14)에 상응하는 영역의 포토레지스트는 비노광영역이 되고, 게이트 전극(14)에 상응하는 영역 이외의 영역의 포토레지스트는 노광영역이 된다. 그리고, 노광영역 및 비노광영역이 형성된 포토레지스트를 현상하여 포토레지스트 패턴(24b)을 형성한다. Back exposure process is a process of exposing the photoresist formed in the uppermost layer of the board | substrate 10 by irradiating light to the uppermost layer direction of the board | substrate 10 from the back surface of the board | substrate 10, except the area | region corresponding to the gate electrode 14. The photoresist formed in the remaining area is exposed. When the back exposure process is performed, the gate electrode 14 serves as a self-aligned pattern, and the photoresist in the region corresponding to the gate electrode 14 becomes a non-exposed region, and the gate Photoresist in a region other than the region corresponding to the electrode 14 becomes an exposure region. Then, the photoresist in which the exposed area and the non-exposed area are formed is developed to form the photoresist pattern 24b.

이때, 상기 포토레지스트는 네거티브(negative)포토레지스트가 사용된다. In this case, a negative photoresist is used as the photoresist.

이어, 도 4a 및 도 4b에 도시된 바와 같이, 배면 노광공정을 통해 형성된 포토레지스트 패턴(24b)을 식각 마스크로 열전달막(22a)을 식각하여 열전달 패턴(22b)을 형성한다. 4A and 4B, the heat transfer film 22a is etched using the photoresist pattern 24b formed through the back exposure process as an etch mask to form the heat transfer pattern 22b.

그리고, 열전달 패턴(22b)이 형성된 기판(10)상에 스트립 공정을 수행하여, 포토레지스트 패턴(24b)을 제거한다. The photoresist pattern 24b is removed by performing a strip process on the substrate 10 on which the heat transfer pattern 22b is formed.

다음으로, 열전달 패턴(22b)이 형성된 기판(10) 전면에 레이저 어닐링공정을 수행하여, 폴리 실리콘막(18b)을 형성한다. Next, a laser annealing process is performed on the entire surface of the substrate 10 on which the heat transfer pattern 22b is formed to form a polysilicon film 18b.

본 발명에 따른 레이저 어닐링공정은 800~ 810nm정도의 파장을 가진 적외선 다이오드 레이저(Infrared ray diode laser: IR diode Laser)를 상기 열전달 패턴(22)에 조사하면, 조사된 에너지는 상기 열전달 패턴(22b)에서 고온의 열로 변환되고, 이 열이 비정질 실리콘막(18a)에 간접적으로 전달됨으로써 비정질 실리콘막(18a)을 결정화시키게 되어 폴리 실리콘막(18b)을 형성한다. In the laser annealing process according to the present invention, when an infrared ray diode laser having an wavelength of about 800 to 810 nm is irradiated to the heat transfer pattern 22, the irradiated energy is transferred to the heat transfer pattern 22b. Is converted into heat of high temperature at and the heat is indirectly transferred to the amorphous silicon film 18a to crystallize the amorphous silicon film 18a to form the polysilicon film 18b.

다시 말해, 엑시머 레이저를 이용한 레이저 어닐링방법은 비정질 실리콘막에 레이저를 조사한 후 발생된 열이 비정질 실리콘막을 결정화시키지만, 본 발명에 따른 적외선 다이오드 레이저(IR diode Laser)를 이용한 레이저 어닐링방법은 비정질 실리콘막 상에 형성된 열전달막에 레이저를 조사한 후 발생된 열이 비정질 실리콘막으로 전달되어 비정질 실리콘막을 결정화시킨다. In other words, in the laser annealing method using an excimer laser, the heat generated after irradiating the laser to the amorphous silicon film crystallizes the amorphous silicon film, but the laser annealing method using an infrared diode laser according to the present invention is an amorphous silicon film. The heat generated after irradiating the heat transfer film formed on the laser is transferred to the amorphous silicon film to crystallize the amorphous silicon film.

따라서, 본 발명에 따른, 열전달막에 레이저를 조사한 후 발생된 열이 비정질 실리콘막에 전달되도록 하는 레이저 어닐링방법은 비정질 실리콘막에 직접적으로 레이저를 조사하는 레이저 어닐링방법보다 간접적인 고상 결정화가 가능하여 균일한 소자 특성을 얻을 수 있게 되고, 이로써 고신뢰성, 고이동도등의 특성을 갖게 된다. Therefore, according to the present invention, the laser annealing method in which heat generated after irradiating a laser beam to a heat transfer film is transferred to an amorphous silicon film can be indirectly solid-crystallized than a laser annealing method for directly irradiating a laser to the amorphous silicon film. Uniform device characteristics can be obtained, thereby having characteristics such as high reliability and high mobility.

이어, 도 5a 및 도 5b에 도시된 바와 같이, 폴리 실리콘막(18b)이 형성된 기판(10)상의 열전달 패턴(22b)을 식각 공정을 통해 제거한다. 그리고, 열전달 패턴(22b)이 제거된 기판(10)상에 포토 레지스트를 형성하고, 상기 포토 레지스트에 제2 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 식각 정지막(20a)을 식각하여 식각 정지패턴(20b)을 형성한다. 5A and 5B, the heat transfer pattern 22b on the substrate 10 on which the polysilicon film 18b is formed is removed through an etching process. Then, a photoresist is formed on the substrate 10 from which the heat transfer pattern 22b has been removed, and a photoresist pattern is formed on the photoresist using a second mask to form a photoresist pattern (not shown). The etch stop layer 20a is etched to form an etch stop pattern 20b.

이어, 도 6a 및 도 6b에 도시된 바와 같이, 식각 정지패턴(20b)이 형성된 기판(10) 상에 반도체층(18c), 오믹 콘택층(24), 소스 및 드레인 전극(26a, 26b)을 형성한다. 6A and 6B, the semiconductor layer 18c, the ohmic contact layer 24, the source and drain electrodes 26a and 26b are formed on the substrate 10 on which the etch stop pattern 20b is formed. Form.

반도체층(18c), 오믹 콘택층(24), 소스 및 드레인 전극(26a, 26b)은 폴리 실리콘막(18b)이 형성된 기판(10)상에 불순물 비정질 실리콘막, 소스/드레인전극용 전극막 및 포토레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 제3 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 폴리 실리콘막, 불순물 비정질 실리콘막,소스/드레인전극용 전극막을 식각함으로써 형성한다. The semiconductor layer 18c, the ohmic contact layer 24, the source and drain electrodes 26a and 26b may be formed of an impurity amorphous silicon film, an electrode film for source / drain electrodes, and the like on the substrate 10 on which the polysilicon film 18b is formed. A photoresist is sequentially formed, and a photoresist pattern (not shown) is formed by performing a photolithography process using a third mask on the photoresist, and a polysilicon film, an impurity amorphous silicon film, and a source / drain electrode are used as an etching mask. It is formed by etching the electrode film for etching.

이어, 도 7a 및 도 7b에 도시된 바와 같이, 상기 소스/드레인전극(26a, 26b)이 형성된 기판(10) 전면에 보호막(27)을 형성하고, 상기 보호막(27)을 패터닝하여 드레인전극(26b)을 노출하는 콘택홀(28)을 형성한다. 7A and 7B, a passivation layer 27 is formed on the entire surface of the substrate 10 on which the source / drain electrodes 26a and 26b are formed, and the passivation layer 27 is patterned to form a drain electrode ( A contact hole 28 exposing 26b) is formed.

상기 콘택홀(28)은 보호막(27)이 형성된 기판(10)상에 포토레지스트를 형성하고, 상기 포토 레지스트에 제4 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 보호막(27)을 식각함으로써 형성한다. The contact hole 28 forms a photoresist on the substrate 10 on which the passivation layer 27 is formed, and forms a photoresist pattern (not shown) by performing a photolithography process using a fourth mask on the photoresist. This is formed by etching the protective film 27 with an etching mask.

이어, 도 8a 및 도 8b에 도시된 바와 같이, 콘택홀(28)이 형성된 기판(10) 전면에 투명전극막 및 포토레지스트를 형성하고, 상기 포토레지스트에 제5 마스크를 이용한 사진공정을 수행하여 포토레지스트 패턴(미도시)을 형성하고, 이를 식각마스크로 투명 전극막을 식각하여 화소전극(29)을 형성함으로써, 본 공정을 완료한다. 8A and 8B, a transparent electrode film and a photoresist are formed on the entire surface of the substrate 10 on which the contact holes 28 are formed, and a photo process using a fifth mask is performed on the photoresist. This process is completed by forming a photoresist pattern (not shown), and etching the transparent electrode film with an etching mask to form the pixel electrode 29.

이상에서와 같이, 본 발명에 따른 적외선 다이오드를 이용한 레이저 어닐링공정에서 요구되는 열전달 패턴을 형성하는 포토레지스트 패턴을 배면노광공정을 통해 형성함으로써, 마스크 없이 포토레지스트 패턴을 형성함으로써, 대면적 양산시에 요구되는 마스크의 수를 줄일 수 있게 되어 재료비 상승을 방지하고 가격 경쟁력 확보도 가능해진다. As described above, a photoresist pattern for forming a heat transfer pattern required in the laser annealing process using the infrared diode according to the present invention is formed through a back exposure process, thereby forming a photoresist pattern without a mask, and required for mass production. By reducing the number of masks to be used, it is possible to prevent material cost increase and secure price competitiveness.

그리고, 게이트 전극이 형성된 영역을 제외한 영역에 상응하도록 열전달 패턴을 형성하게 되므로, 열전달 패턴의 형성영역에 대한 미스 얼라인을 방지할 수 있게 되어, 공정 마진을 향상시킬 수 있게 된다. In addition, since the heat transfer pattern is formed to correspond to a region other than the region where the gate electrode is formed, misalignment of the heat transfer pattern formation region can be prevented, thereby improving process margin.

Claims (5)

기판 상에 게이트 전극을 형성하는 단계와,
상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 비정질 실리콘막, 열전달막 및 포토레지스트를 순차적으로 형성하는 단계와,
상기 포토레지스트가 형성된 기판 상에 배면 노광공정 및 현상공정을 수행하여 포토레지스트 패턴을 형성하는 단계와,
상기 포토레지스트 패턴을 식각 마스크로 상기 열전달막을 식각하여 열전달 패턴을 형성하는 단계와,
상기 열전달 패턴이 형성된 기판 상에 레이저 어닐링공정을 수행하여 상기 비정질 실리콘막을 결정화시켜 폴리실리콘막을 형성하는 단계와,
상기 열전달 패턴을 제거하는 단계와,
상기 열전달 패턴이 제거된 기판 상에 상기 폴리실리콘막을 패터닝하여 반도체층을 형성하는 단계를 포함하는 폴리실리콘 박막트랜지스터의 제조방법. Forming a gate electrode on the substrate,
Sequentially forming a gate insulating film, an amorphous silicon film, a heat transfer film, and a photoresist on the substrate on which the gate electrode is formed;
Forming a photoresist pattern by performing a back exposure process and a developing process on the substrate on which the photoresist is formed;
Etching the heat transfer layer using the photoresist pattern as an etching mask to form a heat transfer pattern;
Performing a laser annealing process on the substrate on which the heat transfer pattern is formed to crystallize the amorphous silicon film to form a polysilicon film;
Removing the heat transfer pattern;
And forming a semiconductor layer by patterning the polysilicon film on the substrate from which the heat transfer pattern has been removed. 제1 항에 있어서, 상기 배면노광은
상기 기판의 배면에서 상기 기판의 최상층 방향으로 광을 조사하여 상기 기판의 최상층에 형성된 포토레지스트를 노광하는 공정인 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법. The method of claim 1, wherein the back exposure is
And exposing the photoresist formed on the uppermost layer of the substrate by irradiating light toward the uppermost layer of the substrate from the rear surface of the substrate. 제1 항에 있어서, 상기 포토레지스트는
네거티브(negative)포토레지스트를 사용하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법. The method of claim 1, wherein the photoresist is
A method of manufacturing a polysilicon thin film transistor, characterized by using a negative photoresist. 제1 항에 있어서, 상기 레이저 어닐링 공정은
800~ 810nm의 파장을 가지는 적외선 다이오드 레이저를 통해 수행되는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.The method of claim 1, wherein the laser annealing process
Method of manufacturing a polysilicon thin film transistor, characterized in that carried out through an infrared diode laser having a wavelength of 800 ~ 810nm. 제1 항에 있어서, 상기 폴리실리콘막을 패터닝하여 반도체층을 형성하는 단계는
상기 열전달 패턴을 제거하여 노출된 상기 폴리실리콘막상에 불순물 비정질 실리콘막, 소스 및 드레인 전극용 전극막을 순차적으로 형성한 후 상기 폴리실리콘막, 불순물 비정질 실리콘막, 소스 및 드레인 전극용 전극막을 패터닝하여 반도체층, 오믹 콘택층 및 소스 및 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.The method of claim 1, wherein the forming of the semiconductor layer by patterning the polysilicon film is performed.
After removing the heat transfer pattern, an impurity amorphous silicon film, an electrode film for source and drain electrodes are sequentially formed on the exposed polysilicon film, and then the polysilicon film, an impurity amorphous silicon film, and an electrode film for source and drain electrodes are patterned to form a semiconductor. And forming a layer, an ohmic contact layer, and a source and a drain electrode.
KR1020100060355A 2010-06-25 2010-06-25 Method for manufacturing of poly-silicon thin film transistor KR20120000166A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100060355A KR20120000166A (en) 2010-06-25 2010-06-25 Method for manufacturing of poly-silicon thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100060355A KR20120000166A (en) 2010-06-25 2010-06-25 Method for manufacturing of poly-silicon thin film transistor

Publications (1)

Publication Number Publication Date
KR20120000166A true KR20120000166A (en) 2012-01-02

Family

ID=45608085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100060355A KR20120000166A (en) 2010-06-25 2010-06-25 Method for manufacturing of poly-silicon thin film transistor

Country Status (1)

Country Link
KR (1) KR20120000166A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014149682A1 (en) * 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
US9564322B1 (en) 2015-11-13 2017-02-07 Samsung Display Co., Ltd. Method of excimer laser annealing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014149682A1 (en) * 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
US9590113B2 (en) 2013-03-19 2017-03-07 Applied Materials, Inc. Multilayer passivation or etch stop TFT
US9935183B2 (en) 2013-03-19 2018-04-03 Applied Materials, Inc. Multilayer passivation or etch stop TFT
US9564322B1 (en) 2015-11-13 2017-02-07 Samsung Display Co., Ltd. Method of excimer laser annealing

Similar Documents

Publication Publication Date Title
US7361566B2 (en) Method of forming poly-silicon thin film transistors
EP3113217B1 (en) Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor
US7428026B2 (en) Polycrystalline liquid crystal display device comprising a data line disposed between two separated portions of the gate line
US8273600B2 (en) Self-aligned metal oxide TFT with reduced number of masks
WO2017070868A1 (en) Manufacturing method for n-type tft
WO2019218566A1 (en) Method for manufacturing ltps tft substrate
WO2015188594A1 (en) Preparation method for polycrystalline silicon layer and display substrate, and display substrate
WO2016101400A1 (en) Method for manufacturing low-temperature polycrystalline silicon tft substrate and structure of low-temperature polycrystalline silicon tft substrate
JP2004214615A (en) Method for amorphous silicon film crystallization, mask for amorphous silicon crystallization, and method for manufacturing array substrate
WO2017092172A1 (en) Manufacturing method for tft substrate
WO2017000335A1 (en) Manufacturing method for and structure of tft back plate
WO2017028499A1 (en) Low-temperature polycrystalline silicon thin film, thin film transistor and respective preparation method and display device
JP4455986B2 (en) Liquid crystal display element and manufacturing method thereof
US20090315034A1 (en) Thin Film Transistor (TFT), method of fabricating the TFT, and Organic Light Emitting Diode (OLED) display including the TFT
WO2019184026A1 (en) Preparation method for cmos transistor and preparation method for array substrate
US8592817B2 (en) Self-aligned metal oxide TFT with reduced number of masks
KR20120000166A (en) Method for manufacturing of poly-silicon thin film transistor
US7166501B2 (en) Method for fabricating polycrystalline silicon liquid crystal display device
CN107425014B (en) Array substrate, manufacturing method thereof and display panel
KR101577234B1 (en) Method for Forming Patterns and Method for Manufacturing Thin Film Transistor Substrate
KR101457705B1 (en) Fabricating method of electric device
KR100946560B1 (en) Method of manufacturing thin film transistor
KR101686242B1 (en) Method for manufacturing of Thin Film Transistor
KR101560398B1 (en) Method for manufacturing of Poly-Silicon Thin Film Transistor
KR20090073479A (en) An array substrate for liquid crystal display and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid