KR100946560B1 - Method of manufacturing thin film transistor - Google Patents
Method of manufacturing thin film transistor Download PDFInfo
- Publication number
- KR100946560B1 KR100946560B1 KR1020080029230A KR20080029230A KR100946560B1 KR 100946560 B1 KR100946560 B1 KR 100946560B1 KR 1020080029230 A KR1020080029230 A KR 1020080029230A KR 20080029230 A KR20080029230 A KR 20080029230A KR 100946560 B1 KR100946560 B1 KR 100946560B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- insulating film
- substrate
- gate insulating
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 239000010410 layer Substances 0.000 claims abstract description 376
- 239000004065 semiconductor Substances 0.000 claims abstract description 181
- 239000010408 film Substances 0.000 claims abstract description 119
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 98
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 238000002425 crystallisation Methods 0.000 claims abstract description 40
- 230000008025 crystallization Effects 0.000 claims abstract description 40
- 238000000151 deposition Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 11
- 230000000694 effects Effects 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 229920001621 AMOLED Polymers 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000007769 metal material Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000011651 chromium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 디스플레이 장치용 기판에서의 박막트랜지스터를 제조하는 방법에 있어서, 기판 상에 제1 및 제2 반도체층을 순차적으로 적층한 후, 제1 감광막 패턴을 마스크로 하여 활성층을 형성하는 단계와, 제2 감광막 패턴을 통해 상기 활성층을 식각하여 채널 영역을 정의한 후, 상기 활성층을 포함한 기판의 전면에 게이트 절연막을 증착하는 단계를 포함하되, 상기 게이트 절연막의 증착 전 또는 후에, 결정화 공정을 통해 상기 제1 및 제2 반도체층을 다결정화시킴으로써, 저비용으로 생산성을 효율적으로 향상시킬 수 있을 뿐만 아니라, 대형화 디스플레이 장치에 적용되는 대면적의 어레이 기판에 용이하게 도입할 수 있으며, 균일한 대형화 디스플레이 장치를 제작할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor, the method for manufacturing a thin film transistor in a substrate for a display device, comprising sequentially stacking first and second semiconductor layers on a substrate, and then masking the first photoresist pattern Forming an active layer, defining a channel region by etching the active layer through a second photoresist pattern, and depositing a gate insulating film on the entire surface of the substrate including the active layer, before depositing the gate insulating film. Or later, by polycrystallizing the first and second semiconductor layers through a crystallization process, not only can the productivity be efficiently improved at low cost, but also can be easily introduced into a large-area array substrate applied to a large-sized display device. In addition, there is an effect that can produce a uniform large display device.
박막트랜지스터, 기판, 활성층, 비정질실리콘, 다결정실리콘, 게이트 절연막, 층간 절연막, 게이트 전극, 소오스/드레인 전극 Thin film transistor, substrate, active layer, amorphous silicon, polysilicon, gate insulating film, interlayer insulating film, gate electrode, source / drain electrode
Description
본 발명은 디스플레이 장치용 어레이 기판에 적용되는 박막트랜지스터의 제조방법에 관한 것으로, 보다 상세하게는 저비용으로 생산성을 효율적으로 향상시킬 수 있을 뿐만 아니라, 대형 디스플레이 장치에 적용되는 대면적의 어레이 기판에 용이하게 도입할 수 있으며, 균일한 대형 디스플레이 장치를 제작할 수 있도록 한 박막트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor to be applied to an array substrate for a display device, and more particularly, to efficiently improve productivity at low cost, and to facilitate a large area array substrate applied to a large display device. The present invention relates to a method for manufacturing a thin film transistor, which can be easily introduced, and to produce a uniform large display device.
일반적으로, 액티브 매트릭스 유기발광소자(Active Matrix OLED, AMOLED) 기술은 차세대 평판 디스플레이(Flat Panel Display, FPD) 기술의 핵심기술로서 많은 관심을 받고 있다.In general, active matrix OLED (AMOLED) technology is receiving a lot of attention as a core technology of the next-generation flat panel display (FPD) technology.
이는, 상기 액티브 매트릭스 유기발광소자(AMOLED)가 자발광(백라이트 유닛 및 칼라필터 불필요), 광시야(별도의 광시야 기술이 필요없음), 저소비전력(발광효율 증가 및 Top Emission 구조), 얇은 두께(Thin Glass 채용 없이 가능) 및 화질 등의 측면에서 많은 장점을 갖고 있기 때문이다.This means that the active matrix organic light emitting diode (AMOLED) is self-luminous (no backlight unit and color filter required), light field (no need for a separate light field technology), low power consumption (light emission efficiency and top emission structure), thin thickness It is because it has many advantages in terms of image quality and (no thin glass).
이러한 액티브 매트릭스 유기발광소자(AMOLED)는 전류를 발광재료 상에 흘려서 발광시키기 때문에, 전압 구동방식인 액정표시장치(Liquid Crystal Display, LCD)에 배해 픽셀(Pixel) 박막트랜지스터(Thin Film Transistor, TFT)의 이동도(Mobility)가 높아야 한다. 또한, 직류 전류를 계속 일정하게 흘려줘야 하기 때문에, 픽셀 시프트(Pixel Shift)가 적은 다결정실리콘(poly-Si) 박막트랜지스터(TFT)에 많이 적용되고 있다.Since the active matrix organic light emitting diode (AMOLED) emits a current by flowing a current on the light emitting material, the pixel is thin film transistor (Pixel) thin film transistor (TFT) in a voltage driven liquid crystal display (LCD) Must have high mobility. In addition, since the DC current must be constantly flown, it is widely applied to poly-Si thin film transistors (TFTs) with little pixel shift.
반면, 기존의 비정질실리콘(a-Si)은 이동도가 약 0.5 cm2/Vs로서, 액티브 매트릭스 유기발광소자(AMOLED)의 구동에 필요한 전류를 공급하기에는 매우 낮은 값을 갖는다. 또한, 비정질실리콘 박막트랜지스터(a-Si TFT)는 선택적으로 스위칭하는 액정표시장치(LCD)와는 달리 직류 모드로 동작하는 유기발광소자(OLED)에 적용했을 때, 소자특성이 동작 시간에 따라 불안정하기 때문에, 동작 시간이 증가함에 따라 Vth 시프트(Vth Shift)가 발생하게 된다.On the other hand, conventional amorphous silicon (a-Si) has a mobility of about 0.5 cm 2 / Vs, and has a very low value for supplying a current required for driving an active matrix organic light emitting diode (AMOLED). In addition, the amorphous silicon thin film transistor (a-Si TFT), when applied to an organic light emitting diode (OLED) operating in a direct current mode, unlike the liquid crystal display (LCD) that selectively switches, the device characteristics are unstable depending on the operation time Therefore, V th is the shift (shift V th) as the operating time increases occurs.
하지만, 상기 비정질실리콘 박막트랜지스터(a-Si TFT)는 액티브 매트릭스 유기발광소자(AMOLED) 백플레인(Backplane)으로 적용했을 때, 추가적인 장비투자가 거의 없고 균일도가 매우 좋기 때문에, 비정질실리콘 박막트랜지스터(a-Si TFT)를 대형 액티브 매트릭스 유기발광소자(AMOLED)에 적용하기 위해 비정질실리콘 박막트랜지스터(a-Si TFT)의 기술을 보안하기 위한 많은 연구가 진행되어 왔지만, 비정질실리콘 박막트랜지스터(a-Si TFT)의 Vth 시프트에 따른 보상회로를 적용한다고 해도, 비정질실리콘(a-Si)의 낮은 이동도와 Vth 시프트는 쉽게 극복하기 어렵다.However, when the amorphous silicon thin film transistor (a-Si TFT) is applied as an active matrix organic light emitting diode (AMOLED) backplane, there is almost no additional equipment investment and the uniformity is very good, thus the amorphous silicon thin film transistor (a-Si TFT) Although many researches have been conducted to secure the technology of amorphous silicon thin film transistor (a-Si TFT) for applying Si TFT) to large active matrix organic light emitting diode (AMOLED), amorphous silicon thin film transistor (a-Si TFT) Even when the compensation circuit according to the V th shift is applied, the low mobility of the amorphous silicon (a-Si) and the V th shift are difficult to overcome easily.
한편, 다결정실리콘 박막트랜지스터(poly-Si TFT)는 소자특성 면에서 액티브 매트릭스 유기발광소자(AMOLED)에의 적용이 충분히 가능하다고 검증되고 있으나, 다결정실리콘 박막트랜지스터(poly-Si TFT)를 백플레인(Backplane)으로 적용할 경우에는 몇 가지 문제점이 발생한다.On the other hand, polysilicon thin film transistors (poly-Si TFTs) have been proven to be sufficiently applicable to active matrix organic light emitting diodes (AMOLEDs) in terms of device characteristics, but polysilicon thin film transistors (poly-Si TFTs) are used as backplanes. In case of application, some problems occur.
첫째, 비정질실리콘(a-Si)을 증착한 후 결정화 및 도핑공정을 수행하기 위해서는 추가공정 및 장비투자가 필요하기 때문에 비용이나 생산성 측면에서 불리하다. 둘째, 결정화 장비가 레이저(laser)일 경우, 비용에 대한 경쟁력이 떨어지게 된다. 셋째, 다결정실리콘 박막트랜지스터(poly-Si TFT)는 균일도가 나쁘다. 이는 다결정실리콘(poly-Si) 내에 존재하는 결정결함과 미세구조가 레이저에 의한 결정화 과정에서 균일하게 형성되지 않기 때문이다. 이러한 이유들 때문에 다결정실리콘(poly-Si)은 저비용과 대면적화 등의 측면에서 불리한 단점을 가지게 된다.First, in order to perform the crystallization and doping process after depositing amorphous silicon (a-Si), it is disadvantageous in terms of cost and productivity because additional process and equipment investment are required. Second, if the crystallization equipment is a laser (laser), the cost is less competitive. Third, polysilicon thin film transistors (poly-Si TFTs) have poor uniformity. This is because crystal defects and microstructures present in polycrystalline silicon (poly-Si) are not uniformly formed during the crystallization process by laser. For these reasons, polysilicon (poly-Si) has disadvantages in terms of low cost and large area.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 저비용으로 생산성을 효율적으로 향상시킬 수 있을 뿐만 아니라, 대형화 디스플레이 장치에 적용되는 대면적의 어레이 기판에 용이하게 도입할 수 있으며, 균일한 대형화 디스플레이 장치를 제작할 수 있도록 한 박막트랜지스터의 제조방법을 제공하는데 있다.The present invention has been made to solve the above problems, the object of the present invention can not only efficiently improve productivity at low cost, but also can be easily introduced into a large area array substrate applied to a large-sized display device In addition, the present invention provides a method of manufacturing a thin film transistor, which enables to manufacture a uniform large-sized display device.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 디스플레이 장치용 기판에서의 박막트랜지스터를 제조하는 방법에 있어서, 기판 상에 제1 및 제2 반도체층을 순차적으로 적층한 후, 제1 감광막 패턴을 마스크로 하여 활성층을 형성하는 단계; 및 제2 감광막 패턴을 통해 상기 활성층을 식각하여 채널 영역을 정의한 후, 상기 활성층을 포함한 기판의 전면에 게이트 절연막을 증착하는 단계를 포함하되, 상기 게이트 절연막의 증착 전 또는 후에, 결정화 공정을 통해 상기 제1 및 제2 반도체층을 다결정화시키는 박막트랜지스터의 제조방법을 제공하는 것이다.In order to achieve the above object, the first aspect of the present invention is a method for manufacturing a thin film transistor in a substrate for a display device, the first photosensitive film after sequentially stacking the first and second semiconductor layers on the substrate Forming an active layer using the pattern as a mask; And defining a channel region by etching the active layer through a second photoresist pattern, and depositing a gate insulating film on the entire surface of the substrate including the active layer, before or after the deposition of the gate insulating film, through a crystallization process. The present invention provides a method of manufacturing a thin film transistor for polycrystallizing first and second semiconductor layers.
본 발명의 제2 측면은, 디스플레이 장치용 기판에서의 박막트랜지스터를 제조하는 방법에 있어서, 기판 상에 제1 및 제2 반도체층을 순차적으로 적층한 후, 정의될 채널 영역 부분이 하프-톤(half-tone)으로 구성된 감광막 패턴을 마스크로 하여 활성층을 형성하는 단계; 상기 하프-톤 영역의 활성층이 노출될 때까지 상기 감광막을 일정두께만큼 전체적으로 제거한 후, 상기 활성층을 식각하여 채널 영역을 정의하는 단계; 및 나머지 감광막을 완전히 제거하고, 상기 활성층을 포함한 기판의 전면에 게이트 절연막을 증착하는 단계를 포함하되, 상기 게이트 절연막의 증착 전 또는 후에, 결정화 공정을 통해 상기 제1 및 제2 반도체층을 다결정화시키는 박막트랜지스터의 제조방법을 제공하는 것이다.According to a second aspect of the present invention, in a method of manufacturing a thin film transistor in a display device substrate, after sequentially stacking the first and second semiconductor layers on the substrate, the channel region portion to be defined is a half-tone ( forming an active layer using a photoresist pattern composed of half-tones as a mask; Completely removing the photoresist film by a predetermined thickness until the active layer of the half-tone region is exposed, and then etching the active layer to define a channel region; And completely removing the remaining photoresist film and depositing a gate insulating film on the entire surface of the substrate including the active layer, before or after the deposition of the gate insulating film, to polycrystallize the first and second semiconductor layers through a crystallization process. It is to provide a method for manufacturing a thin film transistor.
여기서, 상기 제1 반도체층은 비도핑된 비정질실리콘(a-Si) 또는 다결정실리콘(poly-Si)으로 형성하며, 상기 제2 반도체층은 불순물이 도핑된 비정질실리콘(n+/p+ a-Si) 또는 다결정질 실리콘(n+/p+ poly-Si)으로 형성함이 바람직하다.Here, the first semiconductor layer is formed of undoped amorphous silicon (a-Si) or polycrystalline silicon (poly-Si), and the second semiconductor layer is an impurity doped amorphous silicon (n + / p + a-Si) Or it is preferably formed of polycrystalline silicon (n + / p + poly-Si).
본 발명의 제3 측면은, 디스플레이 장치용 기판에서의 박막트랜지스터를 제조하는 방법에 있어서, 기판 상에 제1 반도체층, LDD층 및 제2 반도체층을 순차적으로 적층한 후, 정의될 채널 영역 부분이 하프-톤(half-tone)으로 구성된 감광막 패턴을 마스크로 하여 활성층을 형성하는 단계; 상기 하프-톤 영역의 활성층이 노출될 때까지 상기 감광막을 일정두께만큼 전체적으로 제거한 후, 상기 활성층을 식각하여 채널 영역을 정의하는 단계; 상기 감광막 패턴의 폭이 상기 활성층의 폭보다 좁아지도록 상기 감광막 패턴의 측면을 식각하는 단계; 상기 식각된 감광막 패턴을 마스크로 하여 상기 LDD층의 에지부분이 노출되도록 상기 제2 반도체층을 식각하여 LDD 영역을 정의한 후, 나머지 감광막을 완전히 제거하는 단계; 및 상기 활성층을 포함한 기판의 전면에 게이트 절연막을 증착하는 단계를 포함하되, 상기 게 이트 절연막의 증착 전 또는 후에, 결정화 공정을 통해 상기 제1 반도체층, LDD층 및 제2 반도체층을 다결정화시키는 박막트랜지스터의 제조방법을 제공하는 것이다.According to a third aspect of the present invention, in a method of manufacturing a thin film transistor in a substrate for a display device, after sequentially stacking a first semiconductor layer, an LDD layer, and a second semiconductor layer on a substrate, a channel region portion to be defined Forming an active layer using the photoresist pattern composed of half-tones as a mask; Completely removing the photoresist film by a predetermined thickness until the active layer of the half-tone region is exposed, and then etching the active layer to define a channel region; Etching side surfaces of the photoresist pattern so that the width of the photoresist pattern is narrower than the width of the active layer; Etching the second semiconductor layer to expose the edge portion of the LDD layer using the etched photoresist pattern as a mask to define an LDD region, and then completely removing the remaining photoresist; And depositing a gate insulating film on the entire surface of the substrate including the active layer, before or after the gate insulating film is deposited, a thin film that polycrystallizes the first semiconductor layer, the LDD layer, and the second semiconductor layer through a crystallization process. It is to provide a method of manufacturing a transistor.
본 발명의 제4 측면은, 디스플레이 장치용 기판에서의 박막트랜지스터를 제조하는 방법에 있어서, 기판 상에 제1 반도체층, LDD층 및 제2 반도체층을 순차적으로 적층한 후, 정의될 채널 영역 부분이 하프-톤으로 구성된 감광막 패턴을 마스크로 하여 활성층을 형성하는 단계; 상기 하프-톤 영역의 활성층이 노출될 때까지 상기 감광막을 일정두께만큼 전체적으로 제거하고, 상기 활성층을 식각하여 채널 영역 및 LDD 영역을 정의한 후, 나머지 감광막을 완전히 제거하는 단계; 및 상기 활성층을 포함한 기판의 전면에 게이트 절연막을 증착하는 단계를 포함하되, 상기 게이트 절연막의 증착 전 또는 후에, 결정화 공정을 통해 상기 제1 반도체층, LDD층 및 제2 반도체층을 다결정화시키는 박막트랜지스터의 제조방법을 제공하는 것이다.According to a fourth aspect of the present invention, in a method of manufacturing a thin film transistor in a display device substrate, after sequentially stacking a first semiconductor layer, an LDD layer, and a second semiconductor layer on the substrate, the channel region portion to be defined Forming an active layer using the photosensitive film pattern composed of the half-tones as a mask; Removing the photoresist layer entirely by a predetermined thickness until the active layer of the half-tone region is exposed, etching the active layer to define a channel region and an LDD region, and then completely removing the remaining photoresist layer; And depositing a gate insulating film on the entire surface of the substrate including the active layer, and before or after the deposition of the gate insulating film, a thin film transistor for polycrystallizing the first semiconductor layer, the LDD layer, and the second semiconductor layer through a crystallization process. It is to provide a manufacturing method.
여기서, 상기 제1 반도체층은 비도핑된 비정질실리콘(a-Si) 또는 다결정실리콘(poly-Si)으로 형성하며, 상기 제2 반도체층은 불순물이 도핑된 비정질실리콘(n+/p+ a-Si) 또는 다결정질 실리콘(n+/p+ poly-Si)으로 형성하며, 상기 LDD층은 상기 제2 반도체층보다 낮은 도핑농도를 갖도록 불순물이 도핑된 비정질실리콘(n-/p- a-Si) 또는 다결정질 실리콘(n-/p- poly-Si)으로 형성함이 바람직하다.Here, the first semiconductor layer is formed of undoped amorphous silicon (a-Si) or polycrystalline silicon (poly-Si), and the second semiconductor layer is an impurity doped amorphous silicon (n + / p + a-Si) Or polycrystalline silicon (n + / p + poly-Si), and the LDD layer is amorphous silicon (n- / p-a-Si) or polycrystalline doped with impurities to have a lower doping concentration than the second semiconductor layer. It is preferable to form with silicon (n- / p-poly-Si).
바람직하게, 상기 기판 및 제1 반도체층 사이에 버퍼층을 더 형성할 수 있다.Preferably, a buffer layer may be further formed between the substrate and the first semiconductor layer.
바람직하게, 상기 채널 영역은 상기 제1 반도체층의 소정깊이까지 상기 활성 층을 식각하여 정의할 수 있다.Preferably, the channel region may be defined by etching the active layer to a predetermined depth of the first semiconductor layer.
바람직하게, 상기 채널 영역의 게이트 절연막 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 게이트 절연막의 전면에 층간 절연막을 형성한 후, 컨택홀 형성용 마스크를 통해 정의된 소오스/드레인 영역의 제2 반도체층이 각각 노출되도록 상기 층간 절연막 및 게이트 절연막을 식각하여 제1 및 제2 컨택홀을 형성하는 단계; 상기 제1 및 제2 컨택홀을 통해 상기 노출된 제2 반도체층과 각각 접촉되도록 소오스/드레인 전극을 형성하는 단계; 상기 소오스/드레인 전극을 포함한 층간 절연막 상에 보호막을 형성한 후, 비아홀 형성용 마스크를 통해 상기 드레인 전극이 노출되도록 상기 보호막을 식각하여 비아홀을 형성하는 단계; 및 상기 비아홀을 통해 상기 노출된 드레인 전극과 접촉되도록 투명한 화소전극을 형성하는 단계를 더 포함할 수 있다.Preferably, forming a gate electrode on the gate insulating film of the channel region; After the interlayer insulating film is formed over the gate insulating film including the gate electrode, the interlayer insulating film and the gate insulating film are etched to expose the second semiconductor layers of the source / drain regions defined by the contact hole forming mask, respectively. And forming a second contact hole; Forming a source / drain electrode to contact the exposed second semiconductor layer through the first and second contact holes, respectively; Forming a via hole by forming a passivation layer on the interlayer insulating layer including the source / drain electrode and then etching the passivation layer to expose the drain electrode through a via hole forming mask; And forming a transparent pixel electrode to contact the exposed drain electrode through the via hole.
본 발명의 제5 측면은, 디스플레이 장치용 기판에서의 박막트랜지스터를 제조하는 방법에 있어서, 기판 상에 제1 반도체층을 증착한 후, 제1 감광막 패턴을 통해 상기 제1 반도체층이 서로 이격되도록 패터닝하여 소오스/드레인 영역을 정의하는 단계; 상기 제1 반도체층을 포함한 기판의 전면에 제2 반도체층 및 게이트 절연막을 순차적으로 적층하는 단계; 상기 게이트 절연막의 증착 전 또는 후에, 결정화 공정을 통해 상기 제1 및 제2 반도체층을 다결정화시키는 단계; 및 제2 감광막 패턴을 통해 상기 게이트 절연막 및 제2 반도체층을 식각하여 상기 기판 상에 활성층을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법을 제공하는 것이다.According to a fifth aspect of the present invention, in a method of manufacturing a thin film transistor in a display device substrate, after depositing a first semiconductor layer on a substrate, the first semiconductor layer is spaced apart from each other through a first photoresist pattern. Patterning to define the source / drain regions; Sequentially stacking a second semiconductor layer and a gate insulating film on the entire surface of the substrate including the first semiconductor layer; Polycrystallizing the first and second semiconductor layers through a crystallization process before or after the deposition of the gate insulating film; And etching the gate insulating film and the second semiconductor layer through a second photoresist pattern to form an active layer on the substrate.
본 발명의 제6 측면은, 디스플레이 장치용 기판에서의 박막트랜지스터를 제조하는 방법에 있어서, 기판 상에 제1 반도체층을 증착한 후, 제1 감광막 패턴을 통해 상기 제1 반도체층이 서로 이격되도록 패터닝하여 소오스/드레인 영역을 정의하는 단계; 상기 제1 반도체층을 포함한 기판의 전면에 제2 반도체층을 적층한 후, 제2 감광막 패턴을 통해 상기 제2 반도체층을 식각하여 상기 기판 상에 활성층을 형성하는 단계; 및 상기 제2 반도체층의 전면에 게이트 절연막을 증착하는 단계를 포함하되, 상기 게이트 절연막의 증착 전 또는 후에, 결정화 공정을 통해 상기 제1 및 제2 반도체층을 다결정화시키는 박막트랜지스터의 제조방법을 제공하는 것이다.According to a sixth aspect of the present invention, in a method of manufacturing a thin film transistor in a display device substrate, after depositing a first semiconductor layer on a substrate, the first semiconductor layer is spaced apart from each other through a first photoresist pattern. Patterning to define the source / drain regions; Stacking a second semiconductor layer on an entire surface of the substrate including the first semiconductor layer, and etching the second semiconductor layer through a second photoresist pattern to form an active layer on the substrate; And depositing a gate insulating film on the entire surface of the second semiconductor layer, and before or after the deposition of the gate insulating film, provides a method of manufacturing a thin film transistor to polycrystallize the first and second semiconductor layers through a crystallization process. It is.
여기서, 상기 기판 및 제1 반도체층 사이에 버퍼층을 더 형성함이 바람직하다.Here, it is preferable to further form a buffer layer between the substrate and the first semiconductor layer.
바람직하게, 상기 제1 반도체층은 불순물이 도핑된 비정질실리콘(n+/p+ a-Si) 또는 다결정질 실리콘(n+/p+ poly-Si)으로 형성하며, 상기 제2 반도체층은 비도핑된 비정질실리콘(a-Si) 또는 다결정실리콘(poly-Si)으로 형성할 수 있다.Preferably, the first semiconductor layer is formed of amorphous silicon (n + / p + a-Si) or polycrystalline silicon (n + / p + poly-Si) doped with impurities, and the second semiconductor layer is non-doped amorphous silicon. It may be formed of (a-Si) or polycrystalline silicon (poly-Si).
바람직하게, 상기 채널 영역의 게이트 절연막 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 게이트 절연막 및 기판의 전면에 층간 절연막을 형성한 후, 컨택홀 형성용 마스크를 통해 정의된 소오스/드레인 영역의 제1 반도체층이 각각 노출되도록 상기 층간 절연막, 게이트 절연막 및 제2 반도체층을 식각하여 제1 및 제2 컨택홀을 형성하는 단계; 상기 제1 및 제2 컨택홀을 통해 상기 노출된 제1 반도체층과 각각 접촉되도록 소오스/드레인 전극을 형성하는 단계; 상기 소오스/드레인 전극을 포함한 층간 절연막 상에 보호막을 형성한 후, 비아홀 형성용 마스크를 통해 상기 드레인 전극이 노출되도록 상기 보호막을 식각하여 비아홀을 형성하는 단계; 및 상기 비아홀을 통해 상기 노출된 드레인 전극과 접촉되도록 투명한 화소전극을 형성하는 단계를 더 포함할 수 있다.Preferably, forming a gate electrode on the gate insulating film of the channel region; After the interlayer insulating film is formed on the entire surface of the gate insulating film including the gate electrode and the substrate, the interlayer insulating film, the gate insulating film, and the second insulating film are exposed through the contact hole forming mask to expose the first semiconductor layer. Etching the semiconductor layer to form first and second contact holes; Forming a source / drain electrode to contact the exposed first semiconductor layer through the first and second contact holes, respectively; Forming a via hole by forming a passivation layer on the interlayer insulating layer including the source / drain electrode and then etching the passivation layer to expose the drain electrode through a via hole forming mask; And forming a transparent pixel electrode to contact the exposed drain electrode through the via hole.
이상에서 설명한 바와 같은 본 발명의 박막트랜지스터의 제조방법에 따르면, 저비용으로 생산성을 효율적으로 향상시킬 수 있을 뿐만 아니라, 대형화 디스플레이 장치에 적용되는 대면적의 어레이 기판에 용이하게 도입할 수 있으며, 균일한 대형화 디스플레이 장치를 제작할 수 있는 이점이 있다.According to the manufacturing method of the thin film transistor of the present invention as described above, not only can the productivity be improved efficiently at low cost, but also can be easily introduced into the large-area array substrate applied to the large-sized display device, There is an advantage to manufacture a larger display device.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.
(제1 실시예)(First embodiment)
도 1은 본 발명의 제1 실시예에 따른 박막트랜지스터(TFT)를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a thin film transistor TFT according to a first embodiment of the present invention.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 박막트랜지스터(Thin Film Transistor, TFT)는, 크게 기판(100), 버퍼층(Buffer Layer)(200), 활성층(Active Layer)(300), 게이트 절연막(400), 게이트 전극(500), 층간 절연막(600), 및 소오스/드레인 전극(700 및 800) 등을 포함하여 이루어진다.Referring to FIG. 1, a thin film transistor (TFT) according to a first embodiment of the present invention may include a
여기서, 기판(100)은 투명한 유리(Glass) 기판으로 구현됨이 바람직하지만, 이에 국한하지 않으며, 반도체 소자의 기판으로서 사용되는 것이라면 특히 한정되지 않고 적용가능하며, 예컨대, 사파이어(Al2O3), 실리콘 카바이드(SiC), 산화아연(ZnO), 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐(InN), 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs), 인듐인(InP) 또는 인듐비소(InAs) 중에서 선택되는 어느 하나의 물질로 이루어질 수 있다.Here, the
버퍼층(200)은 기판(100)의 전면에 걸쳐 형성되어 있으며, 기판(100)을 보호하고, 후 공정의 불순물이 확산되는 것을 방지하기 위하여 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx)과 이들의 혼성 구조 중 어느 하나로 이루어짐이 바람직하다.The
이러한 버퍼층(200)은 공정에서 필수적인 요소가 아니어서 생략할 수도 있지만, 본 발명에서는 버퍼층(200)을 포함하여 증착하는 것이 더 바람직하다.The
활성층(300)은 버퍼층(200)의 상부면에 형성되어 있으며, 결정화 공정을 통해 다결정화된 제1 및 제2 반도체층(300a 및 300b)이 순차적으로 적층된 구조로 구성되어 있다.The
또한, 제1 반도체층(300a)은 비도핑된 다결정실리콘(poly-Si) 물질로 형성됨이 바람직하며, 제2 반도체층(300b)은 불순물이 도핑된 다결정실리콘(n+ poly-Si 또는 p+ poly-Si) 물질로 형성됨이 바람직하다.In addition, the
이때, 상기 불순물은 p형일 경우 예컨대, 붕소(B), 알루미늄(Al), 인듐(In) 또는 갈륨(Ga) 중 적어도 어느 하나의 물질을 사용할 수 있으며, n형일 경우 예컨대, 인(P), 질소(N), 비소(As) 또는 안티몬(Sb) 중 적어도 어느 하나의 물질을 사용할 수 있다.In this case, the impurity may be at least one of, for example, boron (B), aluminum (Al), indium (In), or gallium (Ga) in the case of p type, and in case of n type, for example, phosphorus (P), At least one of nitrogen (N), arsenic (As), and antimony (Sb) may be used.
이와 같이 구성된 활성층(300) 상에는 게이트 전극(500)이 위치하게 될 채널 영역(C)을 기준으로 양측에 소오스/드레인 영역(S/D)이 각각 정의되어 있다.Source / drain regions S / D are defined on both sides of the
이때, 채널 영역(C)은 활성층(300)의 상부면에 형성되는 바, 제2 반도체층(300b)이 분리되도록 제1 반도체층(300b)의 소정깊이까지 과도식각하여 요홈 형태로 오목하게 형성됨이 바람직하다.In this case, the channel region C is formed on the upper surface of the
한편, 반도체 영역인 활성층(300)은 예컨대, 다결정실리콘(poiy-Si), 미세결정실리콘(mc-Si), 다결정실리콘게르마늄(poly-SixGex), 다결정게르마늄(poly-Gex), 산화아연(ZnO) 또는 금속산화물 등으로 이루어질 수도 있다.Meanwhile, the
게이트 절연막(400)은 활성층(300)을 포함한 기판(100)의 전면에 소정두께로 형성되어 있으며, 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 구현할 수 있다.The
게이트 전극(500)은 채널 영역(C)의 게이트 절연막(400)의 상부면에 형성되 어 있으며, 예컨대, 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속물질 및 그 합금계열의 금속재료로 형성됨이 바람직하다.The
층간 절연막(600)은 게이트 전극(500)을 포함한 게이트 절연막(400)의 전면에 걸쳐 게이트 절연막(400)보다 두껍게 형성되어 있으며, 활성층(300) 상에서 정의된 소오스/드레인 영역(S/D) 즉, 활성층(300)의 제2 반도체층(300b)의 일부분을 각각 노출시키는 제1 및 제2 컨택홀(H1 및 H2)이 형성되어 있다.The interlayer insulating
이러한 층간 절연막(600)은 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 구현할 수 있다.The interlayer insulating
소오스/드레인 전극(700 및 800)은 제1 및 제2 컨택홀(H1 및 H2)을 통해 노출된 제2 반도체층(300b)과 각각 접촉하여 서로 이격되도록 형성되어 있으며, 예컨대, 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속물질 및 그 합금계열의 금속재료로 형성됨이 바람직하다.The source /
추가적으로, 다양한 평판 디스플레이 장치(예컨대, AMOLED 또는 LCD 등)의 어레이(Array) 기판에 적용될 경우, 소오스/드레인 전극(700 및 800)과 노출된 층간 절연막(600) 위로 드레인 전극(800)을 노출시키는 비아홀(Via hole)(V)을 갖는 보호막(900)이 전면에 형성되어 있으며, 보호막(900) 위로 비아홀(V)을 통해 드레인 전극(800)과 접촉하여 AMOLED(Active Matrix OLED)의 애노드(Anode) 또는 LCD(Liquid Crystal Display)의 픽셀(pixel) 전극역할을 수행하는 투명한 화소전극(950)이 형성될 수 있다.Additionally, when applied to an array substrate of various flat panel display devices (eg, AMOLED or LCD), the
한편, 보호막(900)은 예컨대, 레진(Resin), 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등으로 구현됨이 바람직하며, 화소전극(950)은 예컨대, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO 중 적어도 어느 하나의 투명전극재료를 사용하여 형성됨이 바람직하다.Meanwhile, the
이하에는 전술한 구성을 가지는 본 발명의 제1 실시예에 따른 박막트랜지스터의 제조방법에 대해서 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film transistor according to a first embodiment of the present invention having the above-described configuration will be described in detail.
먼저, 본 발명의 실시예들에 따른 박막트랜지스터(TFT)의 제조방법은 다양한 평판 디스플레이 장치(예컨대, AMOLED 또는 LCD 등)의 백플레인(backplane)에서 탑 게이트(Top Gate) 형태의 박막트랜지스터(TFT) 어레이(Array)에 적용됨이 바람직하지만, 이에 국한하지 않으며, 디스플레이 장치에 사용되는 모든 박막트랜지스터에 적용될 수도 있다.First, a method of manufacturing a thin film transistor (TFT) according to embodiments of the present invention is a thin film transistor (TFT) having a top gate shape in a backplane of various flat panel display devices (for example, AMOLED or LCD). The present invention is preferably applied to an array, but is not limited thereto, and may be applied to all thin film transistors used in a display device.
도 2a 내지 도 2i를 참조하여 본 발명의 제1 실시예에 따른 박막트랜지스터의 제조방법에 대해서 상세하게 설명한다.A method of manufacturing a thin film transistor according to a first embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2I.
도 2a를 참조하면, 먼저, 절연 또는 유리 기판(100) 상에 버퍼층(200), 제1 및 제2 반도체층(300a 및 300b)을 순차적으로 적층한다.Referring to FIG. 2A, first, the
이때, 제1 반도체층(300a)은 예컨대, 비도핑된 비정질실리콘(a-Si) 또는 다 결정실리콘(poly-Si)으로 형성됨이 바람직하며, 제2 반도체층(300b)은 예컨대, 불순물이 도핑된 비정질실리콘(n+ a-Si 또는 p+ a-Si) 또는 다결정질 실리콘(n+ poly-Si 또는 p+ poly-Si)으로 형성됨이 바람직하다.In this case, the
그리고, 상기 불순물이 도핑된 지역의 도펀트(dopant)는 p-형일 경우 예컨대, 붕소(B), 알루미늄(Al), 인듐(In) 또는 갈륨(Ga) 중 적어도 어느 하나의 물질로 이루어질 수 있으며, n-형일 경우 예컨대, 인(P), 질소(N), 비소(As) 또는 안티몬(Sb) 중 적어도 어느 하나의 물질로 이루어질 수 있다.The dopant in the region doped with impurities may be made of at least one of, for example, boron (B), aluminum (Al), indium (In), or gallium (Ga). For example, the n-type may be formed of at least one of phosphorus (P), nitrogen (N), arsenic (As), and antimony (Sb).
한편, 기존 비정질실리콘(a-Si)에서 사용되는 플라즈마 화학기상증착(PECVD) 방법을 그대로 사용하는데, OLED의 경우 N-형(type) TFT를 적용해도 상관없으나, 회로(circuit)나 픽셀(pixel) TFT를 구성함에 있어서, P-형(type) TFT를 사용하는 경우가 더욱 바람직하므로, p-type doped a-Si을 증착할 수도 있다.Meanwhile, the plasma chemical vapor deposition (PECVD) method used in the existing amorphous silicon (a-Si) is used as it is. In the case of OLED, an N-type TFT may be applied, but a circuit or a pixel may be used. In configuring the TFT, it is more preferable to use a P-type TFT, so that p-type doped a-Si may be deposited.
또한, 비정질실리콘 박막트랜지스터(a-Si TFT)에서는 P-TFT를 사용하지 않기 때문에, p-type 도핑(doping)된 비정질실리콘(a-Si)을 증착할 시에는 플라즈마 화학기상증착(PECVD)에 boron(B) source gas(보통 B2H6)를 연결하면 된다.In addition, since P-TFT is not used in the amorphous silicon thin film transistor (a-Si TFT), the P-type doped amorphous silicon (a-Si) is deposited on the plasma chemical vapor deposition (PECVD). Connect boron (B) source gas (usually B 2 H 6 ).
도 2b를 참조하면, 활성층 형성용 마스크(mask)(미도시)를 통해 기판(100) 또는 버퍼층(200)의 일부분이 노출되도록 제2 반도체층(300b) 및 제1 반도체층(300a)을 차례로 식각하여 버퍼층(200) 상에 활성층(300) 패턴을 형성한다.Referring to FIG. 2B, the
이후에, 채널 형성용 마스크(미도시)를 통해 활성층(300)의 제1 반도체층(300a)이 노출되도록 활성층(300)의 제2 반도체층(300b)을 식각하여 채널 영 역(C)을 정의한다.Subsequently, the
이때, 채널 영역(C)은 제2 반도체층(300b)의 식각 시 제1 반도체층(300a)을 소정깊이까지 과도 식각(over etch)하여 정의함이 바람직하다. 즉, 최초 증착된 제1 반도체층(300a)의 두께보다 얇은 두께가 되도록 제1 반도체층(300a)을 식각한다.In this case, the channel region C may be defined by over-etching the
한편, 본 발명의 실시예에서는 서로 다른 마스크(mask)를 이용하여 활성층(300) 및 채널 영역(C)을 각각 형성하였지만, 이에 국한하지 않으며, 상기 활성층 형성용 마스크를 설계할 때, 채널 영역(C)에 해당하는 부분을 하프-톤(half-tone)으로 설계하여 활성층(300)을 패터닝한 후, 상기 하프-톤 지역의 잔류 감광막(PR)를 에싱(ashing)으로 제거한 후 즉, 상기 하프-톤 지역의 활성층(300)이 노출될 때까지 감광막(PR)을 일정두께만큼 전체적으로 제거한 후, 도 2b에 도시된 바와 같이, 활성층(300)의 제1 반도체층(300a)이 노출되도록 활성층(300)의 제2 반도체층(300b)을 식각하여 채널 영역(C)을 정의할 수도 있다(도 3b 내지 3e 참조).Meanwhile, in the exemplary embodiment of the present invention, the
도 2c를 참조하면, 활성층(300)을 포함한 버퍼층(200)의 전체 상부면에 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등의 물질을 이용하여 소정두께의 게이트 절연막(Gate insulator)(400)을 증착한다.Referring to FIG. 2C, a predetermined thickness is formed on the entire upper surface of the
도 2d를 참조하면, 통상의 결정화 공정을 통해 제1 및 제2 반도체층(300a 및 300b)을 다결정화시킨다. 이때, 상기 결정화 공정은 가열로(furnace)내에서 고온으로 장시간 열처리하여 결정화하는 고상결정화(Solid Phase Crystallization, SPC), 급속열처리(Rapid Thermal Annealing, RTA), 약 250℃ 정도로 가열하면서 엑시머 레이저를 가하여 결정화하는 엑시머 레이저 어닐링(Eximer Laser Annealing, ELA), 비정질실리콘(a-Si)층 상부에 금속을 증착하여 결정화를 유도하는 금속유도결정화(Metal Induced Crystallization, MIC) 또는 금속유도화측면결정(Metal Induced Lateral Crystallization, MILC) 중 어느 하나의 방법을 선택적으로 이용할 수 있다.Referring to FIG. 2D, the first and
예를 들면, 제1 반도체층(300a)이 비정질실리콘(a-Si)일 경우 다결정실리콘(poly-Si)으로 결정화하거나, 최초에 다결정실리콘(poly-Si)일 경우 새로운 다결정실리콘(poly-Si)으로 결정화시킨다.For example, when the
한편, 본 발명의 제1 실시예에서는 게이트 절연막(400)을 증착한 후, 제1 및 제2 반도체층(300a 및 300b)을 다결정화하는 결정화 공정을 수행하였지만, 이에 국한하지 않으며, 게이트 절연막(400)을 증착하기 전에 상기 결정화 공정을 통해 제1 및 제2 반도체층(300a 및 300b)을 다결정화시킨 후, 게이트 절연막(400)을 증착할 수도 있다.Meanwhile, in the first embodiment of the present invention, after the
도 2e를 참조하면, 채널 영역(C)에 위치한 게이트 절연막(400)의 상부에 게이트 전극(500)을 형성한다. 즉, 게이트 절연막(400)의 전체 상부면에 게이트 전극(500) 형성을 위한 금속물질을 소정두께로 증착한 후, 게이트 형성용 마스크(미도시)를 통해 패터닝을 수행하여 게이트 전극(400)을 형성한다.Referring to FIG. 2E, the
도 2f를 참조하면, 게이트 전극(500)을 포함한 게이트 절연막(400)의 전체 상부면에 무기재료인 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화 질화막(SiONx) 등을 화학기상증착(CVD) 방법으로 증착하여 층간 절연막(600)을 형성한다.Referring to FIG. 2F, silicon oxide film (SiO 2 ), silicon nitride film (SiNx), silicon oxynitride film (SiONx), or the like, which is an inorganic material, is formed on the entire upper surface of the
이후에, 컨택홀 형성용 마스크(미도시)를 통해 정의된 소오스/드레인 영역(S/D)의 제2 반도체층(300b)이 각각 노출되도록 층간 절연막(600) 및 게이트 절연막(400)을 식각하여 제1 및 제2 컨택홀(H1 및 H2)을 형성한다.Subsequently, the
도 2g를 참조하면, 제1 및 제2 컨택홀(H1 및 H2)을 통해 노출된 제2 반도체층(300b)과 각각 접촉되도록 소오스/드레인 전극(700 및 800)을 형성한다. 즉, 제1 및 제2 컨택홀(H1 및 H2)을 포함한 층간 절연막(600)의 전체 상부면에 소오스/드레인 전극(700 및 800) 형성을 위한 금속물질을 소정두께로 증착한 후, 소오스/드레인 형성용 마스크(미도시)를 통해 패터닝을 수행하여 소오스/드레인 전극(700 및 800)을 형성한다.Referring to FIG. 2G, source /
추가적으로, 도 2h 및 도 2i를 참조하면, 소오스/드레인 전극(700 및 800)을 포함한 층간 절연막(600)의 전체 상부면에 보호막(900)을 증착한 후, 비아홀 형성용 마스크(미도시)를 통해 드레인 전극(800)이 노출되도록 보호막(900)을 식각하여 비아홀(via hole)(V)을 형성한다.2H and 2I, after the
마지막으로, 비아홀(V)을 통해 노출된 드레인 전극(800)과 접촉되도록 예컨대, AMOLED(Active Matrix OLED)의 애노드(Anode) 또는 LCD(Liquid Crystal Display)의 픽셀(pixel) 전극역할을 수행하는 투명한 화소전극(950)을 형성한다.Lastly, the transparent electrode which serves as an anode of an active matrix OLED (AMOLED) or a pixel electrode of a liquid crystal display (LCD) to be in contact with the
(제2 실시예)(2nd Example)
먼저, 본 발명의 제2 실시예에 따른 박막트랜지스터(TFT)는 전술한 본 발명의 제1 실시예와 동일한 구조로서, 기판(100), 버퍼층(200), 활성층(300), 게이트 절연막(400), 게이트 전극(500), 층간 절연막(600), 및 소오스/드레인 전극(700 및 800) 등을 포함하여 이루어진다.First, the thin film transistor TFT according to the second embodiment of the present invention has the same structure as the first embodiment of the present invention, and includes a
다만, 본 발명의 제2 실시예에서는 N-type 박막트랜지스터(TFT)의 높은 누설전류를 방지하기 위하여 활성층(300)인 제1 및 제2 반도체층(300a 및 300b)의 사이에 낮은 도핑농도를 갖도록 불순물이 도핑된 반도체층인 LDD(Lightly Doped Drain)층(300c)을 더 삽입하는 것을 특징으로 한다.However, in the second embodiment of the present invention, in order to prevent high leakage current of the N-type thin film transistor (TFT), a low doping concentration is provided between the first and
이러한 LDD층(300c)은 핫 캐리어(hot carrier)들을 분산시키기 위한 목적으로, 낮은 농도로 도핑처리하여 누설전류의 증가를 막고 온(ON)상태의 전류의 손실을 막는 역할을 수행한다.The
즉, LDD층(300c)의 도핑농도는 제2 반도체층(300b)의 도핑농도보다 낮도록 형성됨이 바람직하다. 또한, LDD 지역(L) 영역이 돌출되도록 즉, 제2 반도체층(300b) 및 LDD층(300c)의 에지부분이 단차지도록 LDD층(300c)의 폭은 제2 반도체층(300b)의 폭보다 넓게 형성됨이 바람직하다.That is, the doping concentration of the
이하에는 전술한 구성을 가지는 본 발명의 제2 실시예에 따른 박막트랜지스터의 제조방법에 대해서 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film transistor according to a second embodiment of the present invention having the above-described configuration will be described in detail.
도 3a 내지 도 3i를 참조하여 본 발명의 제2 실시예에 따른 박막트랜지스터 의 제조방법에 대해서 상세하게 설명한다.A method of manufacturing a thin film transistor according to a second embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3I.
도 3a를 참조하면, 먼저, 절연 또는 유리 기판(100) 상에 버퍼층(200), 제1 반도체층(300a), LDD층(300c) 및 제2 반도체층(300b)을 순차적으로 적층한다.Referring to FIG. 3A, first, the
이때, 제1 반도체층(300a)은 예컨대, 비도핑된 비정질실리콘(a-Si) 또는 다결정실리콘(poly-Si)으로 형성됨이 바람직하고, 제2 반도체층(300b)은 예컨대, 불순물이 도핑된 비정질실리콘(n+ a-Si 또는 p+ a-Si) 또는 다결정질 실리콘(n+ poly-Si 또는 p+ poly-Si)으로 형성됨이 바람직하며, LDD층(300c)은 제2 반도체층(300b)보다 도핑농도가 낮도록 불순물이 도핑된 비정질실리콘(n- a-Si 또는 p- a-Si) 또는 다결정질 실리콘(n- poly-Si 또는 p- poly-Si)으로 형성됨이 바람직하다.In this case, the
도 3b를 참조하면, 제2 반도체층(300b)의 상부에 활성층(300)과 채널 영역(C)을 형성하기 위한 감광막(PR) 패턴(350)을 형성한다. 이때, 감광막 패턴(350) 상에 채널 영역(C)으로 정의될 부분을 하프-톤(half-tone) 구조로 형성한다.Referring to FIG. 3B, a photosensitive
도 3c를 참조하면, 상기 하프-톤 영역을 구비한 감광막 패턴(350)을 마스크로 하여 버퍼층(200)의 일부분이 노출되도록 제2 반도체층(300b), LDD층(300c) 및 제1 반도체층(300a)을 차례로 식각하여 버퍼층(200) 상에 활성층(300) 패턴을 형성한다.Referring to FIG. 3C, the
도 3d 및 도 3e를 참조하면, 하프-톤 영역의 잔류 감광막(PR)을 에싱(ashing)으로 제거한 후 즉, 하프-톤 영역의 활성층(300)이 노출될 때까지 감광막(PR)을 일정두께만큼 전체적으로 제거한 후, 도 3e에 도시된 바와 같이, 활성 층(300)의 제1 반도체층(300a)이 노출되도록 활성층(300)의 제2 반도체층(300b) 및 LDD층(300c)을 차례로 식각하여 채널 영역(C)을 정의한다.3D and 3E, after the residual photoresist film PR of the half-tone region is removed by ashing, that is, until the
이때, 채널 영역(C)은 LDD층(300c)의 식각 시 제1 반도체층(300a)을 소정깊이까지 과도 식각(over etch)하여 정의함이 바람직하다. 즉, 최초 증착된 제1 반도체층(300a)의 두께보다 얇은 두께가 되도록 제1 반도체층(300a)을 식각한다.In this case, the channel region C may be defined by overetching the
한편, 본 발명의 제2 실시예에서는 상기 하프-톤 영역을 갖는 하나의 감광막 패턴(350)을 이용하여 활성층(300) 및 채널 영역(C)을 각각 형성하였지만, 이에 국한하지 않으며, 전술한 본 발명의 제1 실시예와 같이 서로 다른 마스크(mask)를 이용하여 활성층(300) 및 채널 영역(C)을 각각 형성할 수도 있다.Meanwhile, in the second embodiment of the present invention, the
도 3f를 참조하면, 활성층(300)의 제2 반도체층(300b)의 양측 에지부분이 노출되도록 에싱(ashing) 공정을 통해 감광막 패턴(350)의 양측 에지부분을 식각한다. 이때, 상기 에싱 공정은 LDD 지역(L) 영역을 고려하여 제2 반도체층(300b)이 원하는 길이만큼 드러나도록 조절함이 바람직하다.Referring to FIG. 3F, both edge portions of the
도 3g 도 3h를 참조하면, 도 3f에서 식각된 감광막 패턴(350)을 마스크로 하여 LDD층(300c)의 에지부분이 노출되도록 제2 반도체층(300b)을 선택적으로 식각하여 LDD 지역(L)을 형성한 후, 나머지 감광막 패턴(350)을 완전히 제거한다.Referring to FIG. 3G and 3H, the
도 3i를 참조하면, 활성층(300)을 포함한 버퍼층(200)의 전체 상부면에 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등의 물질을 이용하여 소정두께의 게이트 절연막(Gate insulator)(400)을 증착한다.Referring to FIG. 3I, a predetermined thickness is formed on the entire upper surface of the
이후에, 전술한 도 2d에 도시된 바와 같이, 통상의 결정화 공정을 통해 제1 및 제2 반도체층(300a 및 300b)을 비롯한 LDD층(300c)을 다결정화시킨다.Thereafter, as illustrated in FIG. 2D, the
한편, 본 발명의 제2 실시예에서는 전술한 본 발명의 제1 실시예에 마찬가지로 게이트 절연막(400)을 증착한 후, 제1 및 제2 반도체층(300a 및 300b)을 비롯한 LDD층(300c)을 다결정화하는 결정화 공정을 수행하였지만, 이에 국한하지 않으며, 게이트 절연막(400)을 증착하기 전에 상기 결정화 공정을 통해 제1 및 제2 반도체층(300a 및 300b)을 비롯한 LDD층(300c)을 다결정화시킨 후, 게이트 절연막(400)을 증착할 수도 있다.Meanwhile, in the second embodiment of the present invention, after depositing the
이후에 공정들은 도면에 도시되진 않았지만, 전술한 본 발명의 제1 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다(도 2e 내지 도 2i 참조).Since the process is not shown in the drawings, but the same as the first embodiment of the present invention described above, a detailed description thereof will be omitted (see Figs. 2e to 2i).
(제3 실시예)(Third Embodiment)
먼저, 본 발명의 제3 실시예에 따른 박막트랜지스터(TFT)는 전술한 본 발명의 제1 실시예와 동일한 구조로서, 기판(100), 버퍼층(200), 활성층(300), 게이트 절연막(400), 게이트 전극(500), 층간 절연막(600), 및 소오스/드레인 전극(700 및 800) 등을 포함하여 이루어진다.First, the thin film transistor TFT according to the third embodiment of the present invention has the same structure as the first embodiment of the present invention, and includes a
다만, 본 발명의 제3 실시예에서는 N-type 박막트랜지스터(TFT)의 높은 누설전류를 방지하기 위하여 활성층(300)인 제1 및 제2 반도체층(300a 및 300b)의 사이에 낮은 도핑농도를 갖도록 불순물이 도핑된 반도체층인 LDD(Lightly Doped Drain)층(300c)을 더 삽입하는 것을 특징으로 한다.However, in the third embodiment of the present invention, in order to prevent high leakage current of the N-type thin film transistor (TFT), a low doping concentration is provided between the first and
이러한 LDD층(300c)은 핫 캐리어(hot carrier)들을 분산시키기 위한 목적으로, 낮은 농도로 도핑처리하여 누설전류의 증가를 막고 온(ON)상태의 전류의 손실을 막는 역할을 수행한다.The
즉, LDD층(300c)의 도핑농도는 제2 반도체층(300b)의 도핑농도보다 낮도록 형성됨이 바람직하다. 한편, 전술한 본 발명의 제2 실시예와 같이, LDD 지역(L) 영역을 돌출되도록 형성하지 않고, 제2 반도체층(300b) 및 LDD층(300c)의 에지부분이 동일한 길이를 갖도록 제2 반도체층(300b) 및 LDD층(300c)의 폭을 동일하게 형성한다.That is, the doping concentration of the
이하에는 전술한 구성을 가지는 본 발명의 제3 실시예에 따른 박막트랜지스터의 제조방법에 대해서 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film transistor according to a third embodiment of the present invention having the above-described configuration will be described in detail.
도 4a 내지 도 4f를 참조하여 본 발명의 제3 실시예에 따른 박막트랜지스터의 제조방법에 대해서 상세하게 설명한다.A method of manufacturing a thin film transistor according to a third embodiment of the present invention will be described in detail with reference to FIGS. 4A to 4F.
도 4a 내지 도 4e는 전술한 본 발명의 제2 실시예와 동일한 공정이므로, 이에 대한 상세한 설명은 전술한 도 3a 내지 도 3e의 상세한 설명을 참조하기로 한다.4A to 4E are the same process as the second embodiment of the present invention described above, the detailed description thereof will be referred to the detailed description of FIGS. 3A to 3E described above.
도 4f를 참조하면, 나머지 감광막 패턴(350)을 완전히 제거한 후, 활성층(300)을 포함한 버퍼층(200)의 전체 상부면에 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등의 물질을 이용하여 소정두께의 게이트 절연막(Gate insulator)(400)을 증착한다.Referring to FIG. 4F, after the remaining
이후에, 전술한 도 2d에 도시된 바와 같이, 통상의 결정화 공정을 통해 제1 및 제2 반도체층(300a 및 300b)을 비롯한 LDD층(300c)을 다결정화시킨다.Thereafter, as illustrated in FIG. 2D, the
한편, 본 발명의 제3 실시예에서는 전술한 본 발명의 제1 실시예에 마찬가지로 게이트 절연막(400)을 증착한 후, 제1 및 제2 반도체층(300a 및 300b)을 비롯한 LDD층(300c)을 다결정화하는 결정화 공정을 수행하였지만, 이에 국한하지 않으며, 게이트 절연막(400)을 증착하기 전에 상기 결정화 공정을 통해 제1 및 제2 반도체층(300a 및 300b)을 비롯한 LDD층(300c)을 다결정화시킨 후, 게이트 절연막(400)을 증착할 수도 있다.Meanwhile, in the third embodiment of the present invention, after depositing the
이후에 공정들은 도면에 도시되진 않았지만, 전술한 본 발명의 제1 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다(도 2e 내지 도 2i 참조).Since the process is not shown in the drawings, but the same as the first embodiment of the present invention described above, a detailed description thereof will be omitted (see Figs. 2e to 2i).
(제4 실시예)(Example 4)
도 5는 본 발명의 제4 실시예에 따른 박막트랜지스터(TFT)를 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating a thin film transistor TFT according to a fourth embodiment of the present invention.
도 5를 참조하면, 본 발명의 제4 실시예에 따른 박막트랜지스터(TFT)는, 크게 기판(100), 버퍼층(200), 활성층(300'), 게이트 절연막(400), 게이트 전극(500), 층간 절연막(600), 및 소오스/드레인 전극(700 및 800) 등을 포함하여 이루어진다.Referring to FIG. 5, a thin film transistor TFT according to a fourth exemplary embodiment of the present invention may include a
여기서, 기판(100) 및 버퍼층(200)은 전술한 본 발명의 제1 실시예와 동일하 므로, 이에 대한 상세한 설명은 생략하기로 한다.Here, since the
활성층(300')은 버퍼층(200)의 상부면에 형성되어 있으며, 결정화 공정을 통해 다결정화된 제3 및 제4 반도체층(300'-1 및 300'-2)이 순차적으로 적층된 구조로 구성되어 있다.The active layer 300 'is formed on the upper surface of the
또한, 제3 반도체층(300'-1)은 마스크 공정과 식각을 통해 소오스/드레인 영역(S/D)으로 정의될 위치에 서로 이격되도록 각각 형성되어 있으며, 제4 반도체층(300'-2)은 제3 반도체층(300'-1)을 완전히 덮는 구조로 형성되어 있다.In addition, the third semiconductor layers 300'-1 are formed to be spaced apart from each other at positions to be defined as source / drain regions S / D through a mask process and an etching process, and the fourth semiconductor layers 300'-2 may be separated from each other. ) Is formed to completely cover the third semiconductor layer 300'-1.
이러한 제3 반도체층(300'-1)은 전술한 본 발명의 제1 실시예에 적용된 제2 반도체층(300b)와 동일한 물질 즉, 불순물이 도핑된 다결정실리콘(n+ poly-Si 또는 p+ poly-Si) 물질로 형성됨이 바람직하며, 제4 반도체층(300'-2)은 전술한 본 발명의 제1 실시예에 적용된 제1 반도체층(300a)와 동일한 물질 즉, 비도핑된 다결정실리콘(poly-Si) 물질로 형성됨이 바람직하다.The third semiconductor layer 300'-1 is formed of the same material as that of the
이때, 상기 불순물은 p형일 경우 예컨대, 붕소(B), 알루미늄(Al), 인듐(In) 또는 갈륨(Ga) 중 적어도 어느 하나의 물질을 사용할 수 있으며, n형일 경우 예컨대, 인(P), 질소(N), 비소(As) 또는 안티몬(Sb) 중 적어도 어느 하나의 물질을 사용할 수 있다.In this case, the impurity may be at least one of, for example, boron (B), aluminum (Al), indium (In), or gallium (Ga) in the case of p-type, and in the case of n-type, for example, phosphorus (P), At least one of nitrogen (N), arsenic (As), and antimony (Sb) may be used.
이와 같이 구성된 활성층(300')에는 게이트 전극(400)이 위치하게 될 채널 영역(C)을 기준으로 양측에 소오스/드레인 영역(S/D)이 각각 정의되어 있다.In the
게이트 절연막(400)은 활성층(300')의 상부면에 소정두께로 형성되어 있으 며, 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 구현할 수 있다.The
게이트 전극(500)은 채널 영역(C)의 게이트 절연막(400)의 상부면에 형성되어 있으며, 예컨대, 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속물질 및 그 합금계열의 금속재료로 형성됨이 바람직하다.The
층간 절연막(600)은 게이트 전극(500)을 포함한 게이트 절연막(400) 및 기판(100)의 전면에 걸쳐 게이트 절연막(400)보다 두껍게 형성되어 있으며, 활성층(300')의 제3 반도체층(300'-1) 상에서 정의된 소오스/드레인 영역(S/D) 즉, 활성층(300')의 제3 반도체층(300'-1)의 일부분을 각각 노출시키는 제1 및 제2 컨택홀(H1 및 H2)이 형성되어 있다. 즉, 제1 및 제2 컨택홀(H1 및 H2)은 게이트 절연막(400) 및 제4 반도체층(300'-2)를 거쳐 제3 반도체층(300'-1)의 상면까지 연장되도록 형성되어 있다.The
또한, 층간 절연막(600)은 예컨대, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiONx) 등을 이용하여 구현할 수 있다.In addition, the
소오스/드레인 전극(700 및 800)은 제1 및 제2 컨택홀(H1 및 H2)을 통해 노출된 제3 반도체층(300'-1)과 각각 접촉하여 서로 이격되도록 형성되어 있으며, 예컨대, 알루미늄(Al), 은(Ag), 금(Au), 구리(Cu), 몰리브덴(Mo), 알루미늄 합금(AlNd), 크롬(Cr) 또는 티타늄(Ti) 중 적어도 어느 하나의 금속물질 및 그 합금 계열의 금속재료로 형성됨이 바람직하다.The source /
그리고, 추가적인 구성요소들인 보호막(900) 및 화소전극(950)은 전술한 본 발명의 제1 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.In addition, since the
한편, 도면에 도시하진 않았지만, 본 발명의 제4 실시예에서도 전술한 본 발명의 제2 및 제3 실시예에서와 마찬가지로, 제3 및 제4 반도체층(300'-1 및 300'-2)의 사이에 LDD(Lightly Doped Drain)층을 더 삽입하여 형성할 수도 있다.Although not shown in the drawings, the third and fourth semiconductor layers 300'-1 and 300'-2 are also applied to the fourth embodiment of the present invention as in the second and third embodiments of the present invention described above. It may be formed by further inserting a lightly doped drain (LDD) layer in between.
이하에는 전술한 구성을 가지는 본 발명의 제4 실시예에 따른 박막트랜지스터의 제조방법에 대해서 상세하게 설명한다.Hereinafter, a method of manufacturing a thin film transistor according to a fourth embodiment of the present invention having the above-described configuration will be described in detail.
도 6a 내지 도 6j를 참조하여 본 발명의 제4 실시예에 따른 박막트랜지스터의 제조방법에 대해서 상세하게 설명한다.A method of manufacturing a thin film transistor according to a fourth embodiment of the present invention will be described in detail with reference to FIGS. 6A to 6J.
도 6a를 참조하면, 먼저, 절연 또는 유리 기판(100) 상에 버퍼층(200), 제3 반도체층(300'-1)을 순차적으로 적층한다. 이때, 제3 반도체층(300'-1)은 예컨대, 불순물이 도핑된 비정질실리콘(n+ a-Si 또는 p+ a-Si) 또는 다결정질 실리콘(n+ poly-Si 또는 p+ poly-Si)으로 형성됨이 바람직하다.Referring to FIG. 6A, first, the
도 6b를 참조하면, 특정의 마스크(mask)를 통해 소오스/드레인 영역(S/D)으로 정의될 위치의 버퍼층(200) 상에 서로 일정한 간격으로 이격되도록 제3 반도체층(300'-1)을 패터닝한다.Referring to FIG. 6B, the
도 6c를 참조하면, 패터닝된 제3 반도체층(300'-1)을 포함한 버퍼층(200)의 전체 상부면에 제4 반도체층(300'-2) 및 게이트 절연막(400)을 순차적으로 적층한 다. 이때, 제4 반도체층(300'-2)은 예컨대, 비도핑된 비정질실리콘(a-Si) 또는 다결정실리콘(poly-Si)으로 형성됨이 바람직하다.Referring to FIG. 6C, the
도 6d를 참조하면, 통상의 결정화 공정을 통해 제3 및 제4 반도체층(300'-1 및 300'-2)을 다결정화시킨다.Referring to FIG. 6D, the third and fourth semiconductor layers 300'-1 and 300'-2 are polycrystallized through a conventional crystallization process.
한편, 본 발명의 제4 실시예에서는 게이트 절연막(400)을 증착한 후, 제3 및 제4 반도체층(300'-1 및 300'-2)을 다결정화하는 결정화 공정을 수행하였지만, 이에 국한하지 않으며, 게이트 절연막(400)을 증착하기 전에 상기 결정화 공정을 통해 제3 및 제4 반도체층(300'-1 및 300'-2)을 다결정화시킨 후, 게이트 절연막(400)을 증착할 수도 있으며, 게이트 절연막(400)을 적층하기 전에 후술하는 활성층(300')을 형성한 후 결정화 공정을 수행하고, 게이트 절연막(400)을 형성할 수도 있다.Meanwhile, in the fourth embodiment of the present invention, after the
도 6e를 참조하면, 활성층 형성용 마스크(mask)(미도시)를 통해 버퍼층(200)의 일부분이 노출되도록 게이트 절연막(400) 및 제4 반도체층(300'-2)을 차례로 식각하여 버퍼층(200) 상에 활성층(300') 패턴을 형성한다.Referring to FIG. 6E, the
도 6f를 참조하면, 채널 영역(C)에 위치한 게이트 절연막(400)의 상부에 게이트 전극(500)을 형성한다. 즉, 게이트 전역막(400)의 전체 상부면에 게이트 전극(500) 형성을 위한 금속물질을 소정두께로 증착한 후, 게이트 형성용 마스크(미도시)를 통해 패터닝을 수행하여 게이트 전극(500)을 형성한다.Referring to FIG. 6F, the
도 6g를 참조하면, 게이트 전극(500)을 포함한 게이트 절연막(400) 및 노출된 버퍼층(200)의 전체 상부면에 층간 절연막(600)을 형성한 후, 컨택홀 형성용 마 스크(미도시)를 통해 정의된 소오스/드레인 영역(S/D)의 제3 반도체층(300'-1)이 각각 노출되도록 층간 절연막(600), 게이트 절연막(400) 및 제4 반도체층(300'-2)을 순차적으로 식각하여 제1 및 제2 컨택홀(H1 및 H2)을 형성한다.Referring to FIG. 6G, after forming the
도 6h를 참조하면, 제1 및 제2 컨택홀(H1 및 H2)을 통해 노출된 제3 반도체층(300'-1)과 각각 접촉되도록 소오스/드레인 전극(700 및 800)을 형성한다. 즉, 제1 및 제2 컨택홀(H1 및 H2)을 포함한 층간 절연막(600)의 전체 상부면에 소오스/드레인 전극(700 및 800) 형성을 위한 금속물질을 소정두께로 증착한 후, 소오스/드레인 형성용 마스크(미도시)를 통해 패터닝을 수행하여 소오스/드레인 전극(700 및 800)을 형성한다.Referring to FIG. 6H, source /
추가적으로, 도 6i 및 도 6j를 참조하면, 소오스/드레인 전극(700 및 800)을 포함한 층간 절연막(600)의 전체 상부면에 보호막(900)을 증착한 후, 비아홀 형성용 마스크(미도시)를 통해 드레인 전극(800)이 노출되도록 보호막(900)을 식각하여 비아홀(via hole)(V)을 형성한다. 마지막으로, 비아홀(V)을 통해 노출된 드레인 전극(800)과 접촉되도록 투명한 화소전극(950)을 형성한다.In addition, referring to FIGS. 6I and 6J, after the
전술한 본 발명의 실시예들에 따른 박막트랜지스터의 제조방법에 의하면, 기존 레이저(laser)와 같은 장비를 필요로 하고 있지 않고, 뿐만 아니라 도핑(doping)설비 역시 필요하지 않으며, 결정화는 통상의 가열로(furnace)를 이용하며, 그 외 다른 공정은 기존 비정질실리콘(a-Si)을 그대로 이용하기 때문에, 비 용(cost) 경쟁력과 대면적으로의 응용이 실현될 수 있다.According to the method of manufacturing a thin film transistor according to the embodiments of the present invention described above, it does not require equipment such as a conventional laser (laser), as well as doping (doping) does not need, crystallization is a conventional heating Furnace is used, and since other processes use the existing amorphous silicon (a-Si) as it is, cost competitiveness and large-area applications can be realized.
또한, 비정질실리콘 박막트랜지스터(a-Si TFT)대비 스위칭특성이 우수한 다결정실리콘 박막트랜지스터(poly-Si TFT)를 기반으로 하기 때문에, 주변회로 특히, 게이트 드라이버(Gate Driver)와 소오스(Source) D-IC 일부기능을 포함시킬 수 있어 D-IC 비용을 효과적으로 낮출 수 있다.In addition, since it is based on a polysilicon thin film transistor (poly-Si TFT), which has better switching characteristics than an amorphous silicon thin film transistor (a-Si TFT), the peripheral circuits, in particular, a gate driver and a source D- Some IC functions can be included, effectively reducing the cost of D-IC.
또한, 본 발명에 따른 실시예들은 탑 게이트(Top Gate) 구조의 SPC(Solid-Phase Crystallization) 다결정실리콘 박막트랜지스터(poly-Si TFT)를 기반으로 한다. 단, 소오스/드레인 영역(S/D)의 도핑(doping)지역은 화학기상증착(CVD) 방법으로 증착된 불순물이 도핑된 비정질실리콘(n+ a-Si)을 이용하므로 별도의 도핑공정이나 장비가 필요없는 이점이 있다.In addition, embodiments according to the present invention are based on a solid-phase crystallization (SPC) polysilicon thin film transistor (poly-Si TFT) having a top gate structure. However, the doping region of the source / drain region (S / D) uses amorphous silicon (n + a-Si) doped with impurities deposited by chemical vapor deposition (CVD) method, so that a separate doping process or equipment is required. There is an advantage that is not necessary.
또한, 본 발명에 의하면, 대면적 및 저비용(low cost)을 위해 급속열처리(RTA) 결정화를 적용한다. 이러한 급속열처리(RTA)장비는 레이저(laser)장비에 비해 저가이며 유지비가 크게 절감될 수 있으며, 대형화하기 쉽다.In addition, according to the present invention, rapid heat treatment (RTA) crystallization is applied for large area and low cost. Such rapid heat treatment (RTA) equipment is cheaper than laser equipment, and maintenance costs can be greatly reduced, and it is easy to enlarge.
또한, 본 발명에 의하면, 탑 게이트(Top Gate) 구조를 적용하고 게이트 금속(Gate Metal)공정 이전에 결정화하므로, 게이트 금속의 attact에 대한 우려가 없으며, 결정화 촉진을 위해 별토의 니켈(Ni) 불순물을 이용하지 않는 이점이 있다.In addition, according to the present invention, since the top gate structure is applied and crystallized before the gate metal process, there is no concern about the attact of the gate metal, and nickel (Ni) impurities in the clay to promote crystallization. There is an advantage not to use.
또한, 본 발명은 비정질실리콘(a-Si)의 장점인 대형 AMOLED를 저가로 균일하게 만드는 것과, 다결정실리콘(poly-Si)의 장점인 안정적인 박막트랜지스터(TFT) 특성의 두 가지 장점을 모두 취할 수 있다. 이 때문에, 비정질실리콘 박막트랜지스터(a-Si TFT) 장비와 공정을 거의 똑같이 이용할 수 있고, 고가의 레이저 장비 및 도핑 장비의 투자와 해당 공정의 개발이 생략되어, 기술 개발기간이 크게 단축되리라 기대될 수 있다.In addition, the present invention can take advantage of both advantages of making a large-size AMOLED, which is an advantage of amorphous silicon (a-Si), at low cost, and a stable thin film transistor (TFT) characteristic, which is an advantage of polycrystalline silicon (poly-Si). have. Because of this, it is possible to use amorphous silicon thin film transistor (a-Si TFT) equipment and process almost identically, and to omit investment of expensive laser equipment and doping equipment and development of the corresponding process, and it is expected that technology development period will be greatly shortened. Can be.
궁극적으로, 본 발명을 통해 5G 이상의 대형 라인에 접목하여 AMOLED TV를 실현할 수 있게 되어, 대형 OLED와 같은 새로운 응용분야로 진입할 수 있는 효과가 있다.Ultimately, it is possible to realize AMOLED TV by incorporating 5G or more large lines through the present invention, and thus it is possible to enter new applications such as large OLEDs.
전술한 본 발명에 따른 박막트랜지스터의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the method for manufacturing a thin film transistor according to the present invention described above has been described, the present invention is not limited thereto and is variously modified within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible and this also belongs to the present invention.
도 1은 본 발명의 제1 실시예에 따른 박막트랜지스터를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a thin film transistor according to a first embodiment of the present invention.
도 2a 내지 도 2i는 본 발명의 제1 실시예에 따른 박막트랜지스터의 제조방법을 설명하기 위한 단면도들이다.2A to 2I are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a first embodiment of the present invention.
도 3a 내지 도 3i는 본 발명의 제2 실시예에 따른 박막트랜지스터의 제조방법을 설명하기 위한 단면도들이다.3A to 3I are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a second embodiment of the present invention.
도 4a 내지 도 4f는 본 발명의 제3 실시예에 따른 박막트랜지스터의 제조방법을 설명하기 위한 단면도들이다.4A to 4F are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a third embodiment of the present invention.
도 5는 본 발명의 제4 실시예에 따른 박막트랜지스터를 설명하기 위한 단면도이다.5 is a cross-sectional view for describing a thin film transistor according to a fourth exemplary embodiment of the present invention.
도 6a 내지 도 6j는 본 발명의 제4 실시예에 따른 박막트랜지스터의 제조방법을 설명하기 위한 단면도들이다.6A to 6J are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a fourth embodiment of the present invention.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080029230A KR100946560B1 (en) | 2008-03-28 | 2008-03-28 | Method of manufacturing thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080029230A KR100946560B1 (en) | 2008-03-28 | 2008-03-28 | Method of manufacturing thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090103553A KR20090103553A (en) | 2009-10-01 |
KR100946560B1 true KR100946560B1 (en) | 2010-03-11 |
Family
ID=41533078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080029230A KR100946560B1 (en) | 2008-03-28 | 2008-03-28 | Method of manufacturing thin film transistor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100946560B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569412A (en) * | 2010-12-20 | 2012-07-11 | 京东方科技集团股份有限公司 | Thin film transistor device and manufacturing method thereof |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230041840A (en) | 2009-11-13 | 2023-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and manufacturing method thereof |
KR20120010043A (en) | 2010-07-23 | 2012-02-02 | 삼성모바일디스플레이주식회사 | Manufacturing method of poly-crystal1ation silicon layer and manufacturing method of thin film transistor comprising the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10333185A (en) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture, and tft type liquid crystal display device |
KR20060104588A (en) * | 2005-03-31 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | Array substrate for liquid crystal display device and method of fabricating the same |
-
2008
- 2008-03-28 KR KR1020080029230A patent/KR100946560B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10333185A (en) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture, and tft type liquid crystal display device |
KR20060104588A (en) * | 2005-03-31 | 2006-10-09 | 엘지.필립스 엘시디 주식회사 | Array substrate for liquid crystal display device and method of fabricating the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102569412A (en) * | 2010-12-20 | 2012-07-11 | 京东方科技集团股份有限公司 | Thin film transistor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20090103553A (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8299478B2 (en) | Organic light emitting diode display device having a pixel defining layer and method of fabricating the same | |
KR100982310B1 (en) | TFT, fabricating methode of the TFT, and organic lighting emitting diode display device comprising the same | |
US7521717B2 (en) | Thin film transistor, flat panel display device, and method of fabricating the same | |
US8273615B2 (en) | Thin film transistor and method of fabricating the same | |
WO2017020358A1 (en) | Low-temperature polycrystalline silicon thin film transistor and manufacture method thereof | |
WO2016101719A1 (en) | Array substrate, manufacturing method thereof and display device | |
KR101094280B1 (en) | Organic Light Emitting Diode display device and Fabrication method for the same | |
EP2869329B1 (en) | Method for manufacturing a thin film transistor | |
WO2017070868A1 (en) | Manufacturing method for n-type tft | |
US8278159B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
KR100811997B1 (en) | Thin film transistor and fabrication method thereof and flat panel display including thereof | |
KR101026808B1 (en) | Manufacturing method for thin film transistor array panel | |
KR100946560B1 (en) | Method of manufacturing thin film transistor | |
KR101274697B1 (en) | Silicon crystallization method and method for manufacturing thin film transistor using the same | |
KR102090460B1 (en) | Thin film transistor and method of fabricating the same | |
KR101475411B1 (en) | Poly-Si thin film transistor and method of manufacturing the same | |
KR100867921B1 (en) | Fabricating method of Thin film transistor | |
KR20060014671A (en) | Method for fabricating thin film transistor | |
KR20070095043A (en) | The manufacturing method of the display device | |
KR100749872B1 (en) | silicon thin film transistor and method for manufacturing the same | |
KR100683664B1 (en) | Thin film transistor, method of the TFT, and flat panel display device with the TFT | |
KR100615202B1 (en) | Thin film transistor, method of the TFT, and flat panel display device with the TFT | |
KR101018757B1 (en) | Manufacturing method of thin film transistor array panel | |
KR101128100B1 (en) | Thin Film Transistor And Fabricating Method Thereof | |
KR20140039863A (en) | Method for forming polycrystalline silicon layer, thin film transistor and display device with the polycrystalline silicon layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130305 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 11 |