KR20120068505A - Infra red laser apparatus and a method of fabricating an array substrate using the same - Google Patents

Infra red laser apparatus and a method of fabricating an array substrate using the same Download PDF

Info

Publication number
KR20120068505A
KR20120068505A KR1020100130153A KR20100130153A KR20120068505A KR 20120068505 A KR20120068505 A KR 20120068505A KR 1020100130153 A KR1020100130153 A KR 1020100130153A KR 20100130153 A KR20100130153 A KR 20100130153A KR 20120068505 A KR20120068505 A KR 20120068505A
Authority
KR
South Korea
Prior art keywords
layer
infrared laser
thin film
mask
silicon
Prior art date
Application number
KR1020100130153A
Other languages
Korean (ko)
Inventor
배준현
김성기
이홍구
김기태
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100130153A priority Critical patent/KR20120068505A/en
Publication of KR20120068505A publication Critical patent/KR20120068505A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678Beam shaping, e.g. using a mask
    • H01L21/0268Shape of mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE: An infrared laser apparatus and a method of fabricating an array substrate using the same are provided to improve reliability since a mask for line beams is formed by coating copper on a silicon wafer. CONSTITUTION: A first insulation layer is formed on an upper portion of a gate electrode(112). A heat conversion layer is formed on the upper portion of an amorphous silicon layer. A microcrystal silicon layer is formed by irradiating the heat conversion layer with infrared lasers of a line beam form and crystallizing the amorphous silicon layer. The microcrystal silicon layer is patterned and an active layer(116) is formed. An ohmic contact layer(120) is formed on the upper portion of the active layer. Source and drain electrodes(122, 124) are formed on the upper portion of the ohmic contact layer.

Description

적외선 레이저 장비 및 이를 이용한 어레이 기판의 제조 방법{infra red laser apparatus and a method of fabricating an array substrate using the same}Infra red laser apparatus and a method of fabricating an array substrate using the same}

본 발명은 적외선 레이저 장비에 관한 것으로, 특히, 적외선 레이저 장비 및 이를 이용한 어레이 기판의 제조 방법에 관한 것이다.
The present invention relates to infrared laser equipment, and more particularly, to an infrared laser equipment and a method of manufacturing an array substrate using the same.

정보화 사회의 발전에 따라 다양한 형태의 표시장치가 요구되고 있으며, 액정표시장치(liquid crystal display device), 유기전기발광 표시장치(organic electroluminescent display device), 플라즈마 표시장치(plasma display panel device), 전계방출 표시장치(field emission display device) 등과 같은 평판표시장치(flat panel display)가 널리 개발되고 있다. 이러한 평판표시장치는, 다수의 화소를 매트릭스 형태로 배열하고 각 화소마다 스위칭 소자인 박막 트랜지스터를 포함하여 개별 구동하는 능동행렬(active matrix) 형태가 주로 이용된다.With the development of the information society, various types of display devices are required, liquid crystal display devices, organic electroluminescent display devices, plasma display panel devices, and field emission. Flat panel displays such as field emission display devices have been widely developed. In such a flat panel display, an active matrix form in which a plurality of pixels are arranged in a matrix form and individually driven, including a thin film transistor as a switching element, is mainly used.

박막 트랜지스터는 실리콘과 같은 반도체로 이루어진 액티브층을 포함하는데, 비정질 실리콘(amorphous silicon; a-Si:H)이 저온에서 저가의 유리 기판과 같은 대형 기판 상에 형성할 수 있으며, 공정이 간단하여 널리 이용되고 있다. The thin film transistor includes an active layer made of a semiconductor such as silicon, and amorphous silicon (a-Si: H) can be formed on a large substrate such as a low-cost glass substrate at low temperature, and the process is simple and widely It is used.

그러나, 비정질 실리콘을 이용한 박막 트랜지스터는, 낮은 전계효과 이동도(field effect mobility)를 가지고 있어 응답 속도가 느리며, 특히, 대면적 표시장치에서의 고속 구동에 어려움이 있다. However, a thin film transistor using amorphous silicon has a low field effect mobility and thus has a slow response speed, and in particular, there is a difficulty in high speed driving in a large area display device.

이에 따라, 다결정 실리콘(polycrystalline silicon)을 이용한 박막 트랜지스터를 채용하는 표시장치가 널리 연구 및 개발되고 있다. 다결정 실리콘을 이용한 표시장치에서는 화소 영역의 박막 트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 화소 영역의 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해진다. 또한, 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수한 장점이 있다.Accordingly, display devices employing thin film transistors using polycrystalline silicon have been widely researched and developed. In a display device using polycrystalline silicon, the thin film transistor and the driving circuit of the pixel region can be formed on the same substrate, and the process is simplified because the process of connecting the thin film transistor and the driving circuit of the pixel region is unnecessary. In addition, since polycrystalline silicon has a field effect mobility of about 100 to 200 times larger than amorphous silicon, the response speed is fast and the stability of temperature and light is excellent.

이러한 다결정 실리콘층은, 비정질 실리콘층을 형성하고 이를 결정화하는 과정을 통해 형성되는데, 통상적으로, 엑시머 레이저(Excimer laser)를 이용한 레이저 어닐링(laser annealing) 공정을 통해 비정질 실리콘을 열처리함으로써 형성될 수 있다. 그러나, 이러한 레이저 어닐링 공정은, 협소한 레이저 빔이 여러 샷(shot)을 통해 기판 표면을 가로질러 점진적으로 스캐닝되기 때문에, 비교적 느리고, 레이저 빔의 샷이 균일하지 못하여 형성된 다결정 실리콘층이 위치에 따라 균일하지 않다는 단점이 있다.The polycrystalline silicon layer is formed through a process of forming an amorphous silicon layer and crystallizing it, and typically, may be formed by heat-treating the amorphous silicon through a laser annealing process using an excimer laser. . However, this laser annealing process is relatively slow because the narrow laser beam is progressively scanned across the substrate surface through several shots, and the shot of the laser beam is not uniform, depending on the position of the polycrystalline silicon layer formed. The disadvantage is that it is not uniform.

최근, 간접 열 결정화(indirect thermal crystallization: ITC) 기술을 이용하여 비정질 실리콘을 미세 결정 실리콘(microcrystalline silicon: μc-Si)으로 결정화하는 기술이 대두되고 있다. ITC 기술은, 적외선(infrared ray: IR) 다이오드 레이저를 이용하여 광을 조사하고, 조사된 레이저의 에너지를 열변환층에서 열로 변환한 후, 이때 발생된 순간적인 고온의 열을 이용하여 비정질 실리콘을 결정화함으로써, 미세 결정 실리콘(μc-Si)을 형성하는 기술이다. 적외선 레이저는 약 308nm의 파장을 갖는 기존의 자외선 엑시머 레이저 대비 안정적이며, 보다 균일하게 결정화가 가능하여, 균일한 소자 특성을 얻을 수 있다. Recently, a technique for crystallizing amorphous silicon into microcrystalline silicon (μc-Si) using indirect thermal crystallization (ITC) technology has emerged. ITC technology irradiates light using an infrared ray (IR) diode laser, converts the energy of the irradiated laser into heat in the thermal conversion layer, and then uses the instantaneous high temperature heat generated to recover amorphous silicon. By crystallization, it is a technique of forming fine crystalline silicon (μc-Si). Infrared lasers are more stable than conventional ultraviolet excimer lasers having a wavelength of about 308 nm, and can be crystallized more uniformly, thereby obtaining uniform device characteristics.

그런데, 평판표시장치가 대면적화 됨에 따라, 공정 시간의 단축 및 효율 증가를 위해 라인 빔(line-beam) 형태의 적외선 레이저가 사용된다. However, as the flat panel display device becomes larger, a line-beam infrared laser is used to shorten the process time and increase efficiency.

이러한 라인 빔 형태의 적외선 레이저는 도 1a 내지 도 1c에 도시한 것과 같은 프로파일을 가진다. 도 1a는 일반적인 라인 빔 형태의 적외선 레이저의 삼차원 프로파일이고, 도 1b는 일반적인 라인 빔 형태의 적외선 레이저의 길이 방향에 따른 이차원 프로파일이며, 도 1c는 일반적인 라인 빔 형태의 적외선 레이저의 폭 방향에 따른 이차원 프로파일이다. This line beam type infrared laser has a profile as shown in Figs. 1A to 1C. FIG. 1A is a three-dimensional profile of an infrared laser in the form of a general line beam, FIG. 1B is a two-dimensional profile in the longitudinal direction of an infrared laser in the form of a general line beam, and FIG. 1C is a two-dimensional profile in the width direction of an infrared laser in the form of a general line beam. Profile.

도시한 바와 같이, 적외선 레이저에서는 라인 빔의 길이 방향으로 양단에 불균일한 빔 숄더(beam shoulder)가 발생하며, 대면적 평판표시장치의 제조시 레이저 빔 간의 중첩 문제를 해결하기 위해서는 이러한 빔 숄더를 제거해야 한다. As shown, an infrared laser generates non-uniform beam shoulders at both ends in the longitudinal direction of the line beam, and removes the beam shoulders to solve the overlapping problem between the laser beams when manufacturing a large area flat panel display. Should be.

따라서, 적외선 레이저의 빔 숄더 부분은 투과되지 않도록 라인 빔에 대응하는 슬릿 형태의 개구부를 가지며, 나머지 부분은 금속 물질로 이루어진 마스크가 사용된다. 이때, 금속 물질은 몰리브덴(molybdenum: Mo)이 주로 이용된다. Therefore, the beam shoulder portion of the infrared laser has a slit-shaped opening corresponding to the line beam so as not to be transmitted, and the remaining portion is a mask made of a metallic material. In this case, as the metal material, molybdenum (Mo) is mainly used.

그러나, 이러한 몰리브덴 마스크는 장시간 사용할 경우, 변형이 되는 문제가 있다. However, such a molybdenum mask has a problem of deformation when used for a long time.

도 2a와 도 2b는 파장에 따른 몰리브덴의 흡수율과 반사율을 도시한 그래프이다. 도시한 바와 같이, 808nm의 적외선 레이저를 이용할 경우, 몰리브덴 마스크가 레이저를 흡수하는 비율은 약 40% 정도이다. 따라서, 몰리브덴 마스크를 장시간 사용할 경우, 몰리브덴이 레이저를 흡수하여 변형되므로 마스크의 역할을 하지 못하며 신뢰성 문제가 발생한다. 2A and 2B are graphs showing absorbance and reflectance of molybdenum according to wavelengths. As shown, when the 808 nm infrared laser is used, the rate at which the molybdenum mask absorbs the laser is about 40%. Therefore, when molybdenum mask is used for a long time, since molybdenum absorbs and deforms the laser, the molybdenum mask does not act as a mask and a reliability problem occurs.

한편, 마스크의 재료로 몰리브덴보다 용융점이 높은 인바(invar)를 사용할 경우에도, 장시간 사용에 따른 신뢰성 문제가 발생한다.
On the other hand, even when an invar having a higher melting point than molybdenum is used as the material of the mask, reliability problems due to long time use occur.

상기한 종래의 문제점을 해결하기 위해, 본 발명의 목적은 장시간 사용에도 신뢰성이 높은 마스크를 포함하는 적외선 레이저 장비를 제공하는 것이다.In order to solve the above-mentioned conventional problems, it is an object of the present invention to provide an infrared laser equipment including a high reliability mask even for long time use.

본 발명의 다른 목적은 적외선 레이저를 이용하여 균일도가 높은 미세 결정 실리콘을 가지는 박막 트랜지스터를 포함하는 어레이 기판의 제조 방법을 제공하는 것이다.
Another object of the present invention is to provide a method of manufacturing an array substrate including a thin film transistor having fine crystal silicon with high uniformity using an infrared laser.

상기 목적을 달성하기 위한 본 발명에 따른 어레이 기판의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상부에 제1절연층을 형성하는 단계, 상기 제1절연층 상부에 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상부에 열변환층을 형성하는 단계, 구리 박막을 포함하는 마스크를 통해 라인 빔 형태의 적외선 레이저를 상기 열변환층에 조사함으로써, 상기 비정질 실리콘층을 결정화하여 미세 결정 실리콘층을 형성하는 단계, 상기 미세 결정 실리콘층 상부의 열변환층을 제거하는 단계, 상기 미세 결정 실리콘층을 패터닝하여 액티브층을 형성하는 단계, 상기 액티브층 상부에 오믹 콘택층을 형성하는 단계, 상기 오믹 콘택층 상부에 소스 및 드레인 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an array substrate, the method including forming a gate electrode on a substrate, forming a first insulating layer on the gate electrode, and an amorphous silicon layer on the first insulating layer. Forming a layer, forming a heat conversion layer on the amorphous silicon layer, and irradiating the heat conversion layer with an infrared laser in the form of a line beam through a mask including a copper thin film, thereby crystallizing the amorphous silicon layer Forming a crystalline silicon layer, removing a heat conversion layer on the microcrystalline silicon layer, patterning the microcrystalline silicon layer to form an active layer, and forming an ohmic contact layer on the active layer And forming source and drain electrodes on the ohmic contact layer.

여기서, 상기 마스크는 실리콘 웨이퍼 상부에 상기 구리 박막을 포함하며, 상기 실리콘 웨이퍼와 상기 구리 박막 사이에 위치하는 버퍼층과, 상기 구리 박막 상부의 보호층을 더 포함한다. 상기 버퍼층과 상기 보호층은 실리콘 질화물로 이루어진다. Here, the mask includes the copper thin film on the silicon wafer, and further includes a buffer layer positioned between the silicon wafer and the copper thin film, and a protective layer on the copper thin film. The buffer layer and the protective layer are made of silicon nitride.

상기 적외선 레이저는 808nm의 파장을 가지는 것을 특징으로 한다.The infrared laser is characterized by having a wavelength of 808nm.

본 발명의 적외선 레이저 장비는 라인 빔 형태의 적외선 레이저와, 구리 박막을 포함하며, 상기 라인 빔 형태의 적외선 레이저를 선택적으로 패터닝하는 마스크를 포함한다.The infrared laser device of the present invention includes an infrared laser in the form of a line beam, a copper thin film, and a mask for selectively patterning the infrared laser in the form of the line beam.

여기서, 상기 마스크는 실리콘 웨이퍼 상부에 상기 구리 박막을 포함하며, 상기 구리 박막은 약 2000Å의 두께를 가진다.Here, the mask includes the copper thin film on the silicon wafer, the copper thin film has a thickness of about 2000Å.

또한, 상기 마스크는 상기 실리콘 웨이퍼와 상기 구리 박막 사이에 위치하는 버퍼층과, 상기 구리 박막 상부의 보호층을 더 포함하며, 상기 버퍼층과 상기 보호층은 실리콘 질화물로 이루어지고 약 300Å의 두께를 가진다.
The mask further includes a buffer layer positioned between the silicon wafer and the copper thin film, and a protective layer on the copper thin film, wherein the buffer layer and the protective layer are formed of silicon nitride and have a thickness of about 300 GPa.

본 발명에 따른 적외선 레이저 장비에서는 구리를 실리콘 웨이퍼에 코팅하여 라인 빔용 마스크를 형성함으로써, 장시간 사용에도 변형 없이 장파장 영역의 라인 빔 형태의 적외선 레이저를 자르거나 패턴할 수 있다. 따라서, 적외선 레이저를 이용한 공정에서의 불량 발생을 방지할 수 있으며 신뢰성을 높일 수 있다. In the infrared laser device according to the present invention, by coating copper on a silicon wafer to form a line beam mask, it is possible to cut or pattern an infrared laser in the form of a line beam in a long wavelength region without deformation even for a long time use. Therefore, it is possible to prevent the occurrence of defects in the process using an infrared laser and to increase the reliability.

또한, 이러한 마스크를 포함하는 적외선 레이저 장비를 이용하여 실리콘을 결정화함으로써, 균일도가 높은 미세 결정 실리콘층을 형성할 수 있으며, 이러한 미세 결정 실리콘층을 이용하여 특성이 향상된 박막 트랜지스터를 제조할 수 있고, 이를 적용하여 동작 속도가 빠르고 안정도가 우수한 평판표시장치를 제공할 수 있다. 게다가, 균일도가 높으며 대면적을 갖는 평판표시장치를 제공할 수 있다.
In addition, by crystallizing silicon using an infrared laser device including such a mask, it is possible to form a highly uniform microcrystalline silicon layer, it is possible to manufacture a thin film transistor with improved characteristics using such a microcrystalline silicon layer, By applying this, it is possible to provide a flat panel display device having fast operation speed and excellent stability. In addition, it is possible to provide a flat panel display having a high uniformity and a large area.

도 1a는 일반적인 라인 빔 형태의 적외선 레이저의 삼차원 프로파일이고, 도 1b는 일반적인 라인 빔 형태의 적외선 레이저의 길이 방향에 따른 이차원 프로파일이며, 도 1c는 일반적인 라인 빔 형태의 적외선 레이저의 폭 방향에 따른 이차원 프로파일이다.
도 2a와 도 2b는 파장에 따른 몰리브덴의 흡수율과 반사율을 도시한 그래프이다.
도 3은 본 발명에 따른 적외선 레이저용 마스크를 도시한 단면도이다.
도 4a와 도 4b는 파장에 따른 구리의 흡수율과 반사율을 도시한 그래프이다.
도 5는 본 발명의 실시예에 따른 적외선 레이저 장비를 이용하여 실리콘을 결정화함으로써 제조된 어레이 기판을 부분적으로 도시한 단면도이다.
도 6a 내지 도 6g는 본 발명에 따른 어레이 기판의 제조 방법을 도시한 단면도이다.
FIG. 1A is a three-dimensional profile of an infrared laser in the form of a general line beam, FIG. 1B is a two-dimensional profile in the longitudinal direction of an infrared laser in the form of a general line beam, and FIG. Profile.
2A and 2B are graphs showing absorbance and reflectance of molybdenum according to wavelengths.
3 is a cross-sectional view showing a mask for an infrared laser according to the present invention.
4A and 4B are graphs showing the absorption and reflectance of copper according to wavelengths.
5 is a partial cross-sectional view of an array substrate manufactured by crystallizing silicon using an infrared laser device according to an embodiment of the present invention.
6A to 6G are cross-sectional views illustrating a method of manufacturing an array substrate according to the present invention.

이하, 도면을 참조하여 본 발명에 따른 바람직한 실시예에 대해 보다 상세히 설명한다.Hereinafter, with reference to the drawings will be described in detail a preferred embodiment according to the present invention.

본 발명에 따른 적외선 레이저용 마스크는 구리로 형성된다. The mask for infrared lasers according to the present invention is formed of copper.

도 3은 본 발명에 따른 적외선 레이저용 마스크를 도시한 단면도이다. 3 is a cross-sectional view showing a mask for an infrared laser according to the present invention.

도시한 바와 같이, 본 발명의 적외선 레이저용 마스크는 실리콘 웨이퍼(wafer)(100) 상부에 버퍼층(102)과 구리 박막(104) 및 보호층(106)이 순차적으로 증착된 구조를 가진다. 이러한 마스크는 라인 빔에 대응하여 슬릿 형태의 개구부(도시하지 않음)를 가지며, 나머지 부분은 구리로 이루어진다. As illustrated, the infrared laser mask of the present invention has a structure in which a buffer layer 102, a copper thin film 104, and a protective layer 106 are sequentially deposited on a silicon wafer 100. Such a mask has an slit-shaped opening (not shown) corresponding to the line beam, and the remaining part is made of copper.

여기서, 구리 박막(104)은 약 2000Å의 두께를 가지는 것이 바람직하다. 한편, 구리 박막(104)은 실리콘 웨이퍼(100)와의 점착력이 좋지 않으므로, 실리콘 웨이퍼(100)와 구리 박막(104) 사이에 버퍼층(102)이 형성된다. 버퍼층(102)은 실리콘 질화물(SiNx)로 이루어지며, 약 300Å의 두께를 가질 수 있다. 또한, 구리 박막(104)이 산화되는 것을 방지하기 위해, 구리 박막(104) 상부에는 보호층(106)이 형성된다. 보호층(106)은 실리콘 질화물(SiNx)로 이루어지고, 약 300Å의 두께를 가질 수 있다. Here, the copper thin film 104 preferably has a thickness of about 2000 kPa. On the other hand, since the copper thin film 104 has poor adhesion with the silicon wafer 100, a buffer layer 102 is formed between the silicon wafer 100 and the copper thin film 104. The buffer layer 102 is made of silicon nitride (SiNx) and may have a thickness of about 300 GPa. In addition, in order to prevent the copper thin film 104 from being oxidized, a protective layer 106 is formed on the copper thin film 104. The protective layer 106 is made of silicon nitride (SiNx) and may have a thickness of about 300 GPa.

도 4a와 도 4b는 파장에 따른 구리의 흡수율과 반사율을 도시한 그래프이다. 도시한 바와 같이, 808nm의 적외선 레이저를 이용할 경우, 구리 마스크는 레이저를 거의 100% 반사하여, 거의 흡수하지 않는다. 따라서, 구리 마스크를 장시간 사용하더라도 마스크가 변형되지 않는다. 4A and 4B are graphs showing the absorption and reflectance of copper according to wavelengths. As shown, when using an 808 nm infrared laser, the copper mask reflects almost 100% of the laser and hardly absorbs it. Therefore, even if the copper mask is used for a long time, the mask is not deformed.

한편, 본 발명의 마스크는 녹는점이 높은 실리콘 웨이퍼(도 3의 100)을 기판으로 사용하므로, 섭씨 1300도 이상의 고온 공정에서도 기판의 변화를 최소화할 수 있다. 따라서, 신뢰성의 저하 없이 장시간 사용할 수 있는 장점을 가진다. On the other hand, since the mask of the present invention uses a silicon wafer (100 in FIG. 3) having a high melting point as a substrate, the change of the substrate can be minimized even at a high temperature process of 1300 degrees Celsius or more. Therefore, there is an advantage that can be used for a long time without deterioration of reliability.

이러한 구리 마스크를 포함하는 적외선 레이저 장비를 이용하여 비정질 실리콘층을 결정화함으로써 미세 결정 실리콘층을 형성하고, 미세 결정 실리콘층을 액티브층으로 가지는 박막 트랜지스터를 제조할 수 있다. By using an infrared laser device including a copper mask, the amorphous silicon layer is crystallized to form a microcrystalline silicon layer, and a thin film transistor having the microcrystalline silicon layer as an active layer can be manufactured.

이하, 이러한 미세 결정 실리콘을 이용한 박막 트랜지스터를 포함하는 어레이 기판 및 그 제조 방법에 대하여 도면을 참조하여 설명한다.Hereinafter, an array substrate including a thin film transistor using such microcrystalline silicon and a method of manufacturing the same will be described with reference to the drawings.

도 5는 본 발명의 실시예에 따른 적외선 레이저 장비를 이용하여 실리콘을 결정화함으로써 제조된 어레이 기판을 부분적으로 도시한 단면도이다.5 is a partial cross-sectional view of an array substrate manufactured by crystallizing silicon using an infrared laser device according to an embodiment of the present invention.

도 5에 도시한 바와 같이, 절연 기판(110) 상부에 금속과 같은 도전 물질로 게이트 전극(112)이 형성된다. 기판(110)은 투명 또는 불투명할 수 있으며, 유리나 플라스틱과 같은 물질로 이루어질 수 있다. 게이트 전극(112)은 구리나 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 단일 물질 또는 이들의 합금으로 이루어질 수 있으며, 비교적 저항이 낮은 구리나 알루미늄의 제1층과 다른 금속 물질 또는 이들의 합금의 제2층을 포함하는 이중층 구조로 형성할 수도 있다. As shown in FIG. 5, the gate electrode 112 is formed of a conductive material such as metal on the insulating substrate 110. The substrate 110 may be transparent or opaque, and may be made of a material such as glass or plastic. The gate electrode 112 may be made of a single material such as copper, aluminum, chromium, molybdenum, tungsten, or an alloy thereof, and the first layer of copper or aluminum having a relatively low resistance and a second material of another metal material or alloy thereof. It may be formed in a double layer structure including a layer.

게이트 전극(112) 상부에는 게이트 절연막(114)이 형성된다. 게이트 절연막(114)은 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2)의 단일층 구조 또는 이들의 이중층 구조로 형성될 수 있다.The gate insulating layer 114 is formed on the gate electrode 112. The gate insulating layer 114 may be formed of a single layer structure of silicon nitride (SiNx) or silicon oxide (SiO 2 ) or a double layer structure thereof.

게이트 절연막(114) 상부에는 게이트 전극(112)에 대응하여 액티브층(116)이 형성된다. 여기서, 액티브층(116)은 구리 마스크를 포함하는 적외선 레이저 장비를 이용하여 비정질 실리콘을 결정화함으로써 형성된 미세 결정 실리콘으로 이루어진다. The active layer 116 is formed on the gate insulating layer 114 to correspond to the gate electrode 112. Here, the active layer 116 is made of fine crystalline silicon formed by crystallizing amorphous silicon using infrared laser equipment including a copper mask.

액티브층(116) 상부에는 에치 스토퍼(etch stopper)층(118)이 형성된다. 에치 스토퍼층(118)은 실리콘 산화물(SiO2)로 이루어질 수 있으며, 박막 트랜지스터의 채널에 대응하는 액티브층(116)이 식각되는 것을 방지한다.An etch stopper layer 118 is formed on the active layer 116. The etch stopper layer 118 may be formed of silicon oxide (SiO 2), and prevents the active layer 116 corresponding to the channel of the thin film transistor from being etched.

에치 스토퍼층(118) 상부에는 오믹 콘택층(120)이 형성된다. 오믹 콘택층(120)은 불순물이 도핑된 실리콘으로 이루어질 수 있다. An ohmic contact layer 120 is formed on the etch stopper layer 118. The ohmic contact layer 120 may be made of silicon doped with impurities.

오믹 콘택층(120) 상부에는 금속과 같은 도전 물질로 소스 및 드레인 전극(122, 124)이 형성된다. 소스 및 드레인 전극(122, 124)은 구리나 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 단일 물질 또는 이들의 합금으로 이루어질 수 있으며, 비교적 저항이 낮은 구리나 알루미늄의 제1층과 다른 금속 물질 또는 이들의 합금의 제2층을 포함하는 이중층 구조로 형성할 수도 있다. 소스 및 드레인 전극(122, 124)은 오믹 콘택층(120)과 동일한 모양, 즉, 동일한 단면 구조를 가지며, 그 가장자리들이 일치한다. 또한, 소스 및 드레인 전극(122, 124)은 액티브층(116)과 그 가장자리가 일치할 수 있다. Source and drain electrodes 122 and 124 are formed on the ohmic contact layer 120 using a conductive material such as metal. The source and drain electrodes 122 and 124 may be made of a single material, such as copper, aluminum, chromium, molybdenum, tungsten, or an alloy thereof, and may be made of a relatively low-resistance copper or aluminum and other metallic materials or their It can also be formed in a double layer structure containing a second layer of alloy. The source and drain electrodes 122 and 124 have the same shape as the ohmic contact layer 120, that is, the same cross-sectional structure, and the edges thereof coincide. In addition, the source and drain electrodes 122 and 124 may coincide with the active layer 116.

게이트 전극(112)과 액티브층(116), 소스 및 드레인 전극(122, 124)은 박막 트랜지스터를 이룬다. The gate electrode 112, the active layer 116, and the source and drain electrodes 122 and 124 form a thin film transistor.

소스 및 드레인 전극(122, 124) 상부에는 보호막(126)이 형성되고, 보호막(126)은 드레인 전극(124)을 드러내는 콘택홀(126a)을 가진다. 보호막(126)은 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2)의 단일층 구조 또는 이들의 이중층 구조로 형성될 수 있으며, 비교적 저유전율을 갖는 벤조사이클로부텐(benzocyclobutene)이나 아크릴 수지(acrylic resin)로 형성될 수도 있다. 보호막(126)은 박막 트랜지스터에 의한 기판(110) 상의 단차를 없앨 수 있을 정도의 두께를 가지며, 표면이 평탄한 것이 바람직하다. A passivation layer 126 is formed on the source and drain electrodes 122 and 124, and the passivation layer 126 has a contact hole 126a exposing the drain electrode 124. The protective layer 126 may be formed of a single layer structure of silicon nitride (SiNx) or silicon oxide (SiO 2 ) or a double layer structure thereof, and may be a benzocyclobutene or acrylic resin having a relatively low dielectric constant. It may be formed as. The passivation layer 126 has a thickness enough to eliminate the step difference on the substrate 110 by the thin film transistor, and preferably has a flat surface.

보호막(126) 상부에는 화소 전극(128)이 형성되고, 화소 전극(128)은 콘택홀(126a)을 통해 드레인 전극(124)과 접촉한다. 화소 전극(128)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 이루어지거나, 알루미늄이나 크롬과 같은 불투명도전물질로 이루어질 수 있다. The pixel electrode 128 is formed on the passivation layer 126, and the pixel electrode 128 contacts the drain electrode 124 through the contact hole 126a. The pixel electrode 128 may be made of a transparent conductive material such as indium tin oxide or indium zinc oxide, or an opaque conductive material such as aluminum or chromium.

본 발명에 따른 어레이 기판에서는, 적외선 레이저 조사에 의해 형성된 미세 결정 실리콘을 이용하여 박막 트랜지스터의 액티브층(116)을 형성하므로, 고속 구동이 가능하며 균일한 특성을 갖는 표시장치를 제조할 수 있다. In the array substrate according to the present invention, since the active layer 116 of the thin film transistor is formed using fine crystal silicon formed by infrared laser irradiation, it is possible to manufacture a display device capable of high speed driving and having uniform characteristics.

이러한 본 발명에 따른 어레이 기판의 제조 방법에 대하여, 도 6a 내지 도 6g를 참조하여 설명한다. Such a method of manufacturing the array substrate according to the present invention will be described with reference to FIGS. 6A to 6G.

도 6a 내지 도 6g는 본 발명에 따른 어레이 기판의 제조 방법을 도시한 단면도이다. 6A to 6G are cross-sectional views illustrating a method of manufacturing an array substrate according to the present invention.

도 6a에 도시한 바와 같이, 절연 기판(110) 상부에 금속과 같은 도전 물질을 사진식각공정을 통해 패터닝하여 게이트 전극(112)을 형성한다. 여기서, 기판(110)은 투명 또는 불투명할 수 있으며, 유리나 플라스틱과 같은 물질로 이루어질 수 있다. 게이트 전극(112)은 구리나 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 단일 물질 또는 이들의 합금으로 이루어질 수 있다. 또는, 게이트 전극(112)은 비교적 저항이 낮은 구리나 알루미늄의 제1층과 다른 금속 물질 또는 이들의 합금의 제2층을 포함하는 이중층 구조로 형성할 수도 있다. As illustrated in FIG. 6A, the gate electrode 112 is formed by patterning a conductive material such as metal on the insulating substrate 110 through a photolithography process. Here, the substrate 110 may be transparent or opaque, and may be made of a material such as glass or plastic. The gate electrode 112 may be made of a single material such as copper, aluminum, chromium, molybdenum, tungsten, or an alloy thereof. Alternatively, the gate electrode 112 may be formed in a double layer structure including a first layer of copper or aluminum having a relatively low resistance and a second layer of another metal material or an alloy thereof.

한편, 도시하지 않았지만, 게이트 전극(112)과 연결되고 제1방향을 따라 연장된 게이트 배선 및 게이트 배선의 일단에 위치하는 게이트 패드도 함께 형성된다. Although not shown, a gate line connected to the gate electrode 112 and extending along the first direction and positioned at one end of the gate line are also formed.

이어, 도 6b에 도시한 바와 같이, 게이트 전극(112) 상부에는 제1절연막(114)과 비정질 실리콘층(116a), 제2절연막(118a) 그리고 열변환층(119)을 순차적으로 형성한다. 6B, the first insulating layer 114, the amorphous silicon layer 116a, the second insulating layer 118a, and the heat conversion layer 119 are sequentially formed on the gate electrode 112.

제1절연막(114)은 게이트 절연막의 역할을 하는 것으로, 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2)의 단일층 구조 또는 이들의 이중층 구조로 형성될 수 있다. 제2절연막(118a)은 박막 트랜지스터의 채널 부분이 손상되는 것을 방지하기 위한 에치 스토퍼(etch stopper)의 역할을 하는 것으로, 실리콘 산화물(SiO2)로 이루어질 수 있으며, 100 Å 내지 500 Å 의 두께로 형성될 수 있다.The first insulating layer 114 serves as a gate insulating layer, and may be formed as a single layer structure of silicon nitride (SiNx) or silicon oxide (SiO 2 ) or a double layer structure thereof. The second insulating layer 118a serves as an etch stopper to prevent the channel portion of the thin film transistor from being damaged. The second insulating layer 118a may be formed of silicon oxide (SiO 2 ), and may have a thickness of about 100 μs to 500 μs. Can be formed.

열변환층(119)은 적외선 레이저의 에너지를 흡수할 수 있는 물질로 이루어지며, 주로 몰리브덴과 같은 금속 물질로 이루어진다. The heat conversion layer 119 is made of a material capable of absorbing the energy of the infrared laser, and is mainly made of a metal material such as molybdenum.

다음, 도 6c에 도시한 바와 같이, 적외선 레이저(200)를 조사하여 비정질 실리콘층(116a)을 결정화한다. 이때, 적외선 레이저(200)는 일방향을 따라 스캔하며 조사되는데, 일례로, 도면 상의 우측에서 좌측으로 스캔하며 조사된다. Next, as shown in FIG. 6C, the infrared laser 200 is irradiated to crystallize the amorphous silicon layer 116a. In this case, the infrared laser 200 is irradiated by scanning along one direction. For example, the infrared laser 200 is radiated by scanning from right to left on the drawing.

여기서, 적외선 레이저(200)는 라인 빔 형태를 가지며, 빔 숄더를 제거하기 위해 구리로 이루어진 마스크(도시하지 않음)를 통해 비정질 실리콘층(116a)에 조사된다. Here, the infrared laser 200 has a form of a line beam, and is irradiated to the amorphous silicon layer 116a through a mask (not shown) made of copper to remove the beam shoulder.

적외선 레이저(200)가 조사된 열변환층(119)은 적외선 레이저의 에너지를 흡수하고, 이로 인해 발생되는 열에 의해 비정질 실리콘층(116a)이 결정화되어 미세 결정 실리콘층(116b)이 형성된다. The thermal conversion layer 119 irradiated with the infrared laser 200 absorbs the energy of the infrared laser, and the amorphous silicon layer 116a is crystallized by the heat generated thereby to form the microcrystalline silicon layer 116b.

한편, 적외선 레이저(200)는 808nm의 파장을 가지는 것이 사용될 수 있다. On the other hand, the infrared laser 200 may be used having a wavelength of 808nm.

다음, 도 6d에 도시한 바와 같이, 미세 결정 실리콘층(116b)을 형성한 후, 열변환층(도 6c의 119)를 제거하고 제2절연막(118a)을 사진식각공정을 통해 패터닝하여 게이트 전극(112)에 대응하는 에치 스토퍼층(118)을 형성한다. Next, as shown in FIG. 6D, after forming the microcrystalline silicon layer 116b, the heat conversion layer (119 of FIG. 6C) is removed, and the second insulating layer 118a is patterned through a photolithography process to form a gate electrode. An etch stopper layer 118 corresponding to 112 is formed.

이어, 도 6e에 도시한 바와 같이, 에치 스토퍼층(118) 상부에 불순물이 도핑된 실리콘을 증착하여 불순물 반도체층을 형성하고, 그 위에 금속과 같은 도전 물질을 증착하여 도전물질층을 형성한 후, 사진식각공정을 통해 도전물질층과 불순물 반도체층 및 미세 결정 실리콘층(도 6d의 116b)을 순차적으로 패터닝하여, 오믹 콘택층(120)과 소스 및 드레인 전극(124), 그리고 액티브층(1164)을 형성한다. Subsequently, as illustrated in FIG. 6E, an impurity doped semiconductor layer is deposited on the etch stopper layer 118 to form an impurity semiconductor layer, and a conductive material such as a metal is deposited thereon to form a conductive material layer. Then, the conductive material layer, the impurity semiconductor layer, and the microcrystalline silicon layer (116b of FIG. 6D) are sequentially patterned through a photolithography process to form an ohmic contact layer 120, a source and drain electrode 124, and an active layer 1164. ).

따라서, 소스 및 드레인 전극(122, 124)은 오믹 콘택층(120)과 동일한 모양, 즉, 동일한 단면 구조를 가지며, 그 가장자리들이 일치한다. 또한, 소스 및 드레인 전극(122, 124)은 액티브층(116)과 그 가장자리가 일치할 수 있다. Thus, the source and drain electrodes 122 and 124 have the same shape as the ohmic contact layer 120, that is, the same cross-sectional structure, and the edges thereof coincide. In addition, the source and drain electrodes 122 and 124 may coincide with the active layer 116.

여기서, 액티브층(116)은 소스 및 드레인 전극(122, 124)과 동일 사진식각공정에서 형성되나, 액티브층(116)은 소스 및 드레인 전극(122, 124)과 다른 사진식각공정에서 형성될 수 있으며, 에치 스토퍼층(118)과 동일 사진식각공정에서 형성될 수도 있다.The active layer 116 may be formed in the same photolithography process as the source and drain electrodes 122 and 124, but the active layer 116 may be formed in a photolithography process different from the source and drain electrodes 122 and 124. It may be formed in the same photolithography process as the etch stopper layer 118.

소스 및 드레인 전극(122, 124)은 구리나 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 단일 물질 또는 이들의 합금으로 이루어질 수 있으며, 비교적 저항이 낮은 구리나 알루미늄의 제1층과 다른 금속 물질 또는 이들의 합금의 제2층을 포함하는 이중층 구조로 형성할 수도 있다. The source and drain electrodes 122 and 124 may be made of a single material such as copper, aluminum, chromium, molybdenum, tungsten, or an alloy thereof, and may be made of a relatively low resistance copper or aluminum first layer and another metal material or a combination thereof. It can also be formed in a double layer structure containing a second layer of alloy.

한편, 도시하지 않았지만, 소스 전극(122)에 연결되고 제2방향을 따라 연장되는 데이터 배선 및 데이터 배선의 일단에 위치하는 데이터 패드도 함께 형성된다. 데이터 배선은 게이트 배선과 교차하여 화소 영역을 정의한다. Although not shown, a data line connected to the source electrode 122 and extending in the second direction and a data pad positioned at one end of the data line are also formed. The data line crosses the gate line to define the pixel region.

게이트 전극(112)과 액티브층(116), 소스 및 드레인 전극(122, 124)은 박막 트랜지스터를 이룬다. The gate electrode 112, the active layer 116, and the source and drain electrodes 122 and 124 form a thin film transistor.

다음, 도 6f에 도시한 바와 같이, 소스 및 드레인 전극(122, 124) 상부에는 보호막(126)이 형성되어, 소스 및 드레인 전극(122, 124)을 덮는다. 보호막(126)은 사진식각공정을 통해 패터닝되어, 드레인 전극(124)을 부분적으로 드러내는 콘택홀(126a)이 형성된다. 보호막(126)은 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2)의 단일층 구조 또는 이들의 이중층 구조로 형성될 수 있으며, 비교적 저유전율을 갖는 벤조사이클로부텐(benzocyclobutene)이나 아크릴 수지(acrylic resin)로 형성될 수도 있다. 보호막(126)은 박막 트랜지스터에 의한 기판(110) 상의 단차를 없앨 수 있을 정도의 두께를 가지며, 표면이 평탄한 것이 바람직하다. Next, as shown in FIG. 6F, a passivation layer 126 is formed on the source and drain electrodes 122 and 124 to cover the source and drain electrodes 122 and 124. The passivation layer 126 is patterned through a photolithography process to form a contact hole 126a partially exposing the drain electrode 124. The protective layer 126 may be formed of a single layer structure of silicon nitride (SiNx) or silicon oxide (SiO 2 ) or a double layer structure thereof, and may be a benzocyclobutene or acrylic resin having a relatively low dielectric constant. It may be formed as. The passivation layer 126 has a thickness enough to eliminate the step difference on the substrate 110 by the thin film transistor, and preferably has a flat surface.

이어, 도 6g에 도시한 바와 같이, 보호막(126) 상부에는 도전물질을 증착하고 패터닝하여 화소 전극(128)을 형성한다. 화소 전극(128)은 게이트 배선(도시하지 않음)과 데이터 배선(도시하지 않음)에 의해 정의되는 화소 영역에 위치하며, 콘택홀(126a)을 통해 노출된 드레인 전극(124)과 접촉한다. 화소 전극(128)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 이루어지거나, 알루미늄이나 크롬과 같은 불투명도전물질로 이루어질 수 있다. 6G, a conductive material is deposited and patterned on the passivation layer 126 to form the pixel electrode 128. The pixel electrode 128 is positioned in the pixel area defined by the gate line (not shown) and the data line (not shown), and contacts the drain electrode 124 exposed through the contact hole 126a. The pixel electrode 128 may be made of a transparent conductive material such as indium tin oxide or indium zinc oxide, or an opaque conductive material such as aluminum or chromium.

본 발명의 실시예에서는 적외선 레이저와 적외선 레이저용 마스크가 비정질 실리콘의 결정화에 사용되는 경우에 대하여 설명하였으나, 그 밖에도 레이저 어닐링 기술, 레이저 도핑 기술, 레이저 스크라이빙 기술 등과 같은 적외선 레이저를 이용한 가공에 모두 적용될 수 있다.
In the embodiment of the present invention, the case where the infrared laser and the mask for the infrared laser are used for the crystallization of the amorphous silicon has been described, but in addition to the processing using the infrared laser such as laser annealing technology, laser doping technology, laser scribing technology, etc. All can be applied.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

100 : 실리콘 웨이퍼 102 : 버퍼층
104 : 구리 박막 104 : 보호층
100 silicon wafer 102 buffer layer
104: copper thin film 104: protective layer

Claims (10)

기판 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상부에 제1절연층을 형성하는 단계;
상기 제1절연층 상부에 비정질 실리콘층을 형성하는 단계;
상기 비정질 실리콘층 상부에 열변환층을 형성하는 단계;
구리 박막을 포함하는 마스크를 통해 라인 빔 형태의 적외선 레이저를 상기 열변환층에 조사함으로써, 상기 비정질 실리콘층을 결정화하여 미세 결정 실리콘층을 형성하는 단계;
상기 미세 결정 실리콘층 상부의 열변환층을 제거하는 단계;
상기 미세 결정 실리콘층을 패터닝하여 액티브층을 형성하는 단계;
상기 액티브층 상부에 오믹 콘택층을 형성하는 단계;
상기 오믹 콘택층 상부에 소스 및 드레인 전극을 형성하는 단계
를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.
Forming a gate electrode on the substrate;
Forming a first insulating layer on the gate electrode;
Forming an amorphous silicon layer on the first insulating layer;
Forming a heat conversion layer on the amorphous silicon layer;
Irradiating the thermal conversion layer with an infrared laser in the form of a line beam through a mask including a copper thin film, thereby crystallizing the amorphous silicon layer to form a microcrystalline silicon layer;
Removing the heat conversion layer on the microcrystalline silicon layer;
Patterning the microcrystalline silicon layer to form an active layer;
Forming an ohmic contact layer on the active layer;
Forming a source and a drain electrode on the ohmic contact layer
Method of manufacturing an array substrate comprising a.
청구항 1에 있어서,
상기 마스크는 실리콘 웨이퍼 상부에 상기 구리 박막을 포함하는 어레이 기판의 제조 방법.
The method according to claim 1,
And the mask comprises the thin copper film on a silicon wafer.
청구항 2에 있어서,
상기 마스크는 상기 실리콘 웨이퍼와 상기 구리 박막 사이에 위치하는 버퍼층과, 상기 구리 박막 상부의 보호층을 더 포함하는 어레이 기판의 제조 방법.
The method according to claim 2,
The mask further comprises a buffer layer positioned between the silicon wafer and the copper thin film, and a protective layer on the copper thin film.
청구항 3에 있어서,
상기 버퍼층과 상기 보호층은 실리콘 질화물로 이루어진 어레이 기판의 제조 방법.
The method according to claim 3,
And the buffer layer and the protective layer are made of silicon nitride.
청구항 1에 있어서,
상기 적외선 레이저는 808nm의 파장을 가지는 것을 특징으로 하는 어레이 기판의 제조 방법.
The method according to claim 1,
And said infrared laser has a wavelength of 808 nm.
라인 빔 형태의 적외선 레이저와;
구리 박막을 포함하며, 상기 라인 빔 형태의 적외선 레이저를 선택적으로 패터닝하는 마스크
를 포함하는 적외선 레이저 장비.
An infrared laser in the form of a line beam;
A mask comprising a copper thin film and selectively patterning an infrared laser in the form of the line beam
Infrared laser equipment comprising a.
청구항 6에 있어서,
상기 마스크는 실리콘 웨이퍼 상부에 상기 구리 박막을 포함하는 적외선 레이저 장비.
The method of claim 6,
The mask is an infrared laser equipment including the thin copper film on the silicon wafer.
청구항 7에 있어서,
상기 구리 박막은 약 2000Å의 두께를 가지는 적외선 레이저 장비.
The method of claim 7,
The copper thin film is infrared laser equipment having a thickness of about 2000Å.
청구항 6에 있어서,
상기 마스크는 상기 실리콘 웨이퍼와 상기 구리 박막 사이에 위치하는 버퍼층과, 상기 구리 박막 상부의 보호층을 더 포함하는 적외선 레이저 장비.
The method of claim 6,
The mask further comprises a buffer layer positioned between the silicon wafer and the copper thin film, and a protective layer on the copper thin film.
청구항 9에 있어서,
상기 버퍼층과 상기 보호층은 실리콘 질화물로 이루어지고 약 300Å의 두께를 가지는 적외선 레이저 장비.
The method according to claim 9,
The buffer layer and the protective layer is made of silicon nitride infrared laser equipment having a thickness of about 300 약.
KR1020100130153A 2010-12-17 2010-12-17 Infra red laser apparatus and a method of fabricating an array substrate using the same KR20120068505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100130153A KR20120068505A (en) 2010-12-17 2010-12-17 Infra red laser apparatus and a method of fabricating an array substrate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130153A KR20120068505A (en) 2010-12-17 2010-12-17 Infra red laser apparatus and a method of fabricating an array substrate using the same

Publications (1)

Publication Number Publication Date
KR20120068505A true KR20120068505A (en) 2012-06-27

Family

ID=46687169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130153A KR20120068505A (en) 2010-12-17 2010-12-17 Infra red laser apparatus and a method of fabricating an array substrate using the same

Country Status (1)

Country Link
KR (1) KR20120068505A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736087A (en) * 2019-10-10 2021-04-30 京东方科技集团股份有限公司 Manufacturing method of array substrate, array substrate and display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736087A (en) * 2019-10-10 2021-04-30 京东方科技集团股份有限公司 Manufacturing method of array substrate, array substrate and display panel
CN112736087B (en) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 Manufacturing method of array substrate, array substrate and display panel

Similar Documents

Publication Publication Date Title
CN102544070B (en) Microcrystalline film transistor, the display unit comprising this transistor and manufacture method thereof
KR101015844B1 (en) Thin Film Transistor, The Fabricating Method of The Same and Organic Light Emitted Desplay Device Comprising The Same
KR20140018081A (en) Method of manufacturing thin film semiconductor device, method of manufacturing thin film semiconductor array substrate, method of forming crystalline silicon thin film and apparatus for forming crystalline silicon thin film
WO2013031198A1 (en) Method for manufacturing thin-film-formation substrate, method for manufacturing thin-film-element substrate, thin-film substrate, and thin-film-element substrate
WO2010064343A1 (en) Semiconductor device, and method for manufacturing same
KR20120007764A (en) Array substrate including thin film transistor of polycrystalline silicon and method of fabricating the same
US9218968B2 (en) Method for forming crystalline thin-film and method for manufacturing thin film transistor
KR101457705B1 (en) Fabricating method of electric device
KR20120068505A (en) Infra red laser apparatus and a method of fabricating an array substrate using the same
KR101475411B1 (en) Poly-Si thin film transistor and method of manufacturing the same
KR102034136B1 (en) Method for manufacturing thin film transistor substrate
KR101200945B1 (en) Method for manufacturing polysilicon layer and method for manufacturing thin film transistor using the same
JP2535610B2 (en) Method of manufacturing thin film transistor
KR102161585B1 (en) Method of fabricating array substrate
KR101075261B1 (en) Fabricating method of polycrystalline silicon thin film
KR100976593B1 (en) Thin film transistor and fabricating method of the same
JP4514908B2 (en) Manufacturing method of semiconductor device
JP5342898B2 (en) Inverted staggered thin film transistor and manufacturing method thereof
KR101686242B1 (en) Method for manufacturing of Thin Film Transistor
JP3478806B2 (en) Method for manufacturing thin film transistor
KR101749228B1 (en) method of forming micro crystalline silicon layer and method of fabricating array substrate including the same
JP3535459B2 (en) Method for manufacturing thin film transistor
KR101043788B1 (en) Fabricating Of A Polycrystalline silicon layer and Fabricating Of A Thin film transistor comprising the same
KR101544055B1 (en) Thin-film transistor method of manufacturing the thin-film transistor and display device using the same
JP3479508B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination