KR20110060724A - 콘택홀 패턴 형성방법 - Google Patents

콘택홀 패턴 형성방법 Download PDF

Info

Publication number
KR20110060724A
KR20110060724A KR1020090117403A KR20090117403A KR20110060724A KR 20110060724 A KR20110060724 A KR 20110060724A KR 1020090117403 A KR1020090117403 A KR 1020090117403A KR 20090117403 A KR20090117403 A KR 20090117403A KR 20110060724 A KR20110060724 A KR 20110060724A
Authority
KR
South Korea
Prior art keywords
pattern
forming
photoresist pattern
contact hole
photoresist
Prior art date
Application number
KR1020090117403A
Other languages
English (en)
Inventor
이성구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090117403A priority Critical patent/KR20110060724A/ko
Publication of KR20110060724A publication Critical patent/KR20110060724A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명은 한번의 노광 공정과 트리밍 공정과 이미지 반전 공정으로 하프 피치(half pitch) 기준 대략 38nm까지 밀한(Dense) 콘택 패턴을 형성할 수 있는 콘택홀 패턴 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 콘택홀 패턴 형성방법은, 반도체 기판 상부에 절연막과 하드마스크와 반사방지막을 차례로 형성하는 단계; 상기 반사방지막 상에 라인(line) 또는 필라(pillar) 모양의 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 트리밍하여 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 용해성이 반전된 제3포토레지스트 패턴으로 형성하는 단계; 상기 제3포토레지스트 패턴을 포함한 상기 반도체 기판 상부에 상변화 물질을 도포하는 단계; 및 상기 상변화 물질을 열처리하고 현상하여 콘택홀 패턴을 형성하는 단계를 포함한다. 그리고, 상술한 본 발명은 한번의 노광만으로 미세 콘택홀 패턴을 형성할 수 있으므로, 이중 패터닝 공정에 비해서 이머젼 노광장비의 생산성을 향상시킬 수 있을 뿐만 아니라, 공정시간 및 비용을 절약할 수 있다는 효과가 있다.
콘택홀, 포토레지스트, 트리밍, 상변화

Description

콘택홀 패턴 형성방법{Method for forming contact hole pattern}
본 발명은 반도체소자의 패턴 형성방법에 관한 것으로서, 특히 반도체 공정 중 리소그라피 공정의 해상 한계를 뛰어 넘는, 하프 피치 기준 대략 38nm까지 밀한(Dense) 콘택 패턴을 형성할 수 있는 콘택홀 패턴 형성방법에 관한 것이다.
오늘날 전자 전기 기술은 21세기 고도 정보 통신 사회의 구현에 발맞추기 위하여, 더 많은 용량의 정보를 저장하면서, 더 빠른 정보를 처리 및 전송함과 동시에, 더 간편한 정보 통신망을 구축할 수 있도록 빠르게 발전하고 있다.
특히, 반도체 소자는 그 응용 분야가 확장됨에 따라, 전기적 특성의 저하 없이 구성 소자들을 가능한 더욱 작게 구현함과 동시에 신뢰성 있는 고집적의 반도체 소자를 제조하기 위하여 다양한 기술이 개발되고 있다.
고집적의 반도체 소자와 차세대 디바이스에서 요구되는 구성 소자 크기를 만족하기 위해서는 최소 40nm 이하의 미세 선폭 크기를 가지는 패턴 구현이 필수적이다.
이에 따라서, 반도체 소자 제조 기술 중에서 최신 노광 기술인 ArF 이머젼 리소그라피 공정을 사용하고 있다. ArF 이머젼 리소그라피 공정은 패턴 선폭의 임계 치수(critical dimension)를 제어하는 기술이다.
하지만, 상기 ArF 이머젼 노광 장비를 이용한 1:1 피치의 라인/스페이스 패턴의 해상력 한계는 하프 피치 기준으로 약 40nm 정도로 알려져 있고, 1:1 피치의 밀한 콘택 패턴(Dense Contact Pattern)의 경우 패터닝 난이도가 더 증가하여 하프 피치 기준으로 1회의 노광만으로는 50nm 패턴의 해상력 확보도 어려운 상태이다.
그리하여, 상기 보다 더 미세한 패턴을 구현하기 위해서 이중 패터닝 (double patterning) 공정에 대한 연구가 활발히 진행되고 있다.
이중 패터닝 공정이란 감광제가 도포된 웨이퍼 상에 두 개의 마스크를 이용하여 각기 노광한 후 현상하는 공정으로서, 패턴 주기의 두 배의 주기를 갖도록 패턴을 노광하고 식각한 후 그 패턴들 사이에 똑같이 두 배 주기를 갖는 두 번째 패턴을 노광하고 식각하는 방식으로 수행된다. 그러나, 추가 공정 수가 많아져 공정이 복잡하게 되고, 결국 소자의 생산 단가가 높아지므로, 이에 대한 보다 효율적인 개선 방안이 요구되고 있다.
도 1은 종래에 이중 패터닝 기술로 콘택홀 패턴을 형성하는 방법을 나타낸 도면이다.
종래에는 도 1에 도시한 바와 같이, 이중 패터닝 공정으로 1차로 수직 밀한 라인 노광공정 및 에치공정을 진행한 후, 2차로 수평 밀한 라인 노광공정 및 에치공정을 진행하여 최종적으로 밀한 콘택홀(Dense Contact Hole) 패턴을 형성하였다.
그러나, 이와 같은 종래의 노광 기술로는 ArF 이머젼 노광장비를 사용하여도 40nm 정도의 콘택홀 패턴을 구현하기 위해서는 이중 패터닝 즉, 리소-에치-리소-에치(Litho-Etch-Litho-Etch) 공정을 사용하여 어레이 형태인 직교형태의 균일한 패턴만 구현이 가능한 수준이다.
이와 같이, 종래의 이중 패터닝 기술은 공정 과정이 매우 복잡할 뿐만 아니라, 2차 패터닝 공정 중에 패턴이 붕괴하거나, 제1패턴과 제2패턴 형성을 위한 마스크 공정 시에 중첩 정확도(overlay accuracy)의 오정렬(mis-align)이 유발되어 패턴 신뢰도가 낮다.
또한, 도 2에 도시한 바와 같이, 종래에 1번의 노광 공정으로 직접 콘택홀을 패터닝할 경우, 예를 들어 Y축 방향으로 1:1 피치를 가지며 하프 피치 기준으로 50nm 패턴 사이즈를 가지는 밀한 콘택홀(Dense Contact Hole)의 경우, 패터닝 능력이 매우 불량할 뿐만 아니라 공정마진 확보가 불가능하였다. 즉, 콘택홀의 패턴 정의는 가능하였지만, 인접한 콘택간 CD 균일도 및 공정마진 불량으로 실제 소자 적용은 불가능한 수준이다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 한번의 노광 공정과 트리밍 공정과 이미지 반전 공정으로 하프 피치(half pitch) 기준 대략 38nm까지 밀한(Dense) 콘택 패턴을 형성할 수 있는 콘택홀 패턴 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 기판 상부에 절연막과 하드마스크와 반사방지막을 차례로 형성하는 단계; 상기 반사방지막 상에 필라(pillar) 모양의 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 트리밍하여 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 용해성이 반전된 제3포토레지스트 패턴으로 형성하는 단계; 상기 제3포토레지스트 패턴을 포함한 상기 반도체 기판 상부에 상변화 물질을 도포하는 단계; 및 상기 상변화 물질을 열처리하고 현상하여 콘택홀 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상술한 본 발명은 이중 패터닝 공정을 사용하지 않고, 한번의 노광만으로 40nm 정도의 미세 콘택홀 패턴을 형성할 수 있으므로, 2번의 노광 진행에 따른 오 버레이(층간 중첩도) 불량을 방지할 수 있을 뿐만 아니라, 1번씩의 증착 및 식각공정을 생략할 수 있으므로, 이머젼 노광장비의 생산성을 향상시킬 수 있을 뿐만 아니라, 공정시간 및 비용을 절약할 수 있다는 효과가 있다.
또한, 이중 노광 공정을 진행하지 않고, 상변화 물질을 사용하여 간단하게 폴라 패턴을 콘택홀 패턴으로 변경하여 원하는 사이즈의 콘택홀 패턴을 구현할 수 있으므로 공정을 간소화시킬 수 있다는 효과가 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예들을 첨부 도면을 참조하여 설명하기로 한다.
제1실시예
도 3a 내지 도 3e는 본 발명의 제1실시예에 따른 콘택홀 패턴 형성방법을 나타낸 공정 단면도이고, 도 4a와 도 4b는 본 발명에 사용된 포토레지스트의 특성을 나타낸 그래프이며, 도 5a와 도 5b는 각각 도 3b와 도 3e의 공정후 상면도를 나타낸 도면이다.
본 발명의 제1실시예에 따른 콘택홀 패턴 형성방법에 대하여 설명하면, 도 3a에 도시한 바와 같이, 반도체 기판(31) 상부에 층간절연막(32)과 하드마스크(33)와 반사방지막(34)을 차례로 형성한다.
이후에, 반사방지막(34)상에 상변화(image reversible)가 가능한 포토레지스 트를 도포한 후, 이머젼 스캐너(immersion scanner) 및 패턴 마스크로 노광 및 현상하여 라인(line) 또는 필라(pillar) 모양을 이루도록 포토레지스트를 패터닝하여 제1포토레지스트 패턴(35)을 형성한다. 이때, 제1포토레지스트 패턴(35)은 DICD(Development Inspection Critical Dimension)가 55nm 정도가 되도록 패터닝한다. 상기에서 제1포토레지스트 패턴(35)은 포지티브 톤 레지스트를 사용한 ArF 드라이 공정을 적용하여 구성할 수도 있다.
그리고, 상기 포토레지스트는 솔벤트에 녹지 않고(solvent insoluble) 현상액에 녹는(developer soluble) 성질을 갖는다.
예를 들어, 도 4a와 도 4b에 도시된 바와 같이, PGMEA(Propylene Glycol Monomethyl ethylether Acetate) 용매와 현상액(developer)에 손실되는 정도와 용해율을 비교한 결과, 포토레지스트는 온도가 올라갈수록 PGMEA에서 보다 현상액(developer)에서 잘 녹는 것을 알 수 있고, PGMEA에서 보다 현상액에서 용해율(dissolution rate)이 더 큰 것을 알 수 있다.
다음에, 도 3b에 도시한 바와 같이, 오버코팅 조성물을 도포하고, 100~150℃에서 60초간 열처리 공정을 실시하여 제1포토레지스트 패턴(35)의 선폭을 10~15nm 정도 감소시키는 트리밍(trimming) 공정을 실시하여 제2포토레지스트 패턴(36)을 형성한다. 이와 같이 선폭이 감소된 제2포토레지스트 패턴(36)은 도 5a에 제시하였다.
상기 트리밍 공정에 대하여 좀 더 자세하게 설명하면, 상기 오버코팅 조성물은 열산발생제, 수용성 중합체 및 잔량의 유기 용매를 포함하며, 알칼리 현상액에 용해 가능한 포토레지스트용 조성물이다.
상기 열산발생제는 알칼리 가용성기 및/또는 술폰산(sulfonic acid)기를 작용기(functional group)로 함유하는 화합물이면 특별히 제한하지 않고 사용가능하다. 그리고, 상기 열산발생제는 오버코팅 조성물 전체 100중량부에 대하여 0.002∼0.2중량부로 포함되며, 바람직하게는 0.02중량부로 포함된다.
그리고, 상기 수용성 중합체는 오버코팅 조성물의 전체 100중량부에 대하여 0.2∼10중량부, 바람직하게는 2중량부로 포함된다.
상기 유기 용매는 특별히 제한하지 않으나, 4-메틸-2-펜탄올 또는 헵타올을 들 수 있다.
일반적으로, 오버코팅용 조성물은 포토레지스트 패턴을 형성하기 전에, 즉, 포토레지스트가 도포된 상태에서 포토레지스트 상부에 도포되어, 후속 ArF 이머젼 리소그라피 공정 수행 시에 포토레지스트 패턴의 리칭(leaching) 및 팽창(swelling defect) 현상을 방지하고, 이머젼 리소그라피 공정의 매개물인 증류수로부터 감광제를 보호하는 역할을 수행한다.
이에 반해서, 본 발명에 사용된 오버코팅 조성물은 제1포토레지스트 패턴(35)을 형성한 후에, 형성된 패턴 전면에 도포되어 패턴의 선폭을 감소시키는 역할을 한다. 즉, 본 발명의 오버코팅 조성물은 이미 형성된 제1포토레지스트 패턴(35)에 오버 코팅된다. 본 발명의 열산 발생제를 포함하는 오버코팅 조성물의 경우, 노광 조건이나, 패턴 피치에 관계없이, 열에 의해서만 산이 발생하기 때문에, 그 농도를 조절하여 반도체기판(웨이퍼) 전면에 균일하게 축소된 패턴을 형성할 수 있다.
또한, 본 발명의 방법에서 가장 적절한 패턴 선폭의 축소 효과를 얻기 위해서는 제1포토레지스트 패턴(35) 높이를 전체 100으로 할 때, 이 높이에 대하여 약 20∼110%, 구체적으로 50% 두께로 오버코팅 조성물을 도포하는 것이 바람직하다. 예를 들어, 포토레지스트 패턴 높이가 약 1000Å일 경우, 스핀-코팅 방법에 의해 약 200∼1100Å, 바람직하게 500Å두께로 도포한다.
그리고, 상기 오버코팅 조성물을 도포한 후, 열처리하는 공정 단계는 오버코팅 조성물에 포함된 열산 발생제로부터 제1포토레지스트 패턴(35) 내부로 산을 확산시키는 공정(acid diffusion bake) 단계이다. 이와 같이, 열처리 공정을 진행하면 오버코팅 조성물로부터 발생한 산이 제1포토레지스트 패턴(35) 내부로 확산되어, 제1포토레지스트 패턴(35) 표면에 산이 존재하는 영역이 증가되고, 후속 알칼리 현상 공정 시에 오버코팅 조성물과 함께 제거되는 제1포토레지스트 패턴(35)의 식각 부위가 증가된다. 더욱이, 상기 산 확산 열처리 온도가 높거나, 열처리 시간이 길수록 또는 오버코팅 조성물의 두께가 두꺼울수록 산 확산 거리가 길어지는 원리를 이용하여 패턴의 선폭을 원하는 크기로 조절할 수 있다.
구체적으로, 상기 열처리 공정은 상기 제2 포토레지스트 패턴(36) 선폭이 상기 제1포토레지스트 패턴(35) 선폭에 비하여 약 20∼45% 정도로 축소될 때까지 실시한다. 예를 들어, 상기 제1포토레지스트 패턴(35)의 선폭이 45nm 인 경우, 제2포토레지스트 패턴(36) 선폭은 약 10∼15nm 축소된 30∼35nm 크기를 가지는 것이 바람직하다.
상기 알칼리 현상액은 일반적으로 사용되는 TMAH 수용액뿐만 아니라, KOH 수용액 또는 NaOH 수용액을 사용할 수도 있다. 이때, 알칼리 처리시간에 비례하여 패턴의 선폭이 작아지므로 처리 시간을 조절함으로써 목표로 하는 선폭을 얻을 수 있으며, 알칼리 용액의 농도를 높이면 제1포토레지스트 패턴(35)의 식각 속도가 빨라지므로 처리속도를 향상시킬 수 있는데, 2.38중량%의 TMAH 수용액으로 30∼60초간 처리하는 것이 바람직하다.
다음에, 도 3c에 도시한 바와 같이, 상기 제2포토레지스트 패턴(36)이 형성된 구조물을 180~210℃ 온도에서 60초간 하드 베이크하여 상기 제2포토레지스트 패턴(36)의 용해성(solubility)을 반전시킨다. 이에 의해서 용해성이 반전된 제3포토레지스트 패턴(36A)이 형성된다.
이후에, 도 3d에 도시한 바와 같이, 용해성이 반전된 제3포토레지스트 패턴(36A)을 포함한 전면에 상변화 물질(37)을 도포한다. 이때, 상변화 물질(37)은 시네쭈사(Shinetsu)의 IROC15를 사용할 수 있다.
다음에, 도 3e에 도시한 바와 같이, 100℃에서 60초간 열처리를 하고, 2.38중량%의 TMAH 수용액으로 현상하여, 라인 또는 필라 모양의 제3포토레지스트 패턴(36A)을 콘택홀 패턴으로 반전시켜서 최종으로 콘택홀 패턴(37A)을 형성한다.
이와 같은 공정을 통하여 도5b에 도시한 바와 같이 대략 38nm 1:1 밀한 콘택홀 패턴 및 랜덤한 콘택홀 패턴을 현재의 ArF 이머젼 노광 장치로 패터닝할 수 있다.
제2실시예
도 6a 내지 도 6e는 본 발명의 제2실시예에 따른 콘택홀 패턴 형성방법을 나타낸 공정 단면도이다.
본 발명의 제2실시예에 따른 콘택홀 패턴 형성방법에 대하여 설명하면, 도 6a에 도시한 바와 같이, 반도체 기판(61) 상부에 층간절연막(62)과 하드마스크(63)와 반사방지막(64)을 차례로 형성한다.
이후에, 반사방지막(64)상에 상변화(image reversible)가 가능한 포토레지스트를 도포한 후, 이머젼 스캐너(immersion scanner) 및 패턴 마스크로 노광 및 현상하여 라인 또는 필라(pillar) 모양을 이루도록 포토레지스트를 패터닝하여 제1포토레지스트 패턴(65)을 형성한다. 이때, 제1포토레지스트 패턴(65)은 DICD(Development Inspection Critical Dimension)가 55nm 정도가 되도록 패터닝한다.
그리고, 상기 포토레지스트는 솔벤트에 녹지 않고(solvent insoluble) 현상액에 녹는(developer soluble) 성질을 갖는다.
예를 들어, 도 4a와 도 4b에 도시된 바와 같이, PGMEA(Propylene Glycol Monomethyl ethylether Acetate) 용매와 현상액(developer)에 손실되는 정도와 용해율을 비교한 결과, 포토레지스트는 온도가 올라갈수록 PGMEA 용매에서 보다 현상액(developer)에서 잘 녹는 것을 알 수 있고, PGMEA 용매에서 보다 현상액에서 용해율(dissolution rate)이 더 큰 것을 알 수 있다.
다음에, 도면에는 도시되지 않았지만, 식각 마스크를 이용한 식각 공정으로 상기 제1포토레지스트 패턴(65)을 식각하여, 도 6b에 도시한 바와 같이, 제1포토레지스트 패턴(65)의 선폭을 10~15nm 정도 감소시키는 트리밍(trimming) 공정을 실시하여 제2포토레지스트 패턴(65A)을 형성한다.
다음에, 도 6c에 도시한 바와 같이, 상기 제2포토레지스트 패턴(65A)이 형성된 구조물을 180~210℃ 온도에서 60초간 하드 베이크하여 상기 제2포토레지스트 패턴(65A)의 용해성(solubility)을 반전시킨다. 이에 의해서 용해성이 반전된 제3포토레지스트 패턴(66)이 형성된다.
이후에, 도 6d에 도시한 바와 같이, 용해성이 반전된 제3포토레지스트 패턴(66)을 포함한 전면에 상변화 물질(67)을 도포한다. 이때, 상변화 물질(67)은 시네쭈사(Shinetsu)의 IROC15를 사용할 수 있다.
다음에, 도 6e에 도시한 바와 같이, 100℃에서 60초간 열처리를 하고, 2.38중량%의 TMAH 수용액으로 현상하여, 라인 또는 필라 모양의 제3포토레지스트 패턴(66)을 콘택홀 패턴으로 반전시켜서 최종으로 콘택홀 패턴(67A)을 형성한다.
이와 같은 공정을 통하여 대략 38nm 1:1 밀한 콘택홀 패턴 및 랜덤한 콘택홀 패턴을 현재의 ArF 이머젼 노광 장치로 패터닝할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 콘택홀 패턴 형성방법을 제시한 도면이다.
도 2는 종래의 다른 기술에 따라 형성된 콘택홀 패턴의 상면도이다.
도 3a 내지 도 3e는 본 발명의 제1실시예에 따른 콘택홀 패턴 형성방법을 나타낸 공정 단면도이다.
도 4a와 도 4b는 본 발명에 사용된 감광막의 특성을 나타낸 그래프이다.
도 5a와 도 5b는 각각 도 3b와 도 3e의 공정후 상면도를 나타낸 도면이다.
도 6a 내지 도 6e는 본 발명의 제2실시예에 따른 콘택홀 패턴 형성방법을 나타낸 공정 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
31, 61 : 반도체기판 32, 62 : 층간절연막
33, 63 : 하드마스크 34, 64 : 반사방지막
35, 65 : 제1포토레지스트 패턴 36, 65A : 제2포토레지스트 패턴
36A, 66 : 제3포토레지스트 패턴 37, 67 : 상변화 물질
37A, 67A : 콘택홀 패턴

Claims (14)

  1. 반도체 기판 상부에 절연막과 하드마스크와 반사방지막을 차례로 형성하는 단계;
    상기 반사방지막 상에 필라(pillar) 모양의 제1포토레지스트 패턴을 형성하는 단계;
    상기 제1포토레지스트 패턴을 트리밍하여 제2포토레지스트 패턴을 형성하는 단계;
    상기 제2포토레지스트 패턴을 용해성이 반전된 제3포토레지스트 패턴으로 형성하는 단계;
    상기 제3포토레지스트 패턴을 포함한 상기 반도체 기판 상부에 상변화 물질을 도포하는 단계; 및
    상기 상변화 물질을 열처리하고 현상하여 콘택홀 패턴을 형성하는 단계를 포함하는 콘택홀 패턴 형성방법.
  2. 제1항에 있어서,
    상기 제1포토레지스트 패턴을 형성하는 단계는, 상기 반사방지막상에 상변화(image reversible)가 가능한 포토레지스트를 도포하는 단계; 및
    이머젼 스캐너(immersion scanner) 및 패턴 마스크로 상기 포토레지스트를 노광한 후 현상하는 단계를 포함하는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  3. 제2항에 있어서,
    상기 포토레지스트는 솔벤트에 녹지 않고 현상액에 녹는 성질을 갖는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  4. 제1항에 있어서,
    상기 제1포토레지스트 패턴은 DICD(Development Inspection Critical Dimension)가 55nm 정도인 것을 특징으로 하는 콘택홀 패턴 형성방법.
  5. 제1항에 있어서,
    상기 제2포토레지스트 패턴의 선폭은 대략 10~15nm 정도 감소되는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  6. 제1항에 있어서,
    상기 제2포토레지스트 패턴을 형성하는 단계는,
    상기 제1포토레지스트 패턴 상부에 오버코팅 조성물을 도포하는 단계;
    상기 제1포토레지스트 패턴과 상기 오버코팅 조성물을 100~150℃에서 60초간 열처리 하는 단계; 및
    상기 제1포토레지스트 패턴을 현상하는 단계를 포함하는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  7. 제6항에 있어서,
    상기 오버코팅 조성물은 열산발생제, 수용성 중합체 및 잔량의 유기 용매를 포함하며, 알칼리 현상액에 용해 가능한 포토레지스트용 조성물인 것을 특징으로 하는 콘택홀 패턴 형성방법.
  8. 제7항에 있어서,
    상기 열산발생제는 알칼리 가용성기 및/또는 술폰산(sulfonic acid)기를 작용기(functional group)로 함유하는 화합물이며, 상기 오버코팅 조성물 전체 100중량부에 대하여 0.002∼0.2중량부로 포함되는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  9. 제7항에 있어서,
    상기 수용성 중합체는 상기 오버코팅 조성물의 전체 100중량부에 대하여 0.2∼10중량부로 포함되는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  10. 제7항에 있어서,
    상기 유기 용매는 4-메틸-2-펜탄올 또는 헵타올을 포함하는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  11. 제1항에 있어서,
    상기 제3포토레지스트 패턴을 형성하는 단계는, 상기 제2포토레지스트 패턴을 180~210℃ 온도에서 60초간 베이크하여 형성하는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  12. 제1항에 있어서,
    상기 콘택홀 패턴을 형성하는 단계에서, 상기 열처리는 100℃에서 60초간 진행하는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  13. 제1항에 있어서,
    상기 콘택홀 패턴을 형성하는 단계에서, 상기 현상은 2.38중량%의 TMAH 수용액으로 진행하는 것을 특징으로 하는 콘택홀 패턴 형성방법.
  14. 제1항에 있어서,
    상기 제2포토레지스트 패턴을 형성하는 단계에서, 상기 트리밍은 식각 마스크를 이용하여 상기 제1포토레지스트 패턴을 식각하는 것을 특징으로 하는 콘택홀 패턴 형성방법.
KR1020090117403A 2009-11-30 2009-11-30 콘택홀 패턴 형성방법 KR20110060724A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090117403A KR20110060724A (ko) 2009-11-30 2009-11-30 콘택홀 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117403A KR20110060724A (ko) 2009-11-30 2009-11-30 콘택홀 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20110060724A true KR20110060724A (ko) 2011-06-08

Family

ID=44395443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117403A KR20110060724A (ko) 2009-11-30 2009-11-30 콘택홀 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20110060724A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130079294A (ko) * 2011-12-31 2013-07-10 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 포토레지스트 패턴 트리밍 방법
KR20130079295A (ko) * 2011-12-31 2013-07-10 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 포토레지스트 패턴 트리밍 방법
US9691627B2 (en) 2015-01-14 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices using auxiliary layers for trimming margin
CN115903401A (zh) * 2022-12-22 2023-04-04 上海铭锟半导体有限公司 基于刻蚀与双重光刻的超分辨率图案实现方法及装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130079294A (ko) * 2011-12-31 2013-07-10 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 포토레지스트 패턴 트리밍 방법
KR20130079295A (ko) * 2011-12-31 2013-07-10 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. 포토레지스트 패턴 트리밍 방법
US9691627B2 (en) 2015-01-14 2017-06-27 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices using auxiliary layers for trimming margin
US10312105B2 (en) 2015-01-14 2019-06-04 Samsung Electronics Co., Ltd. Semiconductor devices using auxiliary layers for trimming margin and devices so formed
CN115903401A (zh) * 2022-12-22 2023-04-04 上海铭锟半导体有限公司 基于刻蚀与双重光刻的超分辨率图案实现方法及装置
CN115903401B (zh) * 2022-12-22 2024-03-12 上海铭锟半导体有限公司 基于刻蚀与双重光刻的超分辨率图案实现方法及装置

Similar Documents

Publication Publication Date Title
ITMI982032A1 (it) Procedimento per la fabbricazione di un dispositivo a semiconduttore impiegando una minuta configurazione di resist e dispositivo a
US8835100B2 (en) Double patterning by PTD and NTD process
US8338086B2 (en) Method of slimming radiation-sensitive material lines in lithographic applications
JP2007057967A (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP2009111329A (ja) 半導体素子の微細パターン形成方法
TW201723669A (zh) 使用極紫外光微影技術之基板圖案化方法
JP4302065B2 (ja) パターン形成方法
US9097975B2 (en) Double patterning by PTD and NTD process
KR20110060724A (ko) 콘택홀 패턴 형성방법
US20060257749A1 (en) Method for reducing critical dimension
WO2010073390A1 (ja) パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
JP2009139695A (ja) 半導体装置の製造方法
JP2010156819A (ja) 半導体装置の製造方法
TWI515768B (zh) 微影圖案化方法及雙重圖案化方法
JP2002184673A (ja) レジストパターン形成方法
JP2013057877A (ja) パターン形成方法
JP2013021201A (ja) 半導体装置の製造方法および半導体装置
JP5007084B2 (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
JP2001092152A (ja) 半導体装置の製造方法
KR20120090208A (ko) 반도체 장치의 패턴 형성방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
KR20090122649A (ko) 반도체 소자 패턴의 해상도 향상 방법
JP3310197B2 (ja) レジストパターン形成方法
JP2005136430A (ja) パターン形成方法
JP2006003526A (ja) パターン形成方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination