KR20110060635A

KR20110060635A - 래딕스 4 기반의 폴라코드를 이용한 부호화방법

Info

Publication number: KR20110060635A
Application number: KR1020090117269A
Authority: KR
Inventors: 이문호; 최은지
Original assignee: 전북대학교산학협력단
Priority date: 2009-11-30
Filing date: 2009-11-30
Publication date: 2011-06-08

Abstract

래딕스 4 기반의 폴라코드(Polar Code)를 이용한 부호화방법이 개시된다. 본 발명에서는 래딕스 4의 16×16의 폴라코드를 이용하여 입력신호를 부호화한다. 16×16의 폴라코드는 4×4의 기본 행렬 구조 기반으로 하고, 이를 확장하여 생성되는 16×16의 확장된 기본행렬과, 비트 리버스(Bit-Reverse) 행렬과의 곱셈연산을 통해 생성된다. 본 발명에 따르면 Arikan이 제안한 Radix 2 기반의 폴라코드를 이용한 부호화 속도와 비교할 때 연산속도를 향상시킬 수 있다.

폴라코드(Polar Code), Radix-4, 부호화

Description

래딕스 4 기반의 폴라코드를 이용한 부호화방법{METHOD FOR CODING USING POLAR CODE BY RADIX-4}

본 발명은 래딕스 4 기반의 폴라코드를 이용한 부호화방법에 관한 것으로서, 보다 상세하게는 연산속도를 향상시킬 수 있는 래딕스 4 기반의 폴라코드를 이용한 부호화방법에 관한 것이다.

폴라코드(Polar Code)는 터키의 Erdal Arikan교수가 2006년 입력된 채널을 나누면 Cutoff Rate가 향상되는 점에 착안하여 제안한 코드이다. 채널분극은 주어진 B-DMC(Binary-input Discrete Memoryless Channel) W에서 대칭 용량의 높은 비율을 가진 연속적인 코드로 이루어져 있다. 대칭용량은 동등한 확률을 가진 채널의 입력을 이용하여 높은 비율을 얻는데 채널분극은 주어진 B-DMC W의 N개의 독립적인 출력을 모은 것이다.

즉, N은 Binary입력 채널

일 때, N이 커지게 되고, I{W_N ⁽ⁱ⁾}에서 값이 1에 가까워지면 그 값은 I(W)로 접근되고, I{W_N ⁽ⁱ⁾} 값이 0에 가까워지면 1-I(W)에 접근된다. 여기에서 I(W)는 신뢰성 있는 통신상에서의 동등한 주파수를 가진 W의 입력으로 높은 비율을 나타낸다.

전술한 폴라코드를 이용하여 부호와 또는 복호화하고자 함에 있어서, Arikan교수에 의해 제안된 방법은 래딕스 2 기반의 코딩방법을 개시된 바 있으나, 폴라코드를 래딕스 4에 적용하여 연산속도를 높이고자 하는 시도는 현재까지 없었다.

본 발명의 목적은 4×4 기본 행렬 구조를 이용하여 연산속도를 향상시킬 수 있는 래딕스 4 기반의 폴라코드를 이용한 부호화방법을 제공하는 것이다.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 목적을 달성하기 위한 본 발명의 일면에 따른 래딕스 4 기반의 폴라코드를 이용한 부호화방법은 래딕스 4의 16×16의 폴라코드를 이용하여 입력신호를 부호화하는 방법에 있어서,

16×16의 폴라코드는 하기의 연산식을 이용하여 산출될 수 있다.

식 중,

은 16×16의 폴라코드이고,

은 16×16의 비트리버트(Bit-Reverse)된 행렬이고,

는 크로네커 연산자(Kronecker Product)이고,

이고,

은 16×16의 폴라코드이다.

는 하기 행렬로 표현될 수 있다.

식 중

는

연산을 수행하기 위한 기본 행렬이다.

또한,

는 하기의 행렬로 표현될 수 있다.

또한,

은 하기의 식에 의해 산출될 수 있다.

식 중,

은 16×16의 폴라코드이고,

는 4×4 아이덴터티(Identity) 행렬이고,

는 크로네커 연산자(Kronecker Product)이고,

는

이다.

는 하기 행렬로 표현될 수 있다.

는 하기 행렬로 표현될 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명에 따른 래딕스 4 기반의 폴라코드를 이용한 부호화방법은 Radix 2와 비교해서 연산속도를 향상시킬 수 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

도 1a은 폴라코드의 기본구조인 2×2 W₂의 채널 블록도이고, 도 1b는 도 1a에 도시된 채널 블록도의 등가회로 구성이다. 도 1a 및 도 1b를 참조하면, 채널 W₂는

와 같이 나타낼 수 있고, 이는 두 개의 채널 W로 구성되어 있다. 그리고 변환확률을 구하면 다음의 수학식 1과 같다.

식 중, u₁, u₂는 입력 신호 값이고, y₁, y₂는 상기 입력 신호 값에 대한 출력값을 나타낸다.

는 두 채널의 변환확률을 곱셈연산 한 결과 값이다. 즉, 입력 u₁과 u₂를 덧셈연산 한 값을 입력값으로 하여 출력된 y₁에 대한 변환확률

와 입력 u₂에 대응하는 출력 y₂에 대한 변환확률

를 곱셈연산하여 도 1a 및 도 1b에서 보는 바와 같이 두 가지의 채널을 이용하여 입력 u₁ 및 u₂ 에 대응하는 출력 변환 확률을 나타낸 것이다.

폴라코드의 기본적인 코드 행렬은 아래와 같은 재귀적인 행렬로 주어진다.

식 중, [G]_N은 N의 크기를 가진 제너레이터(Generator) 행렬이고, [G]₂ ⁿ 은 상기 제너레이터 행렬에서 N=2ⁿ인경우의 제너레이터 행렬이다. [F]_N은 [G]_N과 크기는 같지만, 비트 리버스(Bit-reverse) 행렬 [R]_N([R]₂ ⁿ은 N=2ⁿ)과 곱셈 연산하여 상기 제너레이터 행렬을 생성하기 위한 서브 제너레이터 행렬이고,

는 Kronecker product 연산자이다.

[G]₂는 N=2ⁿ인 제너레이터 행렬이고, [F]₂는 N=2ⁿ인 서브 제너레이터 행렬이다.

또한, 크기가 m×n 행렬 A=[A]_ij와 B=[B]_ij를 가정하면 Kronecker product 연산자

에 의한 행렬 연산은 다음의 수학식 4와 같이 표현할 수 있다.

식 중, A 및 B는 [A]_ij, [B]_ij의 구성요소이다.

폴라코드는 이러한 기본식을 가지고 시작하며, 이 식의 확장을 통해 N×N의 고차 행렬에서도 적용이 가능하다.

수학식 4에 나타낸 행렬은 폴라코드의 기본적인 행렬연산이며 이를 바탕으로 한 폴라코드의 확장은 다음 수학식 5 내지 7처럼 [G]₂ ², [G]₂ ³,[G]₂ ⁴를 전개 할 수 있다.

수학식 5 내지 7는 아래의 수학식 8과 같이 일반화할 수 있다..

이때, 수학식 5 내지 8에서 [G]₂ ², [G]₂ ³,[G]₂ ⁴각각은 2×2 폴라코드를 기본으로 하여 4×4, 8×8, 16×16로 확장시킨 결과이며, [I]₂, [I]₂ ²,[I]₂ ³ 는 각각 2×2, 4×4, 8×8 아이덴터티 행렬이고, [R]₂ ²,[R]₂ ³,[R]₂ ⁴는 각각 4×4, 8×8, 16×16의 비트 리버스(Bit-Reverse) 행렬이다. 수학식 8에서는 [I]_N/2은 아이덴터티 행렬이고, [R]_N은 퍼뮤테이션(Permutation) 행렬이다.

이와 같은 폴라코드의 기본개념을 래딕스 4 기반에 적용하여 부호화 하는 방법을 아래의 도 2 내지 도 3b를 통해 상세하게 설명한다.

도 2는 본 발명의 일 실시예에 따른 래딕스 4 기반의 폴라코드를 이용한 부호화방법에 사용되는 기본 행렬 구조이고, 도 3a는 본 발명의 일 실시예에 따른 래딕스 4 기반의 폴라코드를 이용한 부호화방법을 이용하여 16×16 폴라코드 구조의 등가회로를 도시한 도면이고, 도 3b는 도 2에 도시된 등가회로의 결과값을 도시한 것이다.

도 2 내지 도 3b를 참조하면, 일 실시예에 따른 래딕스 4 기반의 폴라코드를 이용한 부호화과정에서 입력신호를 수신하면 하기 수학식 9를 이용하여 산출된다.

먼저, 본 발명에 따른 16×16의 폴라코드는 4×4의 기본행렬을 확장하여 16×16의 행렬

를 생성하고, 상기 생성된 확장된 행렬16×16의 행렬에 비트 리버스(Bit-Reverse) 행렬을 곱셈연산하여 획득될 수 있다.

식 중,

은 16×16의 폴라코드이고,

은 16×16의 비트리버트(Bit-Reverse)된 행렬이고,

는 크로네커 연산자(Kronecker Product)이고,

이고,

은 16×16의 폴라코드이다.

는 하기 행렬로 표현된다.

식 중

는

연산을 수행하기 위한 기본 행렬이다.

는 하기의 행렬로 표현된다.

은 하기의 식에 의해 산출된다.

식 중,

은 16×16의 폴라코드이고,

는 4×4 아이덴터티 행렬이고,

는 크로네커 연산자(Kronecker Product)이고,

는

이다.

는 하기 행렬로 표현된다.

는 하기 행렬로 표현된다.

상기 수학식 9를 통해 생성된 16×16의 폴라코드를 도 3a 및 도 3b를 참조하여 설명하면, 16×16의 폴라코드에서,

출력 y₁은 u₁,u₂,u₃,u₄,u₅,u₆,u₇,u₈,u₉,u₁₀,u₁₁,u₁₂,u₁₃,u₁₄,u₁₅,u₁₆을 입력받아서 부호화 과정에서 이 값들은 각 노드와 연결되어 출력 값을 찾는다. y₂는 u₂,u₄,u₆,u₈,u₁₀,u₁₂,u₁₄,u₁₆을 입력받고, 부호화 과정에서 출력 y₂를 찾을 수 있다. 그 외에 y₃ 내지y₁₆ 값 또한 도 3a 내지 도 3b에서 보는 바와 같다. 도 3a의 등가회로를 구성하고 이를 통해 도 3b의 결과값을 도출한 후, 도 3b를 참조하면 수학식 9를 통해 획득하게 되는 16×16의 폴라코드를 생성할 수 있다. 예컨대, 도 3b에서 출력 y₁의 경우, 모든 입력값에 대하여 출력값을 도출하므로, 16×16 행렬에서 1×1, 2×1, 3×1, 4×1, 5×1, 6×1, 7×1,8×1, 9×1, 10×1, 11×1, 12×1, 13×1, 14× 1, 15×1, 16×1의 값은 모두 "1" 값을 가진다. 출력 y₂의 경우, 2×2, 4×2, 6×2, 8×2, 10×2, 12×2, 14×2, 16×2의 값이 모두 "1"이며, 2열의 나머지 부분은 모두 "0" 값을 가진다. 이와같은 방식으로 하면 출력 y₁₆의 경우, 16×16의 값 만이 "1"을 가지고 나머지는 "0"을 가진다. 따라서, y₁ 내지 y₁₆의 값을 행렬로 표현하면 아래와 같으며, 이와같은 16×16 폴라코드를 이용하여 고속의 부호화 과정을 수행할 수 있게된다.

상기 16×16의 폴라코드로 구성되는 제너레이터 행렬은 본 발명에 따른 래딕스 4 기반의 폴라코드를 이용한 부호화 방법에 있어서 기본구조인 4×4를 확장한 것이며, 상기 기본구조의 행렬은 4ⁿ(n=1,2,3,…) 형식으로 확장될 수 있다. 래딕스 2의 경우 Nlog₂N 연산을 수행하지만, 본 발명에 따른 래딕스 4의 경우 Nlog₄N 연산을 수행하는 것으로서, 도 2에 도시된 기본 연결구조를 이용하면 래딕스 2의 경우 보다 부호화 속도를 2배가량 향상시킬 수 있다.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어 본 발명의 부호화 방법을 실현하기 위한 프로그램이 기록된 기록매체의 형태 등 다양한 형태로 구현될 수 있다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1a은 폴라코드의 기본구조인 2×2 W₂의 채널 블록도이다.

도 1b는 도 1a에 도시된 채널 블록도의 등가회로 구성이다.

도 2는 본 발명의 일 실시예에 따른 래딕스 4 기반의 폴라코드를 이용한 부호화방법에 사용되는 기본 행렬 구조이다.

도 3a는 본 발명의 일 실시예에 따른 래딕스 4 기반의 폴라코드를 이용한 부호화방법을 이용하여 16×16 폴라코드 구조의 등가회로를 도시한 도면이다.

도 3b는 도 2에 도시된 등가회로의 결과값을 도시한 것이다.

Claims

래딕스 4의 16×16의 폴라코드를 이용하여 입력신호를 부호화하는 방법에 있어서, 상기 16×16의 폴라코드는 하기의 식을 이용하여 산출되는 것을 특징으로 하는 래딕스 4 기반의 폴라코드를 이용한 부호화방법:

식 중,
은 16×16의 폴라코드이고,
은 16×16의 비트리버트(Bit-Reverse)된 행렬이고,
는 크로네커 연산자(Kronecker Product)이고,
이고,
은 16×16의 폴라코드이다.
제1항에 있어서,

상기
는 하기 행렬로 표현되는 것을 특징으로 하는 래딕스 4 기반의 폴라코드를 이용한 부호화방법:

식 중
는
연산을 수행하기 위한 기본 행렬이다.
제1항에 있어서,

는 하기의 행렬

로 표현되는 것을 특징으로 하는 래딕스 4 기반의 폴라코드를 이용한 부호화방법.
제1항에 있어서,

은 하기의 식에 의해 산출되는 것을 특징으로 하는 래딕스 4 기반의 폴라코드를 이용한 부호화방법:

식 중,
은 16×16의 폴라코드이고,
는 4×4 아이덴터티 행렬이고,
는 크로네커 연산자(Kronecker Product)이고,
는
이다.
제4항에 있어서,

상기
는 하기 행렬

로 표현되는 것을 특징으로 하는 래딕스 4 기반의 폴라코드를 이용한 부호화방법.
제4항에 있어서,

상기
는 하기 행렬

로 표현되는 것을 특징으로 하는 래딕스 4 기반의 폴라코드를 이용한 부호화방법.