CN107733554B - 极化码的速率匹配方法和装置 - Google Patents

极化码的速率匹配方法和装置 Download PDF

Info

Publication number
CN107733554B
CN107733554B CN201610664998.4A CN201610664998A CN107733554B CN 107733554 B CN107733554 B CN 107733554B CN 201610664998 A CN201610664998 A CN 201610664998A CN 107733554 B CN107733554 B CN 107733554B
Authority
CN
China
Prior art keywords
bits
sequence
candidate
column
columns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610664998.4A
Other languages
English (en)
Other versions
CN107733554A (zh
Inventor
张公正
陈莹
李榕
张朝龙
皇甫幼睿
张华滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201610664998.4A priority Critical patent/CN107733554B/zh
Priority to JP2019506674A priority patent/JP2019525630A/ja
Priority to EP17838465.7A priority patent/EP3484054B1/en
Priority to PCT/CN2017/091057 priority patent/WO2018028335A1/zh
Publication of CN107733554A publication Critical patent/CN107733554A/zh
Priority to US16/272,937 priority patent/US10784900B2/en
Application granted granted Critical
Publication of CN107733554B publication Critical patent/CN107733554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种Polar码的速率匹配方法，能够提高Polar码的性能，包括：根据N*N的Polar码的编码矩阵对含N个第一比特的序列进行编码，生成含N个第二比特的母码，N个第一比特依序一一对应于编码矩阵的N个行，N个第二比特依序一一对应于编码矩阵的N个列；从N个第二比特中确定要打孔的N‑M个第二比特，其中，参与N‑M个第二比特的编码的N‑M个第一比特中的至少一个第一比特属于N个第一比特中的前M个第一比特，N‑M个第一比特为固定比特；将N‑M个第二比特打孔，以获取含M个第二比特的目标Polar码。

Description

极化码的速率匹配方法和装置
技术领域
本发明涉及通信领域，尤其涉及极化(Polar)码的速率匹配方法和装置。
背景技术
通信系统通常采用信道编码提高数据传输的可靠性，保证通信的质量。Polar码(极化码)是可以取得香农容量且具有低编译码复杂度的编码方式。Polar码是一种线性块码。其编码矩阵为GN.，其编码过程为
Figure GDA0002486476170000011
其中，
Figure GDA0002486476170000012
是一个二进制的行矢量，长度为N，GN是一个N×N的矩阵，
Figure GDA0002486476170000013
或者
Figure GDA0002486476170000014
这里
Figure GDA0002486476170000015
定义为log2N个矩阵F2的克罗内克(Kronecker)乘积，BN是比特逆序排列矩阵。
在Polar码的编码过程中，
Figure GDA0002486476170000016
中的一部分比特用来携带信息，称为信息比特，这些比特的索引的集合记作
Figure GDA0002486476170000017
Figure GDA00024864761700000123
另外的一部分比特置为收发端预先约定的固定值，称之为固定比特，其索引的集合用
Figure GDA0002486476170000018
的补集
Figure GDA0002486476170000019
表示。不失一般性，这些固定比特通常被设为0，只需要收发端预先约定，固定比特序列可以被任意设置。从而，Polar码的编码输出可简化为：
Figure GDA00024864761700000110
这里
Figure GDA00024864761700000111
为
Figure GDA00024864761700000122
中的信息比特集合，
Figure GDA00024864761700000112
为长度K的行矢量，即
Figure GDA00024864761700000113
·表示集合中元素的个数，K为信息块大小，
Figure GDA00024864761700000114
是矩阵GN中由集合
Figure GDA00024864761700000115
中的索引对应的那些行得到的子矩阵，
Figure GDA00024864761700000116
是一个K×N的矩阵。Polar码的构造过程即集合
Figure GDA00024864761700000117
的选取过程，决定了Polar码的性能。从编码矩阵可以看出，原始Polar码的码长为2的整数次幂，在实际应用中需要速率匹配实现任意码长的Polar码。
现有技术通常使用截短(Shorten)Polar码的方法来实现对Polar码的编码和速率匹配方案。在该方案中，
Figure GDA00024864761700000118
编码矩阵
Figure GDA00024864761700000119
假设
Figure GDA00024864761700000120
包括N个第一比特(即待编码比特)，
Figure GDA00024864761700000121
包括N个第二比特(即编码比特)。首先计算每个第一比特对应的极化信道的可靠度，其中，常见的可靠度的度量有错误概率、信道容量和极化权重等，计算极化信道可靠度的方法有密度进化(density evolution，DE)、高斯近似(Gaussianapproximation，GA)和线性拟合；然后确定打孔模式(即确定要打孔的第二比特的位置和对应的极化信道的位置，极化信道与N个第一比特依序一一对应)，在打孔位置对应的极化信道放置固定比特；最后从余下的极化信道中根据可靠度确定信息比特和固定比特位置。图1示出了当N＝23时的打孔示意图，其中，目标码长M＝5，如图1所示，通常情况下，由于编码矩阵GN是下三角矩阵，通常可以打掉编码矩阵的最后N-M(图1中，N-M＝3)个列对应的N-M位第二比特，并在最后N-M个极化信道放置N个第一比特中的固定比特，这样打孔比特只与固定比特有关，是一种可行的打孔模式。但是通常情况下，靠后的极化信道的可靠度较高，设为固定比特会导致性能不稳定，影响了Polar码的性能。
发明内容
本发明提供了一种Polar码的速率匹配方法和装置，能够提高Polar码的性能。
第一方面，提供了一种极化Polar码的速率匹配方法，包括：根据N*N的Polar码的编码矩阵对含N个第一比特的序列进行编码，生成含N个第二比特的母码，所述N个第一比特依序一一对应于所述编码矩阵的N个行，所述N个第二比特依序一一对应于所述编码矩阵的N个列；从所述N个第二比特中确定要打孔的N-M个第二比特，其中，参与所述N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于所述N个第一比特中的前M个第一比特，所述N-M个第一比特为固定比特；将所述N-M个第二比特打孔，以获取含M个第二比特的目标Polar码。
本发明实施例中，在Polar码的打孔长度为N-M的情况下，参与要打孔的N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于N个第一比特中的前M个第一比特，该N-M个第一比特为固定比特，即编码矩阵中的后N-M个行对应的可靠性较高的极化信道也可以用于放置除固定比特之外的信息比特，从而提高了Polar码的性能。
在一种可能的实现方式中，所述编码矩阵为GN，其中，
Figure GDA0002486476170000021
Figure GDA0002486476170000031
表示log2N个矩阵F2的克罗内克Kronecker乘积。
在一种可能的实现方式中，所述N-M个第二比特的序号与第二序列中的元素的值相同，所述第二序列是第一序列的元素的值的比特逆序值的序列，所述第一序列为
Figure GDA0002486476170000032
在一种可能的实现方式中，所述N-M个第二比特的序号与第四序列中值由大到小的前N-M个元素的序号相同，所述第四序列是第三序列的元素的值的比特逆序值的序列，所述第三序列为
Figure GDA0002486476170000033
在一种可能的实现方式中，所述N-M个第二比特的序号与第二辅助序列
Figure GDA0002486476170000034
中值为0的元素的序号相同，其中，所述第二辅助序列
Figure GDA0002486476170000035
和第一辅助序列
Figure GDA0002486476170000036
满足公式
Figure GDA0002486476170000037
pi表示第二辅助序列的第i位元素的值，i＝D(bn-1bn-2…b0)，
Figure GDA0002486476170000038
0≤i≤N-1，N＝2n，bj是二进制数。
在一种可能的实现方式中，所述编码矩阵为GN，其中，
Figure GDA0002486476170000039
Figure GDA00024864761700000310
表示log2N个矩阵F2的克罗内克Kronecker乘积，所述BN为比特逆序排列矩阵，所述N-M个第二比特一一对应于所述编码矩阵的后N-M个列。
在一种可能的实现方式中，所述N-M个第二比特是根据N-M轮作业依次确定的，所述N-M轮作业的第1轮作业包括：确定所述N个列中的第N列对应的第二比特为要打孔的第二比特；所述N-M轮作业中的第j+1轮作业包括：确定(N-j)*(N-j)的辅助编码矩阵，所述辅助编码矩阵为所述编码矩阵删除前j轮确定的要打孔的第二比特对应的行和列之后得到的矩阵，1≤j≤N-M-1；从所述辅助编码矩阵的N-j个列中确定候选列，所述候选列只包含一个值为1的元素；从所述候选列中确定目标列；确定所述目标列对应的第二比特为所述要打孔的第二比特。
在一种可能的实现方式中，所述从所述候选列中确定目标列，包括：确定所述候选列中序号最靠前的候选列为所述目标列。
在一种可能的实现方式中，所述从所述候选列中确定目标列，包括：确定所述候选列中的每个候选列对应的行的码重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；确定所述候选列中对应的行的码重最小的候选列为所述目标列。
在一种可能的实现方式中，所述从所述候选列中确定目标列，包括：确定所述候选列中的每个候选列对应的行的极化权重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；确定所述候选列中对应的行的极化权重最小的候选列为所述目标列。
第二方面，提供了一种装置，所述装置包括用于执行第一方面的方法的模块。基于同一发明构思，由于该装置解决问题的原理与第一方面的方法设计中的方案对应，因此该装置的实施可以参见方法的实施，重复之处不再赘述。
第三方面，提供了一种装置，所述装置包括存储器、处理器和收发器。所述存储器用于存储程序，所述处理器用于执行程序，所述收发器用于与其它设备通信。当所述程序被执行时，所述处理器用于执行第一方面的方法。
第四方面，提供了一种系统芯片，所述系统芯片包括用于执行第一方面的方法的模块。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的Polar码的速率匹配方法的示意图。
图2是本发明实施例的Polar码的速率匹配方法的示意流程图。
图3是本发明又一实施例的Polar码的速率匹配方法的示意图。
图4是本发明又一实施例的比特逆序排列矩阵的示意图。
图5是本发明再一实施例的Polar码的速率匹配方法的示意图。
图6是本发明再一实施例的Polar码的速率匹配方法的示意图。
图7是本发明另一实施例的Polar码的速率匹配方法的示意图。
图8是本发明另一实施例的Polar码的速率匹配方法的示意图。
图9是本发明实施例的装置的示意框图。
图10是本发明另一实施例的装置的示意框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例可应用于各种通信系统，因此，下面的描述不限制于特定通信系统。全球移动通讯(Global System of Mobile communication，简称“GSM”)系统、码分多址(Code Division Multiple Access，简称“CDMA”)系统、宽带码分多址(Wideband CodeDivision Multiple Access，简称“WCDMA”)系统、通用分组无线业务(General PacketRadio Service，简称“GPRS”)、长期演进(Long Term Evolution，简称“LTE”)系统、LTE频分双工(Frequency Division Duplex，简称“FDD”)系统、LTE时分双工(Time DivisionDuplex，简称“TDD”)、通用移动通信系统(Universal Mobile Telecommunication System，简称“UMTS”)等。在上述的系统中的基站或者终端使用传统Turbo码、LDPC码编码处理的信息或者数据都可以使用本实施例中的Polar码编码。为了在实现任意码长Polar码的编码和速率的匹配的情况下，提高Polar码的性能，本发明实施例提供了一种Polar码的速率匹配方法，能够提高Polar码的性能。
图2是本发明实施例的Polar码的速率匹配方法的示意性流程图，如图2所示，该方法200包括：
S201，根据N*N的Polar码的编码矩阵和含N个第一比特的序列进行编码，生成含N个第二比特的母码，所述N个第一比特依序一一对应于所述编码矩阵的N个行，所述N个第二比特依序一一对应于所述编码矩阵的N个列。其中，M，N为大于1的正整数，且N大于M。
在本发明实施例中，上述N*N编码矩阵可以由GN表示，上述含N个第一比特的序列可以是二进制的行矢量
Figure GDA0002486476170000061
上述母码可以用
Figure GDA0002486476170000062
表示，并且，
Figure GDA0002486476170000063
可选地，
Figure GDA0002486476170000064
或者
Figure GDA0002486476170000065
这里
Figure GDA0002486476170000066
表示log2N个矩阵F2的克罗内克乘积，BN是比特逆序排列矩阵，例如，BN可以是对N*N的单位矩阵中的各个列进行比特逆序排序之后得到的N*N矩阵。
应理解，上述第一比特可以理解为Polar码的待编码比特，上述第二比特可以理解为Polar码的编码比特。
上述N个第一比特(或编码矩阵的N个行)一一对应于N个极化信道，极化信道用于放置对应的第一比特。可以计算N个极化信道的可靠度，一般选择在可靠度较低的极化信道放置固定比特，可靠度较高的信道放置信息比特，从而保证Polar码的性能稳定。常见的可靠度的度量有错误概率、信道容量和极化权重等，计算极化信道的可靠度的方法可以包括：密度进化、高斯近似和线性拟合等方法。
S202，从所述N个第二比特中确定要打孔的N-M个第二比特，其中，参与所述N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于所述N个第一比特中的前M个第一比特，所述N-M个第一比特为固定比特。
具体地，上述参与N-M个第二比特编码的N-M个第一比特，可以根据以下方式确定：所述N-M个第二比特对应所述编码矩阵中的N-M个目标列，所述N-M个目标列中值为1的元素所在的行为N-M个目标行，其中，所述N-M个目标行中的至少一个目标行属于所述N个行的前M个行，所述N-M个目标行对应的N-M个第一比特即为所述参与N-M个第二比特编码的N-M个第一比特。上述N-M个第一比特为固定比特，可以指所述N-M个目标行对应的N-M个第一比特为固定比特，或者，可以指所述N-M个目标行对应的极化信道用于放置第一比特中的固定比特。
上述N-M个目标行，可以指与要打孔的N-M个第二比特一一对应的编码矩阵中的N-M个列中的各列元素中值为1的元素所在的行。例如，如图1所示，当N-M个目标列为c5、c6、c7时，其对应的N-M个目标行为u5、u6、u7对应的行。通常情况下，在编码矩阵为
Figure GDA0002486476170000067
时，编码矩阵中序号越靠后的行对应的极化信道的可靠性越高。现有技术中，Polar码的基于截短(shorten)的速率匹配方法一般为顺序从后往前打孔，所以打孔的第二比特对应的极化信道的可靠性较高，由于打孔的第二比特对应的极化信道用于放置N个第一比特中的固定比特，所以可能导致Polar码的性能不稳定。
本发明实施例中，在Polar码的打孔长度为N-M的情况下，参与要打孔的N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于N个第一比特中的前M个第一比特，该N-M个第一比特为固定比特，即编码矩阵中的后N-M个行对应的可靠性较高的极化信道也可以用于放置除固定比特之外的信息比特，从而提高了Polar码的性能。
可选地，在本发明实施例中，可以在N-M个目标行对应的N-M个极化信道中放置N个第一比特中的固定比特，在剩余的极化信道中，可以选择可靠度高的极化信道放置信息比特，其他位置放置固定比特。
S203，将所述N-M个第二比特打孔，以获取含M个第二比特的目标Polar码。
在本发明实施例中，母码中要打孔的N-M第二比特对应于编码矩阵的N-M个目标列，该N-M个目标列中值为1的元素位于N-M个目标行，该N-M个目标行中的至少一个目标行属于编码矩阵的N个行中的前M个行，该N-M个目标行对应的第一比特为固定比特，从而编码矩阵的后N-M个行对应的第一比特可以包括除固定比特之外的信息比特，提高了Polar码的性能。
可选地，该方法200还包括：
S204，发送所述目标Polar码。
可选地，可以根据N个第二比特的序号确定要打孔的N-M个第二比特。例如，可以根据对N个第二比特的序号作比特逆序后得到的序列确定要打孔的N-M个第二比特。下文将介绍根据N个第二比特的序号确定要打孔的N-M个第二比特的方法。
可选地，作为一个实施例，所述N-M个第二比特的序号与第二序列中的元素的值相同，所述第二序列是依次计算第一序列的元素的值的比特逆序值得到的序列，所述第一序列为
Figure GDA0002486476170000081
可选地，上述第一序列可以理解为N个第二比特中的后N-M个第二比特的序号。
例如，图3示出了本发明实施例的Polar码的速率匹配方法的示意图。以图3所示的编码矩阵为例，假设母码的码长为8(即N＝8)，目标码长为5(即M＝5)。则第一序列为(5，6，7)，第一序列的二进制数表示为(101，110，111)。对第一序列的元素的值的二进制数进行比特逆序排列，得到第二序列的二进制数的表示(101，011，111)，则第二序列的十进制表示为(5，3，7)。假设第二比特的序号从0开始排序，从而可以根据第二序列，确定要打孔的3个第二比特为c3、c5、c7，所以参与c3、c5、c7的编码的第一比特u3、u5、u7可以设置为固定比特。其中，与u3、u5、u7对应的行是c3、c5、c7对应的列中值为1的元素所在的行。
可选地，作为一个实施例，在编码矩阵为
Figure GDA0002486476170000082
的情况下，所述N-M个第二比特的序号与第四序列中值由大到小的前N-M个元素的序号相同，所述第四序列是依次计算第三序列的元素的值的比特逆序值得到的序列，所述第三序列为
Figure GDA0002486476170000083
可选地，第三序列也可以理解为N个第二比特的序号。
例如，以图3中的编码矩阵为例。图3中的母码长度为8，目标Polar码的长度为5。其中u0～u7表示编码矩阵的各行对应的第一比特，c0～c7表示编码后生成的8位母码。图3中的第三序列为(0，1，2，3，4，5，6，7)，其二进制数的表示为(000，001，010，011，100，101，110，111)。对第三序列的元素的值的二进制数进行比特逆序重排，得到的第四序列的二进制数的表示为(000，100，010，110，001，101，011，111)，所以，第四序列的十进制数表示为(0，4，2，6，1，5，3，7)。假设本发明中各序列的序号从0开始排序，第四序列中值由大到小的前3个元素7，6，5的序号为7，3，5。所以，要打孔的第二比特为c3、c5、c7，所以参与c3、c5、c7的编码的第一比特u3、u5、u7可以设置为固定比特。其中，u3、u5、u7对应的行是c3、c5、c7对应的列中值为1的元素所在的行。
或者，从第四序列可以得出，要打孔的N-M个第二比特的序号与第四序列的后N-M个元素的值相同。
可选地，作为一个实施例，在编码矩阵为
Figure GDA0002486476170000091
的情况下，所述N-M个第二比特的序号与第二辅助序列
Figure GDA0002486476170000092
中值为0的元素的序号相同，其中，所述第二辅助序列
Figure GDA0002486476170000093
和第一辅助序列
Figure GDA0002486476170000094
满足公式
Figure GDA0002486476170000095
0≤i≤N-1，bj是二进制数。pi表示第二辅助序列的第i位元素的值，i＝D(bn-1bn-2…b0)。其中，D(bn-1bn-2…b0)表示将二进制序列bn-1bn-2…b0转换成十进制数，即
Figure GDA0002486476170000096
中N与n的关系为N＝2n。例如，还是以图3所示的编码矩阵为例，第一辅助序列为
Figure GDA0002486476170000097
其前5位元素值为1，后3位元素值为0。根据公式
Figure GDA0002486476170000098
获取第二辅助序列。
具体地，假设各序列的序号从0开始排序，例如，第一辅助序列的第3位值为1，3的二进制表示为011，对其进行比特逆序排列之后，得到的二进制数为110，将二进制数110转换为十进制数，得到6。则表示第一辅助序列的第3位的值与第二辅助序列的第6位的值相同，即第二辅助序列的第6为值为1。根据上述方法，得到第二辅助序列为
Figure GDA0002486476170000099
根据第二辅助序列中值为0的元素，可以确定要打孔的3个第二比特为c3、c5、c7，所以与c3、c5、c7对应的第一比特u3、u5、u7可以设置为固定比特。其中，u3、u5、u7对应的行是c3、c5、c7对应的列中值为1的元素所在的行。
可选地，作为一个实施例，方法300还包括：在编码矩阵
Figure GDA00024864761700000910
的情况下，所述N-M个第二比特一一对应于所述编码矩阵的后N-M个列，所述BN为比特逆序排列矩阵。例如，BN可以是对N*N的单位矩阵的N个列进行比特逆序排序得到的矩阵。
例如，图4示出了本发明实施例中的比特逆序排列矩阵BN的确定方法，图4中的单位矩阵为8*8矩阵，单位矩阵的第m列与BN的第n列相同，并且对m的二进制数进行比特逆序排序后得到的数值等于n。换句话说，GN的第m列与
Figure GDA00024864761700000911
的第n列相同，其中N-1≥m，n≥0。
例如，图5示出了本发明又一实施例的Polar码的速率匹配方法的示意图。图5中所示的编码矩阵为对图3的编码矩阵进行比特逆序排序后得到的编码矩阵。由于比特逆序已经在编码过程中进行，所以图5中可以直接选取编码矩阵的后N-M列(在图5中，N＝8，M＝5，N-M＝3)对应的第二比特为要打码的第二比特，所以参与要打孔的第二比特c5、c6、c7的第一比特u3、u5、u7可以设置为固定比特。其中，u3、u5、u7对应的行是c5、c6、c7对应的列中值为1的元素所在的行。
可选地，作为一个实施例，在方法300中，在编码矩阵
Figure GDA0002486476170000101
的情况下，所述N-M个第二比特是根据N-M轮作业依次确定的，所述N-M轮作业的第1轮作业包括：确定所述N个列中的第N列对应的第二比特为要打孔的第二比特；所述N-M轮作业中的第j+1轮作业包括：确定(N-j)*(N-j)的辅助编码矩阵，所述辅助编码矩阵为所述编码矩阵删除前j轮确定的要打孔的第二比特对应的行和列之后得到的矩阵，1≤j≤N-M-1；从所述辅助编码矩阵的N-j个列中确定候选列，所述候选列只包含一个值为1的元素；从所述候选列中确定目标列；确定所述目标列对应的第二比特为所述要打孔的第二比特。
其中，上述(N-j)*(N-j)的辅助编码矩阵是编码矩阵删除前j轮确定的要打孔的第二比特对应的行和列之后得到的矩阵，该要打孔的第二比特对应的列可以指该要打孔的第二比特对应在编码矩阵的列，该要打孔的第二比特对应的行可以指该要打孔的第二比特对应的列中值为1的元素所在的行。
可选地，在方法300中，所述从所述候选列中确定目标列，包括：确定所述候选列中序号最靠前的候选列为所述目标列。
在本发明实施例中，通常情况下，编码矩阵中越靠前的列对应的极化信道的可靠度越小，在打孔时，选择序号靠前的候选列对应的第二比特为要打孔的第二比特，并在相应的极化信道放置固定比特，在其他可靠性较高的信道放置信息比特，可以提高Polar码的性能。上述列对应的极化信道，可以指编码矩阵的各列中值为1的元素所在的行对应的极化信道，对于候选列来说，每个候选列只包括一个值为1的元素，所以每个候选列只对应一个极化信道。
可选地，在方法300中，所述从所述候选列中确定目标列，包括：确定所述候选列中的每个候选列对应的行的码重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；确定所述候选列中对应的行的码重最小的候选列为所述目标列。
应理解，上述行的码重是指该行中值为1的元素的个数。
可选地，在方法300中，所述从所述候选列中确定目标列，包括：确定所述候选列中的每个候选列对应的行的极化权重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；确定所述候选列中对应的行的极化权重最小的候选列为所述目标列。上述行对应的极化权重，也可以指相应的极化信道(即候选列对应的行所对应的极化信道)对应的极化权重。其中，上述极化权重可以指可靠度的一种度量方法。极化权重可以用以下公式定义：
Figure GDA0002486476170000111
0≤i≤N-1，N＝2n，i＝D(bn-1bn-2…b0)，bj是二进制数。
在上述公式中，Wi表示极化权重，i表示极化信道的索引，i＝D(bn-1bn-2…b0)表示i的二进制表示，bn-1为最高位，b0为最低位。bj∈{0,1}，n是正整数。
下文将结合图6至图8，举例说明通过N-M轮作业确定N-M个要打孔的第二比特的方法，图6是本发明又一实施例的Polar码的速率匹配方法的示意图。其示出了根据第二比特对应的列的位置确定打孔模式的方法。其中，图6至图8中的编码矩阵GN均满足公式
Figure GDA0002486476170000112
图6所示的编码矩阵为8*8矩阵，假设母码的码长为8(即N＝8)，目标码长为6(即M＝6)。其中u0～u7表示编码矩阵的各行对应的第一比特，c0～c7表示编码后生成的8位母码。根据截短(Shorten)模式的要求，打孔比特涉及的第一比特只包含固定比特，从编码矩阵上看，要打孔的的第二比特对应的列是编码矩阵中只有一个“1”的列。由于编码矩阵
Figure GDA0002486476170000113
为下三角矩阵，所以第1轮作业中要打孔的第二比特必须是最后一个第二比特(即c7)。在第二轮作业中，将c7对应在编码矩阵的行和列删除，即删除编码矩阵最后一行和最后一列，得到第2轮作业的7*7的辅助编码矩阵。根据打孔的要求，将辅助编码矩阵中只有一个1的列作为候选列。从候选列中选择最靠前的列，作为下一个要打孔的第二比特。在第二轮作业中，候选列为c3、c5、c6对应的列。所以选择c3对应的列为目标列，即确定c3为第二轮作业中要打孔的第二比特。可以经过多轮上述作业，一直到Polar码达到目标码长。
图7示出了本发明又一实施例的Polar码的速率匹配方法的示意图，其示出了根据编码矩阵的各行的码重确定打孔模式。
图7所示的编码矩阵为8*8矩阵，假设母码的码长为8(即N＝8)，目标码长为4(即M＝4)。其中u0～u7表示编码矩阵的各行对应的第一比特，c0～c7表示编码后生成的8位母码。图7所示的方法中，与图6的方法相同或相似的内容可以参考图6有关描述，此处不再赘述。根据打孔要求，在第1轮作业中，确定要打孔的第二比特为最后一列对应的第二比特(即c7)；在第2轮作业中，候选列c3、c5、c6对应的列中值为1的元素所在的行的码重都为4，所以可以选择靠前的c3作为要打孔的第二比特。在第3轮作业中，候选列c5、c6对应的列中1所在的行的码重都为4，所以可以选择靠前的c5为要打孔的第二比特。如图7所示，在第4轮作业中，候选列为c1、c6对应的列，c1对应的列中1所在的行的码重为2，c6对应的列中1所在的行的码重为4。所以选择c1为要打孔的第二比特。从而可以将u1、u3、u5、u7设置为固定比特，其他第一比特可以根据极化信道的可靠性放置信息比特或固定比特。
图8示出了本发明又一实施例的Polar码的速率匹配方法的示意图，其示出了根据编码矩阵的各行的极化权重确定打孔模式。
图8所示的编码矩阵为8*8矩阵，假设母码的码长为8(即N＝8)，目标码长为6(即M＝6)。其中u0～u7表示编码矩阵的各行对应的第一比特，c0～c7表示编码后生成的8位母码。图8所示的方法中，与图6或图7的方法相同或相似的内容可以参考图6或图7有关描述，此处不再赘述。根据打孔要求，在第1轮作业中，确定要打孔的第二比特为最后一列对应的第二比特(即c7)；在第2轮作业中，在确定7*7的辅助编码矩阵之后，确定候选列为c3、c5、c6对应的列。由图8可知，编码矩阵的各行对应的极化权重依次为(0、1、1.1892、2.1892、1.4142、2.04142、2.6034、3.6034)。可以看出，在候选列中，c3对应的列中值为1的元素所在的行极化权重最小，可以选c3为要打孔的第二比特。从而可以将c3、c7对应的第一比特u3、u7设置为固定比特，可以根据对应的极化信道的可靠度，将其他第一比特设置为信息比特或固定比特。
在本发明实施例中，在Polar码的打孔长度为N-M的情况下，参与要打孔的N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于N个第一比特中的前M个第一比特，该N-M个第一比特为固定比特，即编码矩阵中的后N-M个行对应的可靠性较高的极化信道也可以用于放置除固定比特之外的信息比特，提高了Polar码的性能。
上文结合图1至图8详细描述了本发明实施例的Polar码的速率匹配方法，下文将结合图9和图10描述本发明实施例的装置。
图9是本发明实施例的装置900的示意图。应理解，图9的装置900能够实现图1至图8中的Polar码的速率匹配方法的各个步骤，为了简洁，适当省略重复的描述，该装置900可以是一种发送设备，装置900包括：
编码单元910，用于根据N*N的Polar码的编码矩阵对含N个第一比特的序列进行编码，生成含N个第二比特的母码，所述N个第一比特依序一一对应于所述编码矩阵的N个行，所述N个第二比特依序一一对应于所述编码矩阵的N个列；
确定单元920，用于从所述N个第二比特中确定要打孔的N-M个第二比特，其中，参与所述N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于所述N个第一比特中的前M个第一比特，所述N-M个第一比特为固定比特；
处理单元930，用于将所述N-M个第二比特打孔，以获取含M个第二比特的目标Polar码。
在本发明实施例中，在Polar码的打孔长度为N-M的情况下，参与要打孔的N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于N个第一比特中的前M个第一比特，该N-M个第一比特为固定比特，即编码矩阵中的后N-M个行对应的可靠性较高的极化信道也可以用于放置除固定比特之外的信息比特，提高了Polar码的性能。
图10是本发明实施例的装置1000的示意图。应理解，图10的装置1000能够实现图1至图8中的Polar码的速率匹配方法的各个步骤，为了简洁，适当省略重复的描述，该装置1000可以是一种发送设备，装置1000包括：
存储器1010，用于存储程序；
收发器1020，用于和其他设备进行通信；
处理器1030，用于执行存储器1010中的程序，当所述程序被执行时，所述处理器1030用于根据N*N的Polar码的编码矩阵和含N个第一比特的序列进行编码根据N*N的Polar码的编码矩阵对含N个第一比特的序列进行编码，生成含N个第二比特的母码，所述N个第一比特依序一一对应于所述编码矩阵的N个行，所述N个第二比特依序一一对应于所述编码矩阵的N个列；从所述N个第二比特中确定要打孔的N-M个第二比特，其中，参与所述N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于所述N个第一比特中的前M个第一比特，所述N-M个第一比特为固定比特；将所述N-M个第二比特打孔，以获取含M个第二比特的目标Polar码。
在本发明实施例中，在Polar码的打孔长度为N-M的情况下，参与要打孔的N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于N个第一比特中的前M个第一比特，该N-M个第一比特为固定比特，即编码矩阵中的后N-M个行对应的可靠性较高的极化信道也可以用于放置除固定比特之外的信息比特，提高了Polar码的性能。
可选地，本发明中的装置可以是基站，也可以是终端设备。或者是包含基站的功能的实体装置、包含终端设备功能的实体装置。本发明实施例所涉及到的基站(BaseStation，BS)是一种部署在无线接入网中用以为UE提供无线通信功能的装置。所述基站可以包括各种形式的宏基站，微基站，中继站，接入点等。在采用不同的无线接入技术的系统中，具有基站功能的设备的名称可能会有所不同。例如在LTE网络中，称为演进的节点B(evolved NodeB，eNB或eNodeB)，在第三代(3rd Generation，3G)网络中，称为节点B(NodeB)等等。本发明实施例所涉及到的UE终端设备可以包括各种具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其他处理设备，以及各种形式的用户设备(User Equipment，UE)，移动台(Mobile Station，MS)，终端(terminal)，终端设备(terminal device)等等。
另外，本文中术语“系统”和“网络”在本文中常被可互换使用。本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应理解，在本发明实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。
应理解，在本发明的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，该单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
该作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例该方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上某一实施例中的技术特征和描述，为了使申请文件简洁清楚，可以理解适用于其他实施例，在其他实施例不再一一赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (30)

1.一种极化Polar码的速率匹配方法，其特征在于，包括：
根据N*N的Polar码的编码矩阵对含N个第一比特的序列进行编码，生成含N个第二比特的母码，所述N个第一比特依序一一对应于所述编码矩阵的N个行，所述N个第二比特依序一一对应于所述编码矩阵的N个列；
从所述N个第二比特中确定要打孔的N-M个第二比特，其中，参与所述N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于所述N个第一比特中的前M个第一比特，所述N-M个第一比特为固定比特，N、M为正整数；
其中，所述参与N-M个第二比特编码的N-M个第一比特符合以下条件：所述N-M个第二比特对应所述编码矩阵中的N-M个目标列，所述N-M个目标列中值为1的元素所在的行为N-M个目标行，所述N-M个目标行对应的N-M个第一比特为所述参与N-M个第二比特编码的N-M个第一比特，所述N-M个目标行中的至少一个目标行属于所述N个行的前M个行；
将所述N-M个第二比特打孔，以获取含M个第二比特的目标Polar码。
2.如权利要求1所述的方法，其特征在于，所述编码矩阵为GN，其中，
Figure FDA0002486476160000011
表示log2N个矩阵F2的克罗内克Kronecker乘积。
3.如权利要求2所述的方法，其特征在于，所述N-M个第二比特的序号与第二序列中的元素的值相同，所述第二序列是第一序列的元素的值的比特逆序值的序列，所述第一序列为
Figure FDA0002486476160000012
4.如权利要求2所述的方法，其特征在于，所述N-M个第二比特的序号与第四序列中值由大到小的前N-M个元素的序号相同，所述第四序列是第三序列的元素的值的比特逆序值的序列，所述第三序列为
Figure FDA0002486476160000013
5.如权利要求2所述的方法，其特征在于，所述N-M个第二比特的序号与第二辅助序列
Figure FDA0002486476160000014
中值为0的元素的序号相同，其中，所述第二辅助序列
Figure FDA0002486476160000021
和第一辅助序列
Figure FDA0002486476160000022
满足公式
Figure FDA0002486476160000023
pi表示第二辅助序列的第i位元素的值，i＝D(bn-1bn-2…b0)，
Figure FDA0002486476160000024
0≤i≤N-1，N＝2n，bj是二进制数。
6.如权利要求1所述的方法，其特征在于，所述编码矩阵为GN，其中，
Figure FDA0002486476160000025
表示log2N个矩阵F2的克罗内克Kronecker乘积，所述BN为比特逆序排列矩阵，所述N-M个第二比特一一对应于所述编码矩阵的后N-M个列。
7.如权利要求2所述的方法，其特征在于，所述N-M个第二比特是根据N-M轮作业依次确定的，
所述N-M轮作业的第1轮作业包括：确定所述N个列中的第N列对应的第二比特为要打孔的第二比特；
所述N-M轮作业中的第j+1轮作业包括：
确定(N-j)*(N-j)的辅助编码矩阵，所述辅助编码矩阵为所述编码矩阵删除前j轮确定的要打孔的第二比特对应的行和列之后得到的矩阵，1≤j≤N-M-1；
从所述辅助编码矩阵的N-j个列中确定候选列，所述候选列只包含一个值为1的元素；
从所述候选列中确定目标列；
确定所述目标列对应的第二比特为所述要打孔的第二比特。
8.如权利要求7所述的方法，其特征在于，所述从所述候选列中确定目标列，包括：
确定所述候选列中序号最靠前的候选列为所述目标列。
9.如权利要求7所述的方法，其特征在于，所述从所述候选列中确定目标列，包括：
确定所述候选列中的每个候选列对应的行的码重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；
确定所述候选列中对应的行的码重最小的候选列为所述目标列。
10.如权利要求7所述的方法，其特征在于，所述从所述候选列中确定目标列，包括：
确定所述候选列中的每个候选列对应的行的极化权重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；
确定所述候选列中对应的行的极化权重最小的候选列为所述目标列。
11.一种装置，其特征在于，包括：
编码单元，用于根据N*N的Polar码的编码矩阵对含N个第一比特的序列进行编码，生成含N个第二比特的母码，所述N个第一比特依序一一对应于所述编码矩阵的N个行，所述N个第二比特依序一一对应于所述编码矩阵的N个列；
确定单元，用于从所述N个第二比特中确定要打孔的N-M个第二比特，其中，参与所述N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于所述N个第一比特中的前M个第一比特，所述N-M个第一比特为固定比特，N，M为正整数；
其中，所述参与N-M个第二比特编码的N-M个第一比特符合以下条件：所述N-M个第二比特对应所述编码矩阵中的N-M个目标列，所述N-M个目标列中值为1的元素所在的行为N-M个目标行，所述N-M个目标行对应的N-M个第一比特为所述参与N-M个第二比特编码的N-M个第一比特，所述N-M个目标行中的至少一个目标行属于所述N个行的前M个行；
处理单元，用于将所述N-M个第二比特打孔，以获取含M个第二比特的目标Polar码。
12.如权利要求11所述的装置，其特征在于，所述编码矩阵为GN，其中，
Figure FDA0002486476160000031
表示log2N个矩阵F2的克罗内克Kronecker乘积。
13.如权利要求12所述的装置，其特征在于，所述N-M个第二比特的序号与第二序列中的元素的值相同，所述第二序列是第一序列的元素的值的比特逆序值的序列，所述第一序列为
Figure FDA0002486476160000032
14.如权利要求12所述的装置，其特征在于，所述N-M个第二比特的序号与第四序列中值由大到小的前N-M个元素的序号相同，所述第四序列是第三序列的元素的值的比特逆序值的序列，所述第三序列为
Figure FDA0002486476160000033
15.如权利要求12所述的装置，其特征在于，所述N-M个第二比特的序号与第二辅助序列
Figure FDA0002486476160000041
中值为0的元素的序号相同，其中，所述第二辅助序列
Figure FDA0002486476160000042
和第一辅助序列
Figure FDA0002486476160000043
满足公式
Figure FDA0002486476160000044
pi表示第二辅助序列的第i位元素的值，i＝D(bn-1bn-2…b0)，
Figure FDA0002486476160000045
0≤i≤N-1，N＝2n，bj是二进制数。
16.如权利要求11所述的装置，其特征在于，所述编码矩阵为GN，其中，
Figure FDA0002486476160000046
表示log2N个矩阵F2的克罗内克Kronecker乘积，所述BN为比特逆序排列矩阵，所述N-M个第二比特一一对应于所述编码矩阵的后N-M个列。
17.如权利要求12所述的装置，其特征在于，所述N-M个第二比特是根据N-M轮作业依次确定的，所述N-M轮作业的第1轮作业包括：确定所述N个列中的第N列对应的第二比特为要打孔的第二比特；所述N-M轮作业中的第j+1轮作业包括：确定(N-j)*(N-j)的辅助编码矩阵，所述辅助编码矩阵为所述编码矩阵删除前j轮确定的要打孔的第二比特对应的行和列之后得到的矩阵，1≤j≤N-M-1；从所述辅助编码矩阵的N-j个列中确定候选列，所述候选列只包含一个值为1的元素；从所述候选列中确定目标列；确定所述目标列对应的第二比特为所述要打孔的第二比特。
18.如权利要求17所述的装置，其特征在于，所述从所述候选列中确定目标列，包括：确定所述候选列中序号最靠前的候选列为所述目标列。
19.如权利要求17所述的装置，其特征在于，所述从所述候选列中确定目标列，包括：确定所述候选列中的每个候选列对应的行的码重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；确定所述候选列中对应的行的码重最小的候选列为所述目标列。
20.如权利要求17所述的装置，其特征在于，所述从所述候选列中确定目标列，包括：确定所述候选列中的每个候选列对应的行的极化权重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；确定所述候选列中对应的行的极化权重最小的候选列为所述目标列。
21.一种装置，其特征在于，包括：
收发器，用于和其他设备进行通信；
存储器，用于存储程序；
处理器，用于执行所述存储器存储的所述程序，当所述程序被执行时，所述处理器用于根据N*N的Polar码的编码矩阵对含N个第一比特的序列进行编码，生成含N个第二比特的母码，所述N个第一比特依序一一对应于所述编码矩阵的N个行，所述N个第二比特依序一一对应于所述编码矩阵的N个列；从所述N个第二比特中确定要打孔的N-M个第二比特，其中，参与所述N-M个第二比特的编码的N-M个第一比特中的至少一个第一比特属于所述N个第一比特中的前M个第一比特，所述N-M个第一比特为固定比特；将所述N-M个第二比特打孔，以获取含M个第二比特的目标Polar码，N，M为正整数；
其中，所述参与N-M个第二比特编码的N-M个第一比特符合以下条件：所述N-M个第二比特对应所述编码矩阵中的N-M个目标列，所述N-M个目标列中值为1的元素所在的行为N-M个目标行，所述N-M个目标行对应的N-M个第一比特为所述参与N-M个第二比特编码的N-M个第一比特，所述N-M个目标行中的至少一个目标行属于所述N个行的前M个行。
22.如权利要求21所述的装置，其特征在于，所述编码矩阵为GN，其中，
Figure FDA0002486476160000051
表示log2N个矩阵F2的克罗内克Kronecker乘积。
23.如权利要求22所述的装置，其特征在于，所述N-M个第二比特的序号与第二序列中的元素的值相同，所述第二序列是第一序列的元素的值的比特逆序值的序列，所述第一序列为
Figure FDA0002486476160000052
24.如权利要求22所述的装置，其特征在于，所述N-M个第二比特的序号与第四序列中值由大到小的前N-M个元素的序号相同，所述第四序列是第三序列的元素的值的比特逆序值的序列，所述第三序列为
Figure FDA0002486476160000053
25.如权利要求22所述的装置，其特征在于，所述N-M个第二比特的序号与第二辅助序列
Figure FDA0002486476160000054
中值为0的元素的序号相同，其中，所述第二辅助序列
Figure FDA0002486476160000061
和第一辅助序列
Figure FDA0002486476160000062
满足公式
Figure FDA0002486476160000063
pi表示第二辅助序列的第i位元素的值，i＝D(bn-1bn-2…b0)，
Figure FDA0002486476160000064
0≤i≤N-1，N＝2n，bj是二进制数。
26.如权利要求21所述的装置，其特征在于，所述编码矩阵为GN，其中，
Figure FDA0002486476160000065
表示log2N个矩阵F2的克罗内克Kronecker乘积，所述BN为比特逆序排列矩阵，所述N-M个第二比特一一对应于所述编码矩阵的后N-M个列。
27.如权利要求22所述的装置，其特征在于，所述N-M个第二比特是根据N-M轮作业依次确定的，所述N-M轮作业的第1轮作业包括：确定所述N个列中的第N列对应的第二比特为要打孔的第二比特；所述N-M轮作业中的第j+1轮作业包括：确定(N-j)*(N-j)的辅助编码矩阵，所述辅助编码矩阵为所述编码矩阵删除前j轮确定的要打孔的第二比特对应的行和列之后得到的矩阵，1≤j≤N-M-1；从所述辅助编码矩阵的N-j个列中确定候选列，所述候选列只包含一个值为1的元素；从所述候选列中确定目标列；确定所述目标列对应的第二比特为所述要打孔的第二比特。
28.如权利要求27所述的装置，其特征在于，所述从所述候选列中确定目标列，包括：确定所述候选列中序号最靠前的候选列为所述目标列。
29.如权利要求27所述的装置，其特征在于，所述从所述候选列中确定目标列，包括：确定所述候选列中的每个候选列对应的行的码重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；确定所述候选列中对应的行的码重最小的候选列为所述目标列。
30.如权利要求27所述的装置，其特征在于，所述从所述候选列中确定目标列，包括：确定所述候选列中的每个候选列对应的行的极化权重，所述每个候选列对应的行是所述每个候选列中值为1的元素所在的行；确定所述候选列中对应的行的极化权重最小的候选列为所述目标列。
CN201610664998.4A 2016-08-11 2016-08-11 极化码的速率匹配方法和装置 Active CN107733554B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201610664998.4A CN107733554B (zh) 2016-08-11 2016-08-11 极化码的速率匹配方法和装置
JP2019506674A JP2019525630A (ja) 2016-08-11 2017-06-30 分極化符号のレートマッチング方法および装置
EP17838465.7A EP3484054B1 (en) 2016-08-11 2017-06-30 Rate matching method and device for polar code
PCT/CN2017/091057 WO2018028335A1 (zh) 2016-08-11 2017-06-30 极化码的速率匹配方法和装置
US16/272,937 US10784900B2 (en) 2016-08-11 2019-02-11 Rate matching method and apparatus for polar code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610664998.4A CN107733554B (zh) 2016-08-11 2016-08-11 极化码的速率匹配方法和装置

Publications (2)

Publication Number Publication Date
CN107733554A CN107733554A (zh) 2018-02-23
CN107733554B true CN107733554B (zh) 2020-09-25

Family

ID=61162638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610664998.4A Active CN107733554B (zh) 2016-08-11 2016-08-11 极化码的速率匹配方法和装置

Country Status (5)

Country Link
US (1) US10784900B2 (zh)
EP (1) EP3484054B1 (zh)
JP (1) JP2019525630A (zh)
CN (1) CN107733554B (zh)
WO (1) WO2018028335A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10498481B2 (en) * 2017-01-09 2019-12-03 Mediatek Inc. Broadcast channel enhancement with polar code
US10666392B2 (en) * 2018-03-29 2020-05-26 Huawei Technologies Co., Ltd. Apparatus and methods for rate matching in polar coding
CN108880752B (zh) * 2018-06-15 2021-05-25 安徽大学 一种针对于信息位固定情形的极化码穿刺通信方法
CN110048727B (zh) * 2019-04-18 2021-05-25 中南大学 任意码长的Polar码编码方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103778958A (zh) * 2012-10-17 2014-05-07 三星电子株式会社 控制非易失性存储器件的控制器以及控制器的操作方法
WO2015100572A1 (zh) * 2013-12-31 2015-07-09 华为技术有限公司 一种Polar码的处理方法、系统及无线通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103023618B (zh) * 2013-01-11 2015-04-22 北京邮电大学 一种任意码长的极化编码方法
US9768915B2 (en) * 2013-08-20 2017-09-19 Lg Electronics Inc. Method for transmitting data by using polar coding in wireless access system
WO2015100561A1 (zh) * 2013-12-30 2015-07-09 华为技术有限公司 极化码的速率匹配方法及装置
KR102157667B1 (ko) * 2014-05-15 2020-09-18 삼성전자주식회사 천공 장치 및 그의 천공 방법
US9742440B2 (en) * 2015-03-25 2017-08-22 Samsung Electronics Co., Ltd HARQ rate-compatible polar codes for wireless channels
US10171204B2 (en) * 2016-05-13 2019-01-01 Mediatek Inc. Coded bit puncturing for polar codes
US10469104B2 (en) * 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
US10432234B2 (en) * 2016-07-19 2019-10-01 Mediatek Inc. Low complexity rate matching for polar codes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103778958A (zh) * 2012-10-17 2014-05-07 三星电子株式会社 控制非易失性存储器件的控制器以及控制器的操作方法
WO2015100572A1 (zh) * 2013-12-31 2015-07-09 华为技术有限公司 一种Polar码的处理方法、系统及无线通信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Novel Puncturing Scheme for Polar Codes;Runxin Wang，et al;《IEEE Communications Letters》;20141024;第I-IV节 *

Also Published As

Publication number Publication date
WO2018028335A1 (zh) 2018-02-15
EP3484054B1 (en) 2021-03-03
CN107733554A (zh) 2018-02-23
US10784900B2 (en) 2020-09-22
EP3484054A1 (en) 2019-05-15
JP2019525630A (ja) 2019-09-05
EP3484054A4 (en) 2019-07-24
US20190173491A1 (en) 2019-06-06

Similar Documents

Publication Publication Date Title
JP6813663B2 (ja) ポーラ符号化方法、装置、およびデバイス
CN106877973B (zh) 极化码处理的方法及通信设备
CN115173991B (zh) 一种速率匹配的方法和装置
US11057054B2 (en) Channel coding method and apparatus in communication system
CN107733554B (zh) 极化码的速率匹配方法和装置
CN107800510B (zh) 极化Polar码编码的方法及装置
CN110690941B (zh) Polar码的速率匹配方法及装置
CN108540260B (zh) 用于确定Polar码编解码的方法、装置和可存储介质
KR102289928B1 (ko) 데이터 프로세싱 방법 및 디바이스
EP4195546A1 (en) Coding method and device
EP3641172B1 (en) Information processing method and communication apparatus
CN109245852B (zh) Polar码的速率匹配方法及装置
CN113364503B (zh) 反馈码本的方法、终端设备和网络设备
WO2017206055A1 (zh) 用于打孔的方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant