CN109075805B - 实现极化码的设备和方法 - Google Patents

实现极化码的设备和方法 Download PDF

Info

Publication number
CN109075805B
CN109075805B CN201680085656.5A CN201680085656A CN109075805B CN 109075805 B CN109075805 B CN 109075805B CN 201680085656 A CN201680085656 A CN 201680085656A CN 109075805 B CN109075805 B CN 109075805B
Authority
CN
China
Prior art keywords
code
auxiliary
auxiliary code
matrix
parent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680085656.5A
Other languages
English (en)
Other versions
CN109075805A (zh
Inventor
奥列格·菲特维奇·库尔马耶夫
阿列克谢·米哈伊洛维奇·瑞森金
瓦西里·斯坦尼斯拉维奇·乌萨秋克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN109075805A publication Critical patent/CN109075805A/zh
Application granted granted Critical
Publication of CN109075805B publication Critical patent/CN109075805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及利用改进的汉明距离实现广义极化码的设备和方法。例如，本发明涉及用于编码数据矢量z的编码器(110)，其中编码器(110)包括处理器(111)，其用于将数据z通过公式进行编码，输出码字c，其中，公式为
Figure DDA0001862533430000011
所述
Figure DDA0001862533430000012
使得c＝z.W.A，其中W是使得W.VT＝0的矩阵，在公式(I)中，
Figure DDA0001862533430000013
表示矩阵F与其自身的m次克罗内克积，其中约束矩阵V包括除了父极化码的约束矩阵V0之外的第一辅助码的约束矩阵V1和第二辅助码C2的约束矩阵V2。
Figure DDA0001862533430000014

Description

实现极化码的设备和方法
技术领域
通常，本发明涉及通信系统中的数据编码和译码。更具体地说，本发明涉及利用极化码编码和译码数据的设备和方法。此外，本发明涉及用于生成极化码的紧凑规范的方法。
背景技术
在有噪通信信道上进行可靠的数据传输需要使用某种纠错编码。极化码被证明可以实现许多信道的香农容量(参见IEEE信息理论会刊2009年7月第55卷第8期第3051-3073页，作者为E.Arikan的“信道极化：一种用于构造对称二进制无记忆信道的容量实现代码的方法”(E.Arikan，“Channel polarization：A method for constructing capacityachieving codes for symmetric binary-input memoryless channels”，IEEE Trans.onInf.Theory，vol.55，no.7，pp.3051-3073，July 2009))。然而，具有实际参数的极化码的性能通常不令人满意。
最近，极化子码被证明比经典极化码具有更高的最小距离，并且在列表、序列和块序列译码下提供更好的性能(参见IEEE关于通信所选领域期刊2016年2月第34(2)卷第254-266页，作者为P.Trifonov和V.Miloslavskaya的“极化子码”(P.Trifonov andV.Miloslavskaya，“Polar subcodes”，IEEE Journal on Selected Areas inCommunications，34(2)：254-266，February 2016))。然而，极化子码的性能仍然可以提高。而且，在低信噪比(signal-to-noise ratio，SNR)区域中，块序列译码算法可能需要大量迭代用于近-最大似然(maximum likelihood，ML)译码。
极化子码实际实现中出现的另一个问题是其规范的复杂度，即定义这些代码以便其可以由处理器执行。通常，通信系统需要实现具有不同参数的多个代码。所有这些代码的说明，即其规范，必须在发射器和接收器以紧凑形式存储。
通常GF(2)上的一个(n＝2m，k)极化子码C是一组向量c＝zWA，其中W是k×n矩阵，
Figure GDA0002812481140000011
Figure GDA0002812481140000012
表示矩阵F与其自身的m次克罗内克积。通过选择矩阵W来获得经典的极化码，使得W的每一列具有至多权重1，并且每行具有权重1。通过选择矩阵W来获得极化子码，使得矢量c也是具有足够高的最小距离的一些父码的码字，即cHT＝0，其中H是父码的校验矩阵。扩展的博斯-乔赫里-霍克文黑姆(Bose-Chaudhuri-Hocquenghem，BCH)码被证明是良好的父码。
定义极化子码的等效方式是将其视为一组向量c＝uA，其中uVT＝0且V是(n-k)×n约束矩阵，使得WVT＝0。通过采用高斯消除法，矩阵V可以转换成一种形式，使得每列中至多有一行结束。这样做，可以得到偏振变换A的输入符号ui的以下一组约束：
Figure GDA0002812481140000013
其中ji表示矩阵V的第i行中的最后一个非零项的位置。符号ji被称为动态冻结符号，其可以被认为是用于构造经典极化码的静态冻结符号的概念的概括。构造极化子码的标准方法是构造约束矩阵V0＝HAT，其中，如上所述，H是合适的父码的校验矩阵，并且为某个特定通信信道的连续消除译码下的具有最高错误概率Pji的符号引入附加约束uji＝0(所谓的静态冻结约束)。因此，矩阵V可以表示为：
Figure GDA0002812481140000021
其中E是由权重为1的行组成的矩阵。
用于指定极化码的现有技术基本上简化为指定信道的参数，以及用于计算误差概率Pi的特定方法，使得可以重新构造冻结符号ji的集合
Figure GDA0002812481140000027
解决这一问题的三种方法在现有技术中是已知的：
首先，密度演化(参见IEEE信息理论会刊2013年10月第59(10)卷第6562-6582页，作者为I.Tal和A.Vardy的“如何构造极化码”(I.Tal，A.Vardy，“How to construct polarcodes”，IEEE Transactions on Information Theory，59(10)：6562-6582，October2013))是用于计算复杂度为O(nμ2logμ)的误差概率Pi，0≤i＜n的最佳且精确的方法，其中μ为几百的量级，这对于在线代码构造来说是不切实际的。
其次，在IEEE通信学报2012年11月第60(11)卷第3221-3227页，作者为Trifonov的“极化码的高效设计与译码”(P.Trifonov，“Efficient design and decoding of polarcodes”，IEEE Transactions on Communications，60(11)：3221-3227，November 2012)中描述的高斯近似方法具有复杂度O(n)。但是，这种方法需要对超越函数进行评估，因此在硬件中很难实现。
第三，在二进制擦除信道(binary erasure channel，BEC)近似方法中，以擦除概率Z0，0在二进制擦除信道上传输极化码的码字的情况下，将Pφ作为连续抵消译码下的擦除概率Pφ＝Zm，φ，其中Zm，2φ＝2Zm-1，φ-(Zm-1，φ)2，Zm，2φ+1＝(Zm-1，φ)2(参见IEEE信息理论会刊2009年7月第55卷第8期第3051-3073页，作者为E.Arikan的“信道极化：一种用于构造对称二进制无记忆信道的容量实现代码的方法”(E.Arikan，“Channel polarization：A method forconstructing capacity achieving codes for symmetric binary-input memorylesschannels”，IEEE Trans.on Inf.Theory，vol.55，no.7，pp.3051-3073，July2009))。这种方法的复杂度为O(n)，但是它产生了BEC以外的通道的次优码。
因此，需要改进设备和方法，以便使用极化码(特别是极化子码)对数据进行编码和译码，并有效地指定这些代码。
发明内容
本发明的目的是提供改进的设备和方法，以便使用极化码对数据进行编码和译码。此外，本发明的目的是提供一种有效地生成极化码规范的方法。
根据第一方面，本发明涉及一种用于编码数据的编码器。该编码器包括处理器，该处理器用于使用(n，k，d)父极化码C将数据通过公式进行编码，输出码字
Figure GDA0002812481140000022
其中，该公式为：
Figure GDA0002812481140000023
Figure GDA0002812481140000024
表示数据，其中
Figure GDA0002812481140000025
其中
Figure GDA0002812481140000026
表示矩阵F与其自身的m次克罗内克积，约束矩阵V由以下等式定义：
Figure GDA0002812481140000031
其中，V0表示父极化码的约束矩阵，V1表示第一辅助码C1的约束矩阵，V2表示第二辅助码C2的约束矩阵，E表示由权重1的行构成的矩阵。
根据本发明的第一方面，通过编码器对数据进行编码，允许在顺序/列表译码过程的早期阶段使用大量的冻结约束。这反过来又允许减少由译码器探测的代码树中的高概率路径的数量，由此减少了所执行的平均迭代次数和译码器丢失正确路径的概率。因此，根据本发明的第一方面，通过编码器对数据进行编码在高SNR区域中提供了更好的性能，并且与使用常规极化子码的编码器相比，显着降低了编码复杂度。
在根据第一方面的编码器的第一种可能的实现方式中，第一辅助码C1限定最小距离d1，该最小距离d1大于或等于父极化码C的最小距离d。
在根据第一方面或第一方面的第一种实现方式的编码器的第二种可能的实现方式中，第二辅助码C2限定最小距离d2，该最小距离d2大于或等于父极化码C的最小距离d的一半。
在根据第一方面或第一方面的第一或第二实现方式的编码器的第三种可能的实现方式中，处理器用于递归地生成第一辅助码C1的约束矩阵V1和/或第二辅助码C2的约束矩阵V2。
在根据第一方面的第三种实现方式的编码器的第四种可能的实现方式中，处理器用于通过以与约束矩阵V相同的方式生成第一辅助码C1的约束矩阵V1，并且通过以与约束矩阵V相同的方式生成第二辅助码C2的约束矩阵V2，来生成第一辅助码C1的约束矩阵V1和第二辅助码C2的约束矩阵V2。
在根据第一方面或第一方面的第一种至第四种实现方式中任一种的编码器的第五种可能的实现方式中，父极化码C、第一辅助码C1和/或第二辅助码C2是扩展的博斯-乔赫里-霍克文黑姆(BCH)码。
在根据第一方面或第一方面的第一种至第五种实现方式中任一种的编码器的第六种可能的实现方式中，编码器还包括存储器，该存储器包括父极化码C、第一辅助码C1和/或第二辅助码C2的规范，其中该规范基于二进制擦除信道BEC的父极化码C、第一辅助码C1和/或第二辅助码C2的近似值。
在根据第一方面的第六种实现方式的编码器的第七种可能的实现方式中，父极化码C、第一辅助码C1和/或第二辅助码C2的规范通过以下步骤生成：确定极化码的第一冻结集合；使用二进制擦除信道(BEC)确定极化码的近似值的第二冻结集合；以及将第一冻结集合和第二冻结集合之间的差值存储在编码器的存储器中。
根据第二方面，本发明涉及用于编码数据的方法，其中该方法包括使用(n，k，d)父极化码C将数据通过公式进行编码，获得码字
Figure GDA0002812481140000032
其中，公式为
Figure GDA0002812481140000033
其中，
Figure GDA0002812481140000034
Figure GDA0002812481140000035
表示数据，其中
Figure GDA0002812481140000036
其中
Figure GDA0002812481140000037
表示矩阵F与其自身的m次克罗内克积，其中约束矩阵V由以下等式定义：
Figure GDA0002812481140000041
其中V0表示父极化码的约束矩阵，V1表示第一辅助码C1的约束矩阵，V2表示第二辅助码C2的约束矩阵，E表示由权重1的行构成的矩阵。
根据本发明的第二方面的方法可以由根据本发明的第一方面的编码器执行。根据本发明的第二方面的方法的其他特征直接源自根据本发明的第一方面的编码器的功能及其不同的实现方式。
根据第三方面，本发明涉及一种用于译码码字的译码器，其中该译码器包括处理器，该处理器用于使用(n，k，d)父极化码C将该码字
Figure GDA0002812481140000042
通过公式进行译码，输出数据，该公式为
Figure GDA0002812481140000043
其中，
Figure GDA0002812481140000044
Figure GDA0002812481140000045
表示数据，其中
Figure GDA0002812481140000046
其中
Figure GDA0002812481140000047
表示矩阵F与其自身的m次克罗内克积，其中约束矩阵V由以下等式定义：
Figure GDA0002812481140000048
其中V0表示该父极化码的该约束矩阵，V1表示第一辅助码C1的该约束矩阵，V2表示第二辅助码C2的该约束矩阵，E表示由权重1的行构成的矩阵。
在根据第三方面的译码器的第一种可能的实现方式中，C1限定最小距离d1，该最小距离d1大于或等于该父极化码C的该最小距离d。
在根据第三方面或第三方面的第一种实现方式的译码器的第二种可能的实现方式中，第二辅助码C2限定最小距离d2，该最小距离d2大于或等于该父极化码C的最小距离d的一半。
在根据第三方面或第三方面的第二种实现方式的译码器的第三种可能的实现方式中，处理器用于递归地生成第一辅助码C1的约束矩阵V1和/或第二辅助码C2的约束矩阵V2。
在根据第三方面的第三种实现方式的译码器的第四种可能的实现方式中，处理器用于通过以与约束矩阵V相同的方式生成第一辅助码C1的约束矩阵V1，并且通过以与约束矩阵V相同的方式生成第二辅助码C2的约束矩阵V2，来生成第一辅助码C1的约束矩阵V1和第二辅助码C2的约束矩阵V2。
在根据第三方面或第三方面的第一种至第四种实现方式中的任一种的译码器的第五种可能的实现方式中，父极化码C、第一辅助码C1和/或第二辅助码C2是扩展的博斯-乔赫里-霍克文黑姆(BCH)码。
在根据第三方面或第三方面的第一种至第五种实现方式中的任一种的译码器的第六种可能的实现方式中，译码器还包括存储器，该存储器包括父极化码C、第一辅助码C1和/或第二辅助码C2的规范，其中该规范基于二进制擦除信道BEC的父极化码C、第一辅助码C1和/或第二辅助码C2的近似值。
在根据第三方面的第六种实现方式的译码器的第七种可能的实现方式中，父极化码C、第一辅助码C1和/或第二辅助码C2的规范通过以下步骤生成：确定极化码的第一冻结集合；使用二进制擦除信道(BEC)确定极化码的近似值的第二冻结集合；以及将第一冻结集合和第二冻结集合之间的差值存储在译码器的存储器中。
根据第四方面，本发明涉及一种用于译码码字的方法，其中该方法包括使用(n，k，d)的父极化码C，将该码字
Figure GDA0002812481140000051
通过公式进行译码，获得数据，该公式为：
Figure GDA0002812481140000052
其中
Figure GDA0002812481140000053
Figure GDA0002812481140000054
表示数据，其中
Figure GDA0002812481140000055
其中
Figure GDA0002812481140000056
表示矩阵F与其自身的m次克罗内克积，并且其中该约束矩阵V由以下等式定义：
Figure GDA0002812481140000057
其中V0表示该父极化码的该约束矩阵，V1表示第一辅助码C1的该约束矩阵，V2表示第二辅助码C2的该约束矩阵，E表示由权重1的行构成的矩阵。
根据本发明的第四方面的方法可以由根据本发明的第三方面的译码器执行。根据本发明的第四方面的方法的其他特征直接源自根据本发明的第三方面的译码器的功能及其不同的实现方式。
根据第五方面，本发明涉及一种提供极化码的紧凑规范的方法，其中该方法包括以下步骤：确定极化码的第一冻结集合；使用二进制擦除信道(BEC)确定该极化码的近似值的第二冻结集合；并确定第一冻结集合和第二冻结集合之间的差异。
根据第六方面，本发明涉及一种计算机程序，该计算机程序包括用于在计算机上执行根据本发明的第二方面的方法、根据本发明的第四方面的方法或根据本发明的第五方面的方法的程序代码。
本发明可以在硬件和/或软件中来实现。
附图说明
将参照以下附图描述本发明的其他实施例，其中：
图1为一种通信系统的示意图，该通信系统包括根据一个实施例的编码器和根据一个实施例的译码器；
图2示出了根据一个实施例的用于生成极化码的两个示例约束矩阵；
图3示出了根据一个实施例的用于生成极化码的一个示例约束矩阵；
图4示出了根据一个实施例的用于生成极化码的一个示例约束矩阵；
图5示出了用于在序列和块序列译码的上下文中比较递归极化子码和常规非递归极化子码的性能的图表；
图6示出了用于在顺序译码的上下文中比较递归极化子码和常规非递归极化子码的复杂度的图；以及
图7示出了用于比较在本发明的实施例中实现的紧凑代码规范与常规代码规范的效率的表格。
在附图中，相同的附图标记将用于相同或功能等同的特征。
具体实施方式
以下描述参考了形成本公开的一部分的附图，并且在附图中通过示例的方式示出了可以放置本发明的特定方面。应该理解，本发明可以放置在其他方面，并且可以在不脱离本发明的范围的情况下进行结构或逻辑上的改变。
例如，应该理解，与所描述的方法相关的公开通常也将适用于用于执行该方法的相应的设备或系统，反之亦然。例如，如果描述了特定的方法步骤，那么相应的设备可以包括执行所描述的方法步骤的单元，即使这些单元未在附图中明确描述或示出。
此外，在下面的详细描述中，描述了具有功能块或处理单元的实施例，其相互连接或交换信号。应该理解的是，本发明还涵盖包括布置在下文描述的实施例的功能块或处理单元之间的附加功能块或处理单元的实施例。
最后，应该理解，除非另外特别说明，本文描述的各种示例性方面的特征可以彼此组合。
图1为图示通信系统100的示意图，通信系统100包括可以经由通信信道120进行通信的编码器110和译码器130。
编码器110包括处理器111和存储器113，并且用于对数据进行编码。类似地，译码器130包括处理器131和存储器133，并且用于对数据进行译码，尤其是由编码器110编码的数据。编码器110和/或译码器130可以被实现为通信设备的一部分，诸如移动电话或蜂窝通信网络的基站。
为了减少译码错误概率和序列译码的复杂度，本发明的实施例提供了递归极化子码。递归极化子码的约束矩阵由下式给出
Figure GDA0002812481140000061
其中V1和V2是一些辅助(n/2，ki，di)码C1和C2的约束矩阵。
因此，在一个实施例中，编码器110的处理器111用于使用(n，k，d)父极化码C将数据通过公式进行编码，输出码字
Figure GDA0002812481140000062
其中，公式为：
Figure GDA0002812481140000063
Figure GDA0002812481140000064
表示数据，其中
Figure GDA0002812481140000065
其中
Figure GDA0002812481140000066
表示矩阵F与其自身的m次克罗内克积。(n，k，d)定义了父极化码C的长度n、信息比特k的数量(即数据的长度)以及父极化码C的最小距离d。约束矩阵V由以下等式定义：
Figure GDA0002812481140000071
其中V0表示父极化码的约束矩阵，V1表示第一辅助码C1的约束矩阵，V2表示第二辅助码C2的约束矩阵，E表示由权重1的行构成的矩阵。在一个实施例中，第一辅助码C1和/或第二辅助码C2是足够小阶的雷德-穆勒(Reed-Muller)码的子码。矩阵E的权重1的行定义了静态冻结约束，在一个实施例中，静态冻结约束通过极化转换被施加到低容量的比特子信道上。
同样，在一个实施例中，译码器130的处理器131用于使用(n，k，d)父极化码C将码字
Figure GDA0002812481140000072
通过公式进行译码，输出数据，公式为
Figure GDA0002812481140000073
其中，
Figure GDA0002812481140000074
Figure GDA0002812481140000075
表示数据，其中
Figure GDA0002812481140000076
其中
Figure GDA0002812481140000077
表示矩阵F与其自身的m次克罗内克积，并且其中该约束矩阵V由以下等式定义：
Figure GDA0002812481140000078
其中V0表示该父极化码的该约束矩阵，V1表示第一辅助码C1的该约束矩阵，V2表示第二辅助码C2的该约束矩阵，E表示由权重1的行构成的矩阵。
在一个实施例中，辅助码的参数以它们具有足够高的最小距离的方式来选择，即
Figure GDA0002812481140000079
可以使用与父码的约束矩阵V0相同的方式递归地构造辅助码的约束矩阵V1和V2。因此，本发明的实施例允许将更多的冻结约束引入到序列/列表译码过程的早期阶段。这允许减少由译码器探测的代码树中的高概率路径的数量，由此减少了所执行的平均迭代次数和译码器丢失正确路径的概率。
在一个实施例中，代码可以按以下方式构造：
1、构造父(n，k′，d)扩展BCH码的动态冻结约束；
2、为辅助(ni，ki，di)扩展BCH码构造动态冻结约束；
3、结合父码和辅助码的约束矩阵以得到r′×n矩阵V’，令
Figure GDA00028124811400000710
4、使用所描述的技术(例如，IEEE信息理论会刊2013年10月第59(10)卷第6562-6582页，作者为I.Tal和A.Vardy的“如何构造极化码”(I.Tal，A.Vardy，“How to constructpolar codes”，IEEE Transactions on Information Theory，59(10)：6562-6582，October2013)或IEEE通信学报2012年11月第60(11)卷第3221-3227页，作者为Trifonov的“极化码的高效设计与译码”(P.Trifonov，“Efficient design and decoding of polar codes”，IEEE Transactions on Communications，60(11)：3221-3227，November 2012))来计算比特子信道
Figure GDA0002812481140000081
0≤φ＜2m中的错误概率；以及5、找出具有最高误差概率的n-r′-k个索引
Figure GDA0002812481140000082
并定义附加约束uφ＝0。
在一个实施例中，父极化码C、第一辅助码C1和/或第二辅助码C2是扩展的博斯-乔赫里-霍克文黑姆(BCH)码。扩展的BCH父码或辅助码的校验矩阵由下式给出
Figure GDA0002812481140000083
其中xi是GF(2m)的不同值。该矩阵的每一行都会导致以下形式的一系列冻结约束：
Figure GDA0002812481140000084
可以证明，在与具有高错误概率的比特子信道相对应的附加约束ui＝0组合之后，由(1)定义的大多数等式成为平凡约束(即，
Figure GDA0002812481140000085
)。
与非平凡约束
Figure GDA0002812481140000086
相对应的校验矩阵行被称为活动行。在一个实施例中，仅指定约束矩阵的活动行(即整数t)。
在一个实施例中，按照以下方式指定剩余的静态冻结约束。指定定义二进制擦除信道(BEC)的参数Z0，0，并且仅为BEC构造的极化码的静态冻结符号索引(即，整数i：ui＝0)与所考虑的极化子码之间的对称差异被作为规范的一部分进行存储。如本领域技术人员所知，两个集合A和D的对称差异是它们的并集排除它们的交集，即AΔB＝(A∪B)\(A∩B)。
因此，本发明提供了一种生成极化码的紧凑规范的方法，其中该方法包括以下步骤：确定极化码的第一冻结集合；使用二进制擦除信道(BEC)确定该极化码的近似值的第二冻结集合；并确定第一冻结集合和第二冻结集合之间的差值。这样的紧凑规范可以存储在编码器110的存储器113中和/或译码器130的存储器133中。
令
Figure GDA0002812481140000087
是长度为n＝2m的代码的平凡冻结符号索引的集合，
Figure GDA0002812481140000088
考虑擦除概率为Z0，0＝p的BEC。将B(p)表示为按其擦除概率Zm，i以降序排序的子信道索引i的向量。令
Figure GDA0002812481140000089
为BEC优化的(n，n-f′)极化码C′的冻结符号索引的集合。在一个实施例中，最小化C′与目标代码之间的冻结符号的索引集合的差值的大小。此后，可以计算
Figure GDA00028124811400000810
其中
Figure GDA00028124811400000811
因此，根据一个实施例，代码可以由元组
Figure GDA00028124811400000812
来指定，其中m是代码长度的基数2的对数，
Figure GDA00028124811400000813
是静态冻结符号的数量，p*是最佳擦除概率。
在一个实施例中，这种方法是递归地实现的。在一个实施例中，集合
Figure GDA00028124811400000814
被分成两个子集
Figure GDA00028124811400000815
和
Figure GDA00028124811400000816
在一个实施例中，递归地应用紧凑规范程序S(m，F)以获得以下形式的递归规范：
Figure GDA0002812481140000091
其中|S|是规范的字节长度，S1、S2表示两个规范S1和S2的级联。
下面将描述一个例子，其说明了本发明的几个方面。
考虑构造一个(32，17，6)递归极化子码。(32，21，6)e-BCH父码的约束矩阵由图2所示的矩阵V0给出。((16，7，6)e-BCH码由图2所示的约束矩阵V1给出。组合这些矩阵，可以得到图3所示的矩阵V。消除线性相关的行，可以得到图4所示的等价约束矩阵V。由于这个矩阵已经有32-17＝15行，不需要施加任何额外的约束，因此它可以作为(32，17，6)递归极化子码的约束矩阵。
考虑具有下列一组冻结符号F的一个(32，16)-极化码：
F＝{0，16，17，18，19，20，21，22，23，24，25，26，28，29，30，31}
在一个实施例中，可以通过具有0.005、0.01、0.015、......、0.995的擦除概率的二进制擦除信道(BEC)的冻结集合来估算冻结集合F。在一个实施例中，最佳的近似集合是BF＝{0}，p*＝0.005，f*＝1。非递归紧凑规范定义如下：
S(5，F)＝(m，|F|，p*，|BF|，|F\BF|，F\BF，BF\F)
＝(5，16，0.005，1，15，{16，17，18，19，20，21，22，23，24，25，26，28，29，30，31}，{})
该示例性规范包含20个数字。在算法完成本规范的构造后，其会尝试将冻结集合分为两部分并分别进行估算。在所考虑的情况下，分区是
HL＝{0}，HR＝{0，1，2，3，4，5，6，7，8，9，10，12，13，14，15}
集合HL由
Figure GDA0002812481140000092
估算。集合HR由以下估算
Figure GDA0002812481140000093
Figure GDA0002812481140000094
因此，可以通过给出以下数字来指定代码：
4，0.005，1，1，0
4，0.005，15，16，0
11
该递归规范只需要11个数字，这比上述非递归规范所要求的要少得多。
图5说明了具有递归和非递归构造的极化子码的性能。可以看出，递归极化子码大体上提供了更好的性能。图6示出了在译码递归和非递归极化子码时由块序列译码算法执行的平均操作次数。可以看出，递归极化下的译码复杂度递归极化子码的译码复杂度比非递归极化子码的译码复杂度低大约22％。
用于紧凑码规范的实施例的效率由图7中所示的表格示出。
虽然本公开的特定特征或方面可能已经相对于几个实现方式或实施例中的仅一个公开，但是这样的特征或方面可以根据需要与其它实现方式或实施例的一个或多个其他特征或方面组合，并且有利于任何给定的或特定的应用。此外，就详细描述中使用的术语“包括”、“具有”、“带有”或其他变体而言，这些术语旨在以与术语“包括”一词类似的方式具有包容性。而且，术语“示例性”、“例如”和“举例”仅仅是作为一个例子，而不是指最好的或最优的。使用了术语“耦合”和“连接”以及派生词。应该理解的是，这些术语可能已经被用于指示两个元件彼此配合或相互作用，无论它们是直接物理接触还是电接触，或者它们彼此不直接接触。
尽管本文已经说明和描述了特定方面，但是本领域普通技术人员将会理解，在不脱离本公开的范围的情况下，可以用各种替代的和/或等效的实现方式替代所示和所述的特定方面。本申请旨在涵盖本文讨论的特定方面的任何修改或变化。
鉴于上述教导，许多选择、修改和变化对于本领域技术人员将是显而易见的。当然，本领域的技术人员将很容易认识到，除了本文所描述的那些以外，本发明还有许多应用。虽然本发明已经参考一个或多个特定实施例进行描述，但是本领域技术人员将认识到，在不脱离本发明的范围的情况下可以对其做出许多改变。

Claims (18)

1.一种用于编码数据的编码器(110)，其中所述编码器(110)包括：
处理器(111)，用于使用(n，k，d)父极化码C将所述数据通过公式进行编码，输出码字
Figure FDA0002986878700000011
其中，所述公式为：
Figure FDA0002986878700000012
其中，
Figure FDA0002986878700000013
Figure FDA0002986878700000014
表示所述数据，其中
Figure FDA0002986878700000015
其中
Figure FDA0002986878700000016
表示矩阵F与其自身的m次克罗内克积，约束矩阵V由以下等式定义：
Figure FDA0002986878700000017
其中，V0表示所述父极化码的所述约束矩阵，V1表示第一辅助码C1的所述约束矩阵，V2表示第二辅助码C2的所述约束矩阵，E表示由权重1的行构成的矩阵，其中，所述父极化码C、所述第一辅助码C1和所述第二辅助码C2是扩展的博斯-乔赫里-霍克文黑姆BCH码。
2.根据权利要求1所述的编码器(110)，其中，所述第一辅助码C1限定最小距离d1，所述最小距离d1大于或等于所述父极化码C的最小距离d。
3.根据权利要求1或2所述的编码器(110)，其中，所述第二辅助码C2限定最小距离d2，所述最小距离d2大于或等于所述父极化码C的所述最小距离d的一半。
4.根据权利要求1或2所述的编码器(110)，其中，所述处理器(111)用于递归地生成所述第一辅助码C1的所述约束矩阵V1和/或所述第二辅助码C2的所述约束矩阵V2。
5.根据权利要求4所述的编码器(110)，其中，所述处理器(111)用于通过以与所述约束矩阵V相同的方式生成所述第一辅助码C1的所述约束矩阵V1，并且通过以与所述约束矩阵V相同的方式生成所述第二辅助码C2的所述约束矩阵V2。
6.根据权利要求1或2所述的编码器(110)，其中，所述编码器(110)还包括存储器(113)，所述存储器(113)包括所述父极化码C、所述第一辅助码C1和/或所述第二辅助码C2的规范，其中所述规范基于二进制擦除信道BEC的所述父极化码C、所述第一辅助码C1和/或所述第二辅助码C2的近似值。
7.根据权利要求6所述的编码器(110)，其中，所述父极化码C、所述第一辅助码C1和/或所述第二辅助码C2的规范通过以下步骤生成：确定极化码的第一冻结集合；使用所述二进制擦除信道BEC确定所述极化码的近似值的第二冻结集合；以及将所述第一冻结集合和所述第二冻结集合之间的差值存储在所述编码器(110)的所述存储器(113)中。
8.一种用于编码数据的方法，其中所述方法包括以下步骤：
使用(n，k，d)父极化码C将所述数据通过公式进行编码，获得码字
Figure FDA0002986878700000018
其中，所述公式为
Figure FDA0002986878700000019
其中，
Figure FDA00029868787000000110
所述
Figure FDA00029868787000000111
表示所述数据，其中
Figure FDA00029868787000000112
Figure FDA00029868787000000113
其中
Figure FDA00029868787000000114
表示矩阵F与其自身的m次克罗内克积，其中约束矩阵V由以下等式定义：
Figure FDA0002986878700000021
其中V0表示所述父极化码的所述约束矩阵，V1表示第一辅助码C1的所述约束矩阵，V2表示第二辅助码C2的所述约束矩阵，E表示由权重1的行构成的矩阵，其中，所述父极化码C、所述第一辅助码C1和所述第二辅助码C2是扩展的博斯-乔赫里-霍克文黑姆BCH码。
9.一种用于译码码字的译码器(130)，其中，所述译码器(130)包括：
处理器(131)，其用于使用(n，k，d)父极化码C将所述码字
Figure FDA0002986878700000022
通过公式进行译码，输出数据，所述公式为
Figure FDA0002986878700000023
其中，
Figure FDA0002986878700000024
所述
Figure FDA0002986878700000025
表示所述数据，其中
Figure FDA0002986878700000026
其中
Figure FDA0002986878700000027
表示矩阵F与其自身的m次克罗内克积，其中约束矩阵V由以下等式定义：
Figure FDA0002986878700000028
其中V0表示所述父极化码的所述约束矩阵，V1表示第一辅助码C1的所述约束矩阵，V2表示第二辅助码C2的所述约束矩阵，E表示由权重1的行构成的矩阵，其中，所述父极化码C、所述第一辅助码C1和所述第二辅助码C2是扩展的博斯-乔赫里-霍克文黑姆BCH码。
10.根据权利要求9所述的译码器(130)，其中，所述第一辅助码C1限定最小距离d1，所述最小距离d1大于或等于所述父极化码C的最小距离d。
11.根据权利要求9或10所述的译码器(130)，其中，所述第二辅助码C2限定最小距离d2，所述最小距离d2大于或等于所述父极化码C的所述最小距离d的一半。
12.根据权利要求9或10所述的译码器(130)，其中，所述处理器(131)用于递归地生成所述第一辅助码C1的所述约束矩阵V1和/或所述第二辅助码C2的所述约束矩阵V2。
13.根据权利要求12所述的译码器(130)，其中，所述处理器(131)用于通过以与所述约束矩阵V相同的方式生成所述第一辅助码C1的所述约束矩阵V1，并且通过以与所述约束矩阵V相同的方式生成所述第二辅助码C2的所述约束矩阵V2。
14.根据权利要求9或10所述的译码器(130)，其中，所述译码器(130)还包括存储器(133)，所述存储器(133)包括所述父极化码C、所述第一辅助码C1和/或所述第二辅助码C2的规范，其中所述规范基于二进制擦除信道BEC的所述父极化码C、所述第一辅助码C1和/或所述第二辅助码C2的近似值。
15.根据权利要求14所述的译码器(130)，其中，所述父极化码C、所述第一辅助码C1和/或所述第二辅助码C2的规范通过以下步骤生成：确定极化码的第一冻结集合；使用所述二进制擦除信道BEC确定所述极化码的近似值的第二冻结集合；以及将所述第一冻结集合和所述第二冻结集合之间的差值存储在所述译码器(130)的所述存储器(133)中。
16.一种用于译码码字的方法，其中所述方法包括以下步骤：
使用(n，k，d)父极化码C，将所述码字
Figure FDA0002986878700000031
通过公式进行译码，获得数据，所述公式为：
Figure FDA0002986878700000032
其中，
Figure FDA0002986878700000033
所述
Figure FDA0002986878700000034
表示数据，其中
Figure FDA0002986878700000035
Figure FDA0002986878700000036
其中
Figure FDA0002986878700000037
表示矩阵F与其自身的m次克罗内克积，其中约束矩阵V由以下等式定义：
Figure FDA0002986878700000038
其中V0表示所述父极化码的所述约束矩阵，V1表示第一辅助码C1的所述约束矩阵，V2表示第二辅助码C2的所述约束矩阵，E表示由权重1的行构成的矩阵，其中，所述父极化码C、所述第一辅助码C1和所述第二辅助码C2是扩展的博斯-乔赫里-霍克文黑姆BCH码。
17.根据权利要求8或16所述的方法，还包括通过以下步骤生成所述父极化码C、所述第一辅助码C1和/或所述第二辅助码C2的规范：
确定所述极化码的第一冻结集合；
使用二进制擦除信道BEC确定所述极化码的近似值的第二冻结集合；以及
确定第一冻结集合和第二冻结集合之间的差值。
18.一种计算机可读存储介质，其储存有计算机程序，所述计算机程序包括用于在计算机上执行权利要求8、权利要求16或权利要求17所述的方法的程序代码。
CN201680085656.5A 2016-05-12 2016-05-12 实现极化码的设备和方法 Active CN109075805B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2016/000285 WO2017196203A1 (en) 2016-05-12 2016-05-12 Devices and methods implementing polar codes

Publications (2)

Publication Number Publication Date
CN109075805A CN109075805A (zh) 2018-12-21
CN109075805B true CN109075805B (zh) 2021-08-20

Family

ID=57570281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680085656.5A Active CN109075805B (zh) 2016-05-12 2016-05-12 实现极化码的设备和方法

Country Status (4)

Country Link
US (1) US10892848B2 (zh)
EP (1) EP3446406B1 (zh)
CN (1) CN109075805B (zh)
WO (1) WO2017196203A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102409208B1 (ko) * 2017-08-23 2022-06-15 삼성전자주식회사 무선 통신 시스템에서 극 부호를 결정하기 위한 장치 및 방법
CN112534724B (zh) * 2018-09-13 2024-04-09 华为技术有限公司 用于解码极化码和乘积码的解码器和方法
CN109981224B (zh) * 2019-04-04 2020-10-09 西安电子科技大学 一种深空通信信道编译码系统及其方法
CN110380737B (zh) * 2019-07-12 2020-10-02 北京邮电大学 一种极化码距离谱分析的方法及装置
CN110708079B (zh) 2019-10-25 2021-05-07 北京邮电大学 一种极化码构造方法及装置
WO2021226665A1 (en) * 2020-05-12 2021-11-18 University Of Sydney "channel encoding method and a channel encoder"

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US13810A (en) * 1855-11-13 Reuben w
US9176927B2 (en) * 2011-11-08 2015-11-03 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and systems for decoding polar codes
US8347186B1 (en) 2012-04-19 2013-01-01 Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi Method and system for error correction in transmitting data using low complexity systematic encoder
CN103516476B (zh) * 2012-06-29 2016-12-21 华为技术有限公司 编码方法和设备
CN106899311B (zh) 2012-09-24 2023-11-03 华为技术有限公司 混合极性码的生成方法和生成装置
CN104079370B (zh) * 2013-03-27 2018-05-04 华为技术有限公司 信道编译码方法及装置
KR102128471B1 (ko) 2014-03-11 2020-06-30 삼성전자주식회사 폴라 부호의 리스트 복호 방법 및 이를 적용한 메모리 시스템
RU2571587C2 (ru) * 2014-04-10 2015-12-20 Самсунг Электроникс Ко., Лтд. Способ и устройство кодирования и декодирования данных в скрученном полярном коде
US20150333775A1 (en) * 2014-05-15 2015-11-19 Broadcom Corporation Frozen-Bit Selection for a Polar Code Decoder
CN104539393B (zh) * 2015-01-07 2018-01-12 北京邮电大学 一种基于极化码的信源编码方法
CN105141322B (zh) * 2015-09-16 2018-09-07 哈尔滨工业大学 一种基于极化码sc译码的部分和方法
US10312947B2 (en) * 2016-01-21 2019-06-04 Huawei Technologies Co., Ltd. Concatenated and sliding-window polar coding
CN105811998B (zh) * 2016-03-04 2019-01-18 深圳大学 一种基于密度演进的极化码构造方法及极化码编译码系统
US10476634B2 (en) * 2016-03-04 2019-11-12 Huawei Technologies Co., Ltd. System and method for polar encoding and decoding

Also Published As

Publication number Publication date
CN109075805A (zh) 2018-12-21
EP3446406B1 (en) 2022-05-04
WO2017196203A1 (en) 2017-11-16
US20190081731A1 (en) 2019-03-14
US10892848B2 (en) 2021-01-12
EP3446406A1 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
CN109075805B (zh) 实现极化码的设备和方法
KR102621627B1 (ko) 순환 중복 검사와 극 부호를 이용하는 부호화를 위한 장치 및 방법
US9148177B2 (en) Method and system for error correction in transmitting data using low complexity systematic encoder
US10326478B2 (en) Apparatus and method for encoding and decoding data in twisted polar code
CN108540141B (zh) Polar码编译码方法及装置
EP3562071B1 (en) Polar code encoding and decoding method and device
WO2017127973A1 (en) Generation of polar codes with a variable block length utilizing puncturing
JP3451221B2 (ja) 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体
CN107919874B (zh) 校验子计算基本校验节点处理单元、方法及其计算机程序
EP3991328B1 (en) Methods and apparatus for error correction coding with triangular factorization of generator matrix
US11095308B2 (en) Hybrid architectures for check node processing of extended min-sum (EMS) decoding of non-binary LDPC codes
CN108270510B (zh) 基于ldpc码的通信方法和通信设备
CN109644006B (zh) 编码数据和解码数据的装置及方法
US11133827B2 (en) Simplified, presorted, syndrome-based, extended min-sum (EMS) decoding of non-binary LDPC codes
Doan et al. Neural dynamic successive cancellation flip decoding of polar codes
US20090150743A1 (en) Method and system for constructing and decoding rateless codes with partial information
CN113196671B (zh) 用于获得级联码结构的装置和方法及其计算机程序产品
EP3526899B1 (en) Decoding of low-density parity-check convolutional turbo codes
WO2020139234A1 (en) Performance enhancement of polar codes for short frame lengths considering error propagation effects
JP6771181B2 (ja) 符号化装置、符号化方法およびプログラム。
Yang et al. Efficient decoding approach for NB‐LDPC codes with short blocklength
CN115529104B (zh) 基于最大互信息的极化码量化译码方法及装置
JP7553840B2 (ja) 符号化回路、復号回路、符号化方法、復号方法及びコンピュータプログラム
CN116491072A (zh) 编码方法、译码方法、以及通信装置
EP4066388A1 (en) Device and method for encoding or decoding messages by means of a polar code

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant