KR20110047468A - 회로기판의 제조방법 - Google Patents

Abstract

본 발명은 기판 상에 도금 시드층을 형성하는 단계, 노출된 영역을 가지도록 상기 도금 시드층 상에 레지스트 패턴을 형성하는 단계, 상기 노출된 영역과 상기 레지스트 패턴이 형성된 영역의 두께 차이가 발생되도록 상기 노출된 영역을 식각하는 단계, 식각된 상기 노출된 영역 상에 도전층을 형성하여 회로 패턴을 형성하는 단계, 상기 레지스트 패턴을 제거하는 단계 및 상기 레지스트 패턴이 제거된 영역의 상기 도금 시드층을 제거하는 단계를 포함하는 회로기판의 제조방법을 제공한다.

본 발명의 실시예에 따르면, 도금 시드층의 언더컷으로 인한 단선 결함을 방지할 수 있는 회로기판의 제조방법을 제공할 수 있다.

도금 시드층, 언더컷, 플래시 에칭, 단선 결함

Description

회로기판의 제조방법{Manufacturing method of circuit board}

본 발명은 회로기판의 제조방법에 관한 것으로, 특히 전해 도금 방식으로 회로기판을 제조하는 방법에 있어서 회로의 도금 시드층을 식각하는 방법에 관한 것이다.

반도체 칩의 고집적화와 더불어, 패키지 모듈의 축소에 대한 요구가 증가하고 있다. 따라서, 고집적화된 반도체 칩과 연결될 수 있는 미세한 회로 패턴을 기판상에 형성하고자 하는 시도가 계속되고 있다.

특히, 최근 휴대폰용 LCD(Liquid Crystal Display), 컴퓨터용 TFT LCD(Thin Film Transistor LCD), 가정용 PDP(Plasma Display Panel) 등 평판표시장치에는 평판표시장치의 구동 칩(drive IC)과 연결되는 테이프 패키지(tape package)가 이용되고 있다. 이들 테이프 패키지는 평판표시장치의 경박화에 따라 보다 미세한 선폭의 회로 패턴이 요구되고 있다. 이러한 테이프 패키지는 외부접속단자로 솔더 볼 대신에 테이프 회로 기판 위에 형성된 입/출력 회로 패턴을 사용하며, 입출/력 배선 패턴을 회로기판이나 디스플레이 패널(panel)에 직접 부착하여 실장한다.

이러한 회로 패턴을 기판에 형성하는 방법으로 세미어디티브(semi-additive) 기법이 있다. 세미어디티브 기법은 기판 상에 시드층을 무전해 도금 등의 물리적인 방법으로 형성하고, 그 위에 레지스트 패턴을 형성한다. 이때, 상기 레지스트 패턴에 의해 노출된 구리 시드층으로부터 전해 도금 방식으로 구리를 성장시킨 후, 상기 레지스트 패턴을 박리하고 불필요한 구리 시드층을 제거하여 구리 회로를 형성하는 것이다.

불필요한 구리 시드층을 제거할 때 식각액에 레지스트 패턴을 박리한 결과물을 침지하여 구리 시드층을 제거하는 습식 식각 방법이 이용된다. 이때, 회로들 간에 확실한 절연을 위하여 회로 사이의 구리 시드층을 완전히 제거하여 한다.

그러나, 습식 식각 방법은 등방성 식각으로, 상대적으로 얇은 두께로 형성된 구리 시드층은 구리 회로 패턴보다 빠르게 식각되면서 모서리 영역에 식각액이 침투함으로써 언더컷의 발생이 불가피하며, 상기와 같이 미세 회로 패턴을 요하는 최근, 언더컷은 리드의 접착력이 확보가 되지 않아 치명적인 단선 결함을 일으킨다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 도금 시드층의 언더컷으로 인한 단선 결함을 방지할 수 있는 회로기판의 제조방법을 제공하는 것이다.

상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,

기판 상에 도금 시드층을 형성하는 단계, 노출된 영역을 가지도록 상기 도금 시드층 상에 레지스트 패턴을 형성하는 단계, 상기 노출된 영역과 상기 레지스트 패턴이 형성된 영역의 두께 차이가 발생되도록 상기 노출된 영역을 식각하는 단계, 식각된 상기 노출된 영역 상에 도전층을 형성하여 회로 패턴을 형성하는 단계, 상기 레지스트 패턴을 제거하는 단계 및 상기 레지스트 패턴이 제거된 영역의 상기 도금 시드층을 제거하는 단계를 포함하는 회로기판의 제조방법을 제공한다.

상기 노출된 영역을 식각하는 단계에서, 상기 노출된 영역은 상기 레지스트 패턴이 형성된 영역의 두께의 40% 내지 60%의 두께를 갖도록 식각되는 것이 바람직하다.

상기 노출된 영역을 식각하는 단계에서, 상기 레지스트 패턴이 식각 마스크 로 사용될 수 있다.

상기 도금 시드층을 제거하는 단계에서, 상기 레지스트 패턴이 제거된 상기 영역의 상기 도금 시드층은 선택적으로 플래시 에칭되는 것이 바람직하다.

상기 도금 시드층을 형성하는 단계 이전에, 상기 기판의 표면을 표면처리하여 상기 표면에 거칠기를 부여하는 단계를 더 포함할 수 있다.

또한, 상기 표면처리는 플라즈마 처리로 수행될 수 있다.

그리고, 상기 도금 시드층을 형성하는 단계는 무전해 도금으로 수행될 수 있다.

또한, 상기 도전층을 형성하는 단계는 전해 도금으로 수행될 수 있다.

그리고, 상기 레지스트 패턴을 형성하는 단계는, 상기 기판 상에 레지스트를 제공하는 단계, 상기 노출된 영역을 가지도록 상기 레지스트를 노광 및 현상하여 상기 레지스트에 상기 패턴을 형성하는 단계 및 상기 레지스트 패턴을 자외선 조사 및 열처리 중 적어도 하나의 방법으로 경화하는 단계를 포함할 수 있다.

본 발명에 따르면, 도금 시드층의 언더컷으로 인한 단선 결함을 방지할 수 있는 회로기판의 제조방법을 제공할 수 있다.

또한, 언더컷 억제를 위한 플래시 에칭용 약품 개발이 별도로 요구되지 않으므로, 약품 개발에 따른 공정 비용의 절감 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

이하, 본 발명에 따른 회로기판(1)의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

본 발명의 회로기판(1)의 제조방법은 기판(10') 상에 도금 시드층(11)을 형 성하는 단계, 노출된 영역(11b)을 가지도록 상기 도금 시드층(11) 상에 레지스트 패턴(20)을 형성하는 단계, 상기 노출된 영역(11b)과 상기 레지스트 패턴(20)이 형성된 영역의 두께 차이가 발생되도록 상기 노출된 영역(11b)을 식각하는 단계, 식각된 상기 노출된 영역(11b') 상에 도전층(30)을 형성하여 회로 패턴을 형성하는 단계, 상기 레지스트 패턴(20)을 제거하는 단계 및 상기 레지스트 패턴(20)이 제거된 영역의 상기 도금 시드층(11)을 제거하는 단계를 포함한다.

먼저, 도 1 내지 도 5를 참조하여, 본 발명의 실시예에 따른 도금 시드층의 제조 공정을 설명한다.

먼저, 도 1에 도시된 것과 같이, 절연성의 기판(도시하지 않음)을 표면처리하여 상기 기판의 표면에 거칠기를 부여한다. 여기서, 표면처리는 플라즈마 처리로 수행될 수 있으며, 플라즈마 처리의 시간이나 세기는 사용자가 원하는 거칠기를 갖는 기판(10')이 제공될 수 있도록 변경 설정이 가능할 것이다. 여기서, 기판(10')의 표면처리로 인해 발생할 수 있는 스미어(smear) 제거를 위한 디스미어(desmear) 공정이 수행되는 것이 바람직하다.

다음, 도 2에 도시된 것과 같이, 표면처리된 기판(10') 상에 도금 시드층(11)을 형성한다. 여기서, 도금 시드층(11)은 1㎛ 이상의 높이를 갖도록 무전해 도금으로 형성될 수 있는데, 도금 시드층(11)은 도전층(30)의 형성을 위한 시드층 으로 이용될 수 있다. 도금 시드층(11)은 구리와 같은 도전성 금속으로 이루어질 수 있으나, 도금 시드층(11)의 구성 물질이 이에 한정되는 것은 아니다.

다음, 도 3에 도시된 것과 같이, 도금 시드층(11) 상에 노출된 영역(11b)을 가지도록 레지스트 패턴(20)을 형성한다. 상기 노출된 영역(11b)에는 이후 도전층(30)이 형성되어 회로 패턴을 형성하게 된다. 우선, 도금 시드층(11) 상에 레지스트(도시하지 않음)를 제공한 후, 노출된 영역(11b)을 가지도록 상기 레지스트를 노광 및 현상하여 레지스트에 패턴(20)을 형성한다. 도전층(30)이 형성되지 않고 이후 제거되는 레지스트 패턴이 형성된 영역(11a)은 레지스트에 패턴(20)의 하부에 가려져 있게 된다. 여기서, 상기 레지스트는 일반적인 사진 식각 공정에서 사용하는 것일 수도 있고 드라이 필름을 사용할 수도 있으나, 레지스트로 사용되는 것이 이에 한정되는 것은 아니다.

다음, 도 4에 도시된 것과 같이, 레지스트에 패턴(20)을 반경화 또는 경화한다. 반경화 또는 경화된 상기 레지스트에 패턴(20')은 자외선 조사 및 열처리 중 적어도 하나의 방법을 이용하여 형성할 수 있으나, 반경화 또는 경화된 상기 레지스트에 패턴(20')을 형성하는 방법은 이에 한정되지 않는다.

다음, 도 5에 도시된 것과 같이, 이전 공정에서 형성된 반경화 또는 경화된 상기 레지스트에 패턴(20')을 마스크로 이용하여, 레지스트에 패턴(20') 사이의 노 출된 영역(11b)의 일부분을 식각한다. 이때, 노출된 영역(11b)은 상기 레지스트 패턴이 형성된 영역(11a)의 두께의 40% 내지 60%의 높이를 갖도록 식각되는 것이 바람직하다. 이전 공정에서, 도금 시드층(11)이 1㎛의 두께를 갖도록 형성된다면, 식각된 상기 노출된 영역(11b')은 0.4㎛ 내지 0.6㎛ 정도의 두께를 갖도록 형성될 것이다. 레지스트에 패턴(20')의 하부에 위치한 레지스트 패턴이 형성된 영역(11a)은 드라이 필름(20')에 가려져 식각되지 않을 것이다. 여기서, 식각된 상기 노출된 영역(11b')의 형성을 위한 식각 방법은 공지의 습식 식각법을 사용할 수 있으나, 식각된 상기 노출된 영역(11b')의 형성을 위한 식각 방법이 이에 한정되는 것은 아니다.

이하에서는, 도 6 내지 도 8을 참조하여, 본 발명의 실시예에 따른 도금 시드층을 이용한 회로기판의 제조 공정을 설명한다.

먼저, 도 6에 도시된 것과 같이, 레지스트에 패턴(20') 사이의 식각된 상기 노출된 영역(11b') 상에 도전층(30)을 형성한다. 도전층(30)은 실질적인 회로 패턴이 되는 부분이다. 도전층(30)은 구리와 같은 도전성 금속으로 이루어질 수 있으나, 도전층(30)의 구성 물질이 이에 한정되는 것은 아니다. 도전층(30)은 이전 공정에서 형성한 도금 시드층(11')을 시드층으로 하여 전해 도금으로 형성될 수 있으나, 도전층(30)을 형성하는 방법은 이에 한정되지 않는다.

다음, 도 7에 도시된 것과 같이, 레지스트에 패턴(20')을 제거하여 식각된 상기 노출된 영역(11b') 상의 도전층(30) 만이 남겨지도록 한다. 상기 공정에서 일부분(A)을 확대하여 보면, 도전층(30) 하부의 도금 시드층(11')의 식각된 상기 노출된 영역(11b')은 이전 공정에서 미리 식각되어 레지스트 패턴이 형성된 영역(11a) 보다 작은 두께를 갖도록 형성된 것을 볼 수 있다.

다음, 도 8에 도시된 것과 같이, 도금 시드층(11')의 레지스트 패턴이 형성된 영역(11a)을 제거하여 본 발명의 실시예에 따른 회로기판(1)을 완성한다. 상기 공정에서 일부분(B)을 확대하여 보면, 레지스트 패턴이 형성된 영역(11a)은 도전층(30)에 대한 언더컷이 발생되지 않도록 선택적으로 플래시 에칭되어 제거된 것을 볼 수 있다.

종래에는 레지스트 피복 전에 도금 시드층을 식각하여 시드층의 두께를 얇게 하고, 도금 시드층을 표면처리하는 경우가 있었다. 이때, 표면처리로 도금 시드층 표면의 거칠기가 심한 경우에는 레지스트의 밀착력이 현저히 감소하여 이로 인한 미세 회로 패턴의 구현이 어려웠다. 또한, 도금 시드층의 표면처리가 제대로 이루어지지 않아 도금 시드층의 표면의 거칠기가 미약한 경우에는 도금 시드층과 회로 패턴 간의 계면에 식각액이 쉽게 침투하여 역시 미세 회로 패턴의 구현이 어려웠다.

그러나, 본 발명의 실시예에 따르면, 제거해야 할 레지스트 패턴이 형성된 영역의 도금 시드층의 두께 보다 제거되지 않고 회로 패턴과 밀착된 도금 시드층의 두께가 40% 내지 60% 얇게 형성되고, 표면 거칠기에 따른 회로 패턴과 그 하부의 도금 시드층의 결합력이 증대됨으로써, 회로 패턴 하부의 도금 시드층에 언더컷 발생이 억제되어 안정적인 미세 회로 패턴의 구현이 가능하다.

또한, 언더컷 억제를 위한 플래시 에칭용 약품 개발이 별도로 요구되지 않으므로, 약품 개발에 따른 공정 비용의 절감 효과가 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

도 1 내지 도 5는 본 발명의 실시예에 따른 도금 시드층의 제조 공정을 설명하기 위한 개략적인 단면도이다.

도 6 내지 도 8은 본 발명의 실시예에 따른 도금 시드층을 이용한 회로기판의 제조 공정을 설명하기 위한 개략적인 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

1: 회로기판 10': 기판

11, 11': 도금 시드층 20, 20': 레지스트 패턴

30: 도전층

Claims (9)

1. 기판 상에 도금 시드층을 형성하는 단계;

   노출된 영역을 가지도록 상기 도금 시드층 상에 레지스트 패턴을 형성하는 단계;

   상기 노출된 영역과 상기 레지스트 패턴이 형성된 영역의 두께 차이가 발생되도록 상기 노출된 영역을 식각하는 단계;

   식각된 상기 노출된 영역 상에 도전층을 형성하여 회로 패턴을 형성하는 단계;

   상기 레지스트 패턴을 제거하는 단계; 및

   상기 레지스트 패턴이 제거된 영역의 상기 도금 시드층을 제거하는 단계

   를 포함하는 회로기판의 제조방법.
2. 제1항에 있어서,

   상기 노출된 영역을 식각하는 단계에서,

   상기 노출된 영역은 상기 레지스트 패턴이 형성된 영역의 두께의 40% 내지 60%의 두께를 갖도록 식각되는 것을 특징으로 하는 회로기판의 제조방법.
3. 제1항에 있어서,

   상기 노출된 영역을 식각하는 단계에서,

   상기 레지스트 패턴이 식각 마스크로 사용되는 것을 특징으로 하는 회로기판의 제조방법.
4. 제1항에 있어서,

   상기 도금 시드층을 제거하는 단계에서,

   상기 레지스트 패턴이 제거된 상기 영역의 상기 도금 시드층은 선택적으로 플래시 에칭되는 것을 특징으로 하는 회로기판의 제조방법.
5. 제1항에 있어서,

   상기 도금 시드층을 형성하는 단계 이전에,

   상기 기판의 표면을 표면처리하여 상기 표면에 거칠기를 부여하는 단계를 더 포함하는 것을 특징으로 하는 회로기판의 제조방법.
6. 제5항에 있어서,

   상기 표면처리는 플라즈마 처리로 수행되는 것을 특징으로 하는 회로기판의 제조방법.
7. 제1항에 있어서,

   상기 도금 시드층을 형성하는 단계는 무전해 도금으로 수행되는 것을 특징으로 하는 회로기판의 제조방법.
8. 제1항에 있어서,

   상기 도전층을 형성하는 단계는 전해 도금으로 수행되는 것을 특징으로 하는 회로기판의 제조방법.
9. 제1항에 있어서,

   상기 레지스트 패턴을 형성하는 단계는,

   상기 도금 시드층 상에 레지스트를 제공하는 단계;

   상기 노출된 영역을 가지도록 상기 레지스트를 노광 및 현상하여 상기 레지스트 패턴을 형성하는 단계; 및

   상기 레지스트 패턴을 자외선 조사 및 열처리 중 적어도 하나의 방법으로 경화하는 단계를 포함하는 것을 특징으로 하는 회로기판의 제조방법.

Images