KR20110045755A - 액정 디스플레이 패널 구동 회로 - Google Patents

액정 디스플레이 패널 구동 회로 Download PDF

Info

Publication number
KR20110045755A
KR20110045755A KR1020090102453A KR20090102453A KR20110045755A KR 20110045755 A KR20110045755 A KR 20110045755A KR 1020090102453 A KR1020090102453 A KR 1020090102453A KR 20090102453 A KR20090102453 A KR 20090102453A KR 20110045755 A KR20110045755 A KR 20110045755A
Authority
KR
South Korea
Prior art keywords
unit
analog
bits
inverting input
output
Prior art date
Application number
KR1020090102453A
Other languages
English (en)
Other versions
KR101081356B1 (ko
Inventor
조현호
김지훈
나준호
오형석
김대성
한대근
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020090102453A priority Critical patent/KR101081356B1/ko
Priority to TW099136499A priority patent/TWI437916B/zh
Priority to CN2010105192620A priority patent/CN102054450B/zh
Priority to US12/912,187 priority patent/US8963905B2/en
Priority to JP2010240483A priority patent/JP5179557B2/ja
Publication of KR20110045755A publication Critical patent/KR20110045755A/ko
Application granted granted Critical
Publication of KR101081356B1 publication Critical patent/KR101081356B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 의한 액정 디스플레이 패널 구동 회로는 N 비트의 해상도를 갖는 액정 디스플레이 패널을 구동시키기 위한 액정 디스플레이 패널 구동 회로에 있어서, 상기 액정 디스플레이 패널 구동 회로에 입력되는 N 비트의 디지털 데이터는 상위 X 비트와 하위 Y 비트로 구성되며, 상기 N 비트의 디지털 데이터의 전압 범위를 3 개의 영역으로 나누어 각 영역에 따라 다른 비율로 아날로그 기준 전압들을 출력하는 영역별 저항 스트링부(211,212,213); 상기 N 비트의 디지털 데이터를 입력받고 상기 상위 X 비트에 따라 상기 영역별 저항 스트링부로부터 입력받은 아날로그 기준 전압들 중에서 선택하여 Y+1개의 아날로그 전압을 출력하고, 상기 하위 Y 비트에 따라 다른 조합의 상기 Y+1개의 아날로그 전압을 출력하는 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223); 및 상기 Y+1개의 아날로그 전압을 입력받아 상기 Y 값에 의해 정해진 멀티 팩터에 의해 상기 Y+1 개의 아날로그 전압마다 가중치를 설정하여 보간된 출력 전압을 생성하는 보간 앰프(230)를 구비하는 것을 특징으로 한다.
보간 앰프, 디지털 아날로그 컨버터, 디스플레이

Description

액정 디스플레이 패널 구동 회로{Liquid Crystal Display Panel Driving Circuit}
본 발명은 액정 디스플레이 패널 구동 회로에 관한 것으로, 구체적으로는 면적을 크게 감소시킨 액정 디스플레이 패널 구동 회로에 관한 것이다.
최근 텔레비전과 같은 디스플레이 패널(display panel)의 해상도가 하루가 다르게 증가하고 있다. 이와 같이, 디스플레이 패널의 해상도가 증가함에 따라 디스플레이 장치의 소스 드라이버 IC(Integrated Circuit)에서 패널을 구동시키기 위해 요구되는 구동 회로의 크기 또한 증가하고 있다.
이러한 액정 디스플레이 패널 구동 회로에 있어서 회로의 면적은 중요한 요인 중 하나로 구동 회로의 크기가 증가할 경우, 액정 디스플레이 구동 회로 및 시스템의 생산 원가를 증가 및 그에 따른 경쟁력 저하를 발생시키기 때문에 액정 디스플레이 구동 회로의 면적을 감소시키기 위한 기술들이 요구된다.
도 1은 종래 기술에 따른 액정 디스플레이 패널 구동 회로의 일 실시예를 도시한 것이다.
도 1에 도시된 액정 디스플레이 패널 구동 회로(100)는 저항 스트링부(110), 디지털 아날로그 컨버터 스위칭부(121,122), 버퍼(131,132) 및 출력 스위치부(140)로 구성된다.
상기 저항 스트링부(110)와 상기 디지털 아날로그 컨버터 스위칭부(121,122)를 합하여 저항 디지털 아날로그 컨버터(Resistor DAC)라고 한다.
상기 저항 스트링부(110)는 직렬 연결된 저항을 구비한다. 입력되는 디지털 데이터가 N 비트인 경우,　상기 저항 스트링부(110)는 2N 개의 저항으로 구성되어 각 저항의 연결 노드마다 서로 다른 기준 전압을 발생시키므로 2N 개의 기준 전압을 생성할 수 있다.
액정 디스플레이 패널 구동 회로는 타이밍 콘트롤러(Timing controller)로부터 디지털 데이터를 입력받아 상기 저항 스트링부(110)에서 발생한 2N 개의 기준 전압 중 상기 디지털 데이터에 상응하는 하나의 아날로그 기준 전압을 제1 디지털 아날로그 컨버터 스위칭부(121)에서 선택하여 출력하고, 버퍼(131)에서 액정 디스플레이 패널의 데이터 라인의 로드를 구동시킨다.
또한, 액정 디스플레이 패널의 화상 구현 방식은 액정 디스플레이 패널 구동 회로의 출력들이 각각 다른 데이터를 구동하고, 각 데이터에 따른 색의 조합으로 화상을 구현하게 되므로 입력되는 디지털 데이터마다 디지털 아날로그 컨버터와 버퍼(또는 앰프)가 각각의 출력마다 구비하고 있어야 한다(도1의 제1디지털 아날로그 컨버터 스위칭부(121) 및 제M디지털 아날로그 컨버터 스위칭부(122), 버퍼(131,132)를 참조).
액정 디스플레이 패널의 해상도를 결정짓는 요소는 디지털 아날로그 컨버터(DAC)의 해상도이며, 디지털 아날로그 컨버터(DAC)의 해상도가 높을수록 자연스러운 색감을 구현할 수 있다.
그러나, 디지털 아날로그 컨버터의 해상도를 높이기 위해서는 입력되는 디지털 데이터의 비트수(N)가 증가되고, 비트수(N)가 증가할수록 저항 스트링부(110)에서 요구되는 저항 및 디지털 아날로그 컨버터 스위칭부를 구성하는 트랜지스터의 개수는 기하급수적으로 증가되므로 구동 회로의 면적의 증가를 초래하며 그 결과 생산 원가의 증가로 이어지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 디스플레이 패널 구동 회로의 대부분의 면적을 차지하는 디지털 아날로그 컨버터 회로의 면적을 감소시키기 위하여 디지털 아날로그 컨버터의 기능을 앰프에서 일부 수행하도록 하여 회로 면적을 크게 감소시킨 액정 디스플레이 패널 구동 회로를 제공하기 위한 것이다.
상기 기술적 과제를 이루기 위한 본 발명에 의한 액정 디스플레이 패널 구동 회로는 N 비트의 해상도를 갖는 액정 디스플레이 패널을 구동시키기 위한 액정 디스플레이 패널 구동 회로에 있어서, 상기 액정 디스플레이 패널 구동 회로에 입력되는 N 비트의 디지털 데이터는 상위 X 비트와 하위 Y 비트로 구성되며, 상기 N 비트의 디지털 데이터의 전압 범위를 3 개의 영역으로 나누어 각 영역에 따라 다른 비율로 아날로그 기준 전압들을 출력하는 영역별 저항 스트링부(211,212,213); 상기 N 비트의 디지털 데이터를 입력받고 상기 상위 X 비트에 따라 상기 영역별 저항 스트링부로부터 입력받은 아날로그 기준 전압들 중에서 선택하여 Y+1개의 아날로그 전압을 출력하고, 상기 하위 Y 비트에 따라 다른 조합의 상기 Y+1개의 아날로그 전압을 출력하는 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223); 및 상기 Y+1개의 아날로그 전압을 입력받아 상기 Y 값에 의해 정해진 멀티 팩터에 의해 상기 Y+1 개의 아날로그 전압마다 가중치를 설정하여 보간된 출력 전압을 생성하는 보간 앰프(230)를 구비하는 것을 특징으로 한다.
또한, 본 발명에 의한 액정 디스플레이 패널 구동 회로는 N 비트의 해상도를 갖는 액정 디스플레이 패널을 구동시키기 위한 액정 디스플레이 패널 구동 회로에 있어서, 상기 액정 디스플레이 패널 구동 회로에 입력되는 N 비트의 디지털 데이터는 상위 X 비트와 하위 Y 비트로 구성되며, 상위 X 비트를 기준으로 생성된 아날로그 기준 전압들 중 상기 N 비트의 디지털 데이터에 따라 선택하여 Y+1 개의 아날로그 전압을 출력하는 디지털 아날로그 컨버터 스위칭부; 및 상기 Y+1개의 아날로그 전압을 입력받아 상기 Y 값에 의해 정해진 멀티 팩터에 의해 상기 Y+1 개의 아날로그 전압마다 가중치를 설정하여 보간된 출력 전압을 생성하는 보간 앰프(230)를 구비하며, 상기 보간 앰프(230)는, 상기 디지털 아날로그 컨버터 스위칭부에서 출력되는 상기 Y+1 개의 아날로그 기준 전압들을 각각 입력받는 복수의 트랜지스터로 구성되며, 각 트랜지스터마다 하위 Y 비트의 수에 따라 멀티 팩터를 갖는 비반전 입력부(231); 상기 보간 앰프의 출력 전압을 각각 입력받고, 상기 비반전 입력부와 쌍을 이루는 복수의 트랜지스터로 구성되며, 각 트랜지스터마다　하위 Y 비트의 수에 따라 멀티 팩터를 갖는 반전 입력부(232); 상기 비반전 입력부와 상기 반전 입력부의 능동 로드로 동작하는 로드부(235); 제1 바이어스 전압에 응답하여 상기 보간 앰프를 구동시키는 제1 바이어스 인가부(234);　제2 바이어스 전압을 각 게이트에 입력받고, 상기 비반전 입력부의 트랜지스터들과 동일한 멀티 팩터를 갖는 트랜지스터들로 구성되어 상기 반전 입력부 및 상기 비반전 입력부에 전류를 공급하는 제2 바이어스 인가부(233); 및 상기 로드부에서 변동된 전압에 따라 상기 출력 전압을 출력하는 출력부(236)를 구비하며, 상기 비반전 입력부(231), 상기 반전 입력부(232) 및 상기 제2 바이어스 인가부(233)를 구성하는 트랜지스터들은 각 멀티 팩터를 구비하는 트랜지스터들끼리 차동쌍들을 형성하는 것을 특징으로 한다.
본 발명에 따른 액정 디스플레이 패널 구동 회로는 회로 면적을 크게 감소시킨 효과가 있다. 종래 기술에 따른 구동 회로는 저항 스트링부의 저항 및 DAC 스위칭부의 트랜지스터의 개수가 각각 2N만큼 필요하였다면, 본 발명에 따른 구동 회로는 저항 및 트랜지스터는 각각 2X+2(21/2X)의 개수만큼 필요하고, 추가로 보간 앰프에 (2(Y-3)+2(Y-2) +2(Y-1))*3개의 트랜지스터가 필요하나, 전체적으로 저항 및 트랜지스터의 개수가 크게 감소되므로　면적 감소의 효과가 크다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.
도 2는 본 발명에 따른 액정 디스플레이 구동 회로의 일 실시예를 도시한 것이다.
도 2에 도시된 액정 디스플레이 구동 회로(200)는 영역별 저항 스트링부(211,212,213), 영역별 디지털 아날로그 컨버터(DAC) 스위칭부(221~226), 보간 앰프(230,240) 및 출력 스위치부(250)로 구성된다.
도　3을 참조하면, 입력되는 디지털 데이터 N 비트(N Bit Input)는 상위 X 비트와 하위 Y 비트로 구성된다(X및 Y는 0 이상의 정수이다). 예를 들면, 디지털 데이터 N 비트(N Bit Input)가 10 비트이고, 상위 X 비트가 7 비트이면, 하위 Y 비트는 3 비트가 된다.
상기 영역별 저항 스트링부(211,212,213)는 상기 N 비트의 디지털 데이터의 전압 범위를 3 개의 영역으로 나누어 각 영역에 따라 다른 비율로 아날로그 기준 전압들을 출력한다.
특히, 상기 영역별 저항 스트링부(211,212,213)는 발생시키는 기준 전압의 크기에 따라 상위 영역 저항 스트링부(211), 중간 영역 저항 스트링부(212) 및 하위 영역 저항 스트링부(213)로 구분된다.
상기 상위 영역 저항 스트링부(211)는 상위 비트인 X 비트의 영역 중에서 가장 높은 아날로그 기준 전압을 발생시킨다. 상기 상위 영역 저항 스트링부(211)는 복수의 저항이 일렬로 배치되어 각 저항들의 연결 지점에서 상기 아날로그 기준 전압들을 생성한다. 상기 상위 영역 저항 스트링부(211)는 21/2X 개의 저항을 구비한 다. 단, 2의 지수인 (1/2)X가 정수가 아닌 경우 반올림한 정수값으로 저항의 개수를 선택한다.
상기 중간 영역 저항 스트링부(212)는 상위 비트인 X 비트의 영역 중에서 가장 높은 기준 전압과 가장 낮은 기준 전압을 제외한 중간 영역의 아날로그 기준 전압들을 발생시킨다. 상기 중간 영역 저항 스트링부(212)는 복수의 저항이 일렬로 배치되어 각 저항들의 연결 지점에서 상기 아날로그 기준 전압들을 생성한다. 상기 중간 영역 저항 스트링부(212)는 2X 개의 저항을 구비한다.
상기 하위 영역 저항 스트링부(213)는 상위 비트인 X 비트의 영역 중에서 가장 낮은 아날로그 기준 전압을 발생시킨다. 상기 하위 영역 저항 스트링부(213)는 복수의 저항이 일렬로 배치되어 각 저항들의 연결 지점에서 상기 아날로그 기준 전압들을 생성한다. 상기 하위 영역 저항 스트링부(213)는 21/2X 개의 저항을 구비한다. 단, 2의 지수인 (1/2)X가 정수가 아닌 경우 반올림한 정수값으로 저항의 개수를 선택한다.
또한, 상기 영역별 저항 스트링부(211,212,213)는 포지티브 기준 전압을 생성하기 위한 포지티브 저항 스트링부 및 네거티브 기준 전압을 생성하기 위한 네거티브 저항 스트링부로 구성된다(미도시).
상기 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223)는 상기 N 비트의 디지털 데이터를 입력받고 상기 상위 X 비트에 따라 상기 영역별 저항 스트링부(211,212,213)로부터 입력받은 아날로그 기준 전압들 중에서 선택하여 Y+1개의 아날로그 전압을 출력하고, 상기 하위 Y 비트에 따라 다른 조합의 상기 Y+1개의 아날로그 전압을 출력한다.
상기 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223)는 상위 영역 DAC 스위칭부(221), 중간 영역 DAC 스위칭부(222), 하위 영역 DAC 스위칭부(223)로 구성된다.
상기 상위 영역 DAC 스위칭부(221)는 N 비트의 디지털 입력 데이터(N Bit Input)에 제어되어 상기 상위 영역 저항 스트링부(211)로부터 출력된 기준 전압들을 입력받아 그 중 선택하여 Y+1개의 출력으로 상기 보간 앰프(230)로 전달한다. 이때, Y+1 개의 출력 신호는 모두 동일한 전압 레벨을 갖는다. 예를 들면, Y=2 일 때, 상기 상위 영역 DAC 스위칭부는 V1,V1,V1을 출력한다.
상기 중간 영역 DAC 스위칭부(222)는 N 비트의 디지털 입력 데이터(N Bit Input)에 제어되어 상기 중간 영역 저항 스트링부(212)로부터 출력된 기준 전압들을 입력받아 그 중 선택하여 Y+1개의 출력으로 상기 보간 앰프(230)로 전달한다.
예를 들면, Y=2 일 때, 도 5를 참조하면, 상기 중간 영역 DAC 스위칭부(222)는 하위 비트의 디지털 데이터에 따라 V1과 V2의 조합에 의해 V1,V1,V1 또는 V1,V1,V2 또는 V2,V1,V2 또는 V2,V2,V1의 출력 신호를 출력한다.
V1과 V2는 상위 비트에 근거하여 상기 영역별 저항 스트링부(211,212,213)의 기준 전압으로부터 추출된 값이다. V2는 V1보다 소정 전압이 높은 전압이며, 상기 아날로그 기준 전압들 중 V1에 가장 인접한 기준 전압이다.
상기 하위 영역 DAC 스위칭부(223)는 N 비트의 디지털 입력 데이터(N Bit Input)에 제어되어 상기 하위 영역 저항 스트링부(213)로부터 출력된 기준 전압들을 입력받아 그 중 선택하여 Y+1개의 출력으로 상기 보간 앰프(230)로 전달한다. 이때, Y+1 개의 출력 신호는 모두 동일한 전압 레벨을 갖는다. 예를 들면, Y=2 일 때, 상기 하위 영역 DAC 스위칭부(223)는 V1,V1,V1을 출력한다.
상기 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223)는 스위칭 소자 또는 트랜지스터로 구현할 수 있다. 예를 들면, 상위 영역 디지털 아날로그 컨버터 스위칭부(221)는 상기 상위 영역 저항 스트링부(211)로부터 기준 전압들을 입력받고,　상기 N 비트의 디지털 데이터(N Bit Input)에 제어되는 21/2X 개의 트랜지스터에 의해 상기 Y+1개의 아날로그 전압을 출력하도록 구성할 수 있다.
또한, 상기 중간 영역 디지털 아날로그 컨버터 스위칭부(222)는 상기 중간 영역 저항 스트링부(212)로부터 기준 전압들을 입력받고,　상기 N 비트의 디지털 데이터(N Bit Input)에 제어되는 2X 개의 트랜지스터에 의해 상기 Y+1개의 아날로그 전압을 출력하도록 구성할 수 있다.
또한, 상기 하위 영역 디지털 아날로그 컨버터 스위칭부(223)는 상기 하위 영역 저항 스트링부(213)로부터 기준 전압들을 입력받고,　상기 N 비트의 디지털 데이터(N Bit Input)에 제어되는 21/2X 개의 트랜지스터에 의해 상기 Y+1개의 아날로그 전압을 출력하도록 구성할 수 있다.
상기 보간 앰프(230)는 상기 Y+1개의 아날로그 전압을 입력받아 상기 Y 값에 의해 정해진 멀티 팩터에 의해 상기 Y+1 개의 아날로그 전압마다 가중치를 설정하 여 보간된 출력 전압을 생성한다.
상기 보간 앰프(230)는 상기 상위 영역 DAC 스위칭부(221) 및 상기 하위 영역 DAC 스위칭부(223)로부터 기준 전압을 입력받을 경우, 입력받은 기준 전압을 그대로 출력하며, 상기 중간 영역 DAC 스위칭부(222)로부터 기준 전압을 입력받을 경우 입력받은 기준 전압들에 멀티 팩터를 두어 출력 전압을 발생시킨다.
또한, 상기 보간 앰프(230)는 상기 포지티브 기준 전압의 구동을 위한 포지티브 버퍼 및 상기 네거티브 기준 전압의 구동을 위한 네거티브 버퍼로 구성된다(미도시).
상기 출력 스위치부(250)는 상기 보간 앰프(230,240)들의 출력을 입력받아 선택하여 액정 디스플레이 패널에 전압(Out<1>~Out<K>)을 공급한다. 상기 출력 스위치부(250)는 제어 신호(ctrl)에 따라 출력 신호의 극성을 포지티브 또는 네거티브로 반전시키는 극성 반전 기능, 포지티브 극성과 네거티브 극성을 바꾸는데 있어서 전류 소모를 감소시키기 위한 전하 공유(Charge Share) 또는 출력 인에이블(output enable) 기능 등을 제어한다. 상기 출력 스위치부(250)는 예를 들면, 멀티 플렉서(Multiplexer)에 의해 구현할 수 있다.
즉, 액정 디스플레이 패널의 화상 구현 방식은 액정 디스플레이 패널 구동 회로의 출력들이 각각 다른 데이터를 구동하고, 각 데이터에 따른 색의 조합으로 화상을 구현하게 되므로 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223)와 보간 앰프(230)가 각각의 출력마다 구비하고 있어야 한다.
도 2를 참조하여 보다 구체적으로 설명하면, 본 발명에 따른 액정 디스플레 이 패널 구동 회로는 입력되는 디지털 데이터(N Bit Input)는 복수개가 구비되며, 그에 대응하여 상기 영역별 디지털 아날로그 컨버터 스위칭부 및 상기 보간 앰프가 복수개씩 구비되고, 제1 내지 제M 영역별 디지털 아날로그 컨버터 스위칭부((221,222,223),(224,225,226))는 각각 다른 디지털 데이터를 입력받으며, 각각의 제1 내지 제M 영역별 디지털 아날로그 컨버터 스위칭부의 출력 전압들을 각각의 제1 내지 제M 보간 앰프(230,240)가 입력받아 동작한다. 그 후, 상기 출력 스위치부(250)는 제어 신호에 응답하여 상기 복수개의 보간 앰프(230,240)의 출력을 선택하여 상기 액정 디스플레이 회로에 전송한다.
도 4는 도 2에 도시된 보간 앰프(230)의 상세 회로도를 도시한 것이다.
도 4에 도시된 보간 앰프(230)는 비반전 입력부(231), 반전 입력부(232), 제1 바이어스 인가부(234), 제2 바이어스 인가부(233), 로드부(235) 및 출력부(236)를 구비한다.
상기 비반전 입력부(231)는 상기 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223)에서 출력되는 상기 Y+1 개의 아날로그 기준 전압들(YA,YB,YC,YD,YE)을 각각 입력받는 복수의 트랜지스터(M1~M5)로 구성되며, 각 트랜지스터마다 하위 Y 비트의 수에 따라 멀티 팩터를 갖는다.
상기 반전 입력부(232)는 상기 보간 앰프(230)의 출력 전압을 각각 입력받고, 상기 비반전 입력부(231)와 쌍을 이루는 복수의 트랜지스터(M6~M10)로 구성되며, 각 트랜지스터마다　하위 Y 비트의 수에 따라 멀티 팩터를 갖는다.
상기 로드부(235)는 상기 비반전 입력부(231)와 상기 반전 입력부(232)의 능 동 로드로 동작한다.
상기 제1 바이어스 인가부(234)는 제1 바이어스 전압(Bias 1)에 응답하여 상기 보간 앰프(230)를 구동시킨다.
상기 제2 바이어스 인가부(233)는 제2 바이어스 전압(Bias 2)을 각 게이트에 입력받고, 상기 비반전 입력부(231)의 트랜지스터들과 동일한 멀티 팩터를 갖는 트랜지스터들(M11~M15)로 구성되어 상기 반전 입력부(232) 및 상기 비반전 입력부(231)에 전류를 공급한다.
상기 출력부(236)는 상기 로드부(235)에서 변동된 전압에 따라 상기 출력 전압(Out)을 출력한다.
상기 비반전 입력부(231), 상기 반전 입력부(232) 및 상기 제2 바이어스 인가부(233)를 구성하는 트랜지스터들은 각 멀티 팩터를 구비하는 트랜지스터들끼리 차동쌍들을 형성한다.
보다 구체적으로 설명하면, 상기 로드부(235)는 제17 트랜지스터(M17)와 제18 트랜지스터(M18)를 구비한다.
상기 제17 트랜지스터(M17)는 전원 전압(VDDA)을 제1 단자에 입력받는다. 상기 제 18 트랜지스터는 전원 전압(VDDA)을 제1 단자에 입력받고, 게이트 단자가 상기 제17 트랜지스터(M17)의 게이트 단자에 연결되고, 상기 제 18 트랜지스터의 제2 단자는 상기 제 18 트랜지스터의 게이트 단자에 연결된다.
상기 비반전 입력부(231)는 제1 트랜지스터(M1) 내지 제5 트랜지스터(M5)를 구비한다.
상기 제1 트랜지스터(M1)는 상기 영역별 디지털 아날로그 컨버터 스위칭부의 제1 출력 신호(YA)를 게이트에 입력받고, 제1 단자가 제17 트랜지스터(M17)의 제2 단자에 연결된다. 상기 제2 트랜지스터(M2)는 상기 영역별 디지털 아날로그 컨버터 스위칭부의 제2 출력 신호(YB)를 게이트에 입력받고, 제1 단자가 제17 트랜지스터(M17)의 제2 단자에 연결된다. 상기 제3 트랜지스터(M3)는 상기 영역별 디지털 아날로그 컨버터 스위칭부의 제3 출력 신호(YC)를 게이트에 입력받고, 제1 단자가 제17 트랜지스터(M17)의 제2 단자에 연결된다. 상기 제4 트랜지스터(M4)는 상기 영역별 디지털 아날로그 컨버터 스위칭부의 제4 출력 신호(YD)를 게이트에 입력받고, 제1 단자가 제17 트랜지스터(M17)의 제2 단자에 연결된다. 상기 제5 트랜지스터(M5)는 상기 영역별 디지털 아날로그 컨버터 스위칭부의 제5 출력 신호(YD)를 게이트에 입력받고, 제1 단자가 제17 트랜지스터(M17)의 제2 단자에 연결된다.
만약, Y-1,Y-2,Y-3이 0보다 작은 경우, 즉, 각 트랜지스터의 멀티 팩터가 1보다 작은 경우, 상기 제2 트랜지스터(M2) 내지 상기 제4 트랜지스터(M4)는 삭제된다.
상기 반전 입력부(232)는 제 6 트랜지스터(M6) 내지 제 10 트랜지스터(M10)로 구성된다.
상기 제6 트랜지스터(M6)는 상기 보간 앰프(230)의 출력 신호(Out)를 게이트에 입력받고, 제1 단자가 제18 트랜지스터(M18)의 제2 단자에 연결되고, 제2 단자가 제1 트랜지스터(M1)의 제2 단자에 연결된다. 상기 제7 트랜지스터(M7)는 상기 보간 앰프(230)의 출력 신호(Out)를 게이트에 입력받고, 제1 단자가 제18 트랜지스 터(M18)의 제2 단자에 연결되고, 제2 단자가 제2 트랜지스터(M2)의 제2 단자에 연결된다. 상기 제8 트랜지스터(M8)는 상기 보간 앰프(230)의 출력 신호(Out)를 게이트에 입력받고, 제1 단자가 제18 트랜지스터(M18)의 제2 단자에 연결되고, 제2 단자가 제3 트랜지스터(M3)의 제2 단자에 연결된다. 상기 제9 트랜지스터(M9)는 상기 보간 앰프(230)의 출력 신호(Out)를 게이트에 입력받고, 제1 단자가 제18 트랜지스터(M18)의 제2 단자에 연결되고, 제2 단자가 제4 트랜지스터(M4)의 제2 단자에 연결된다. 상기 제10 트랜지스터(M10)는 상기 보간 앰프(230)의 출력 신호(Out)를 게이트에 입력받고, 제1 단자가 제18 트랜지스터(M18)의 제2 단자에 연결되고, 제2 단자가 제5 트랜지스터(M5)의 제2 단자에 연결된다. 위와 같이, 상기 제6 트랜지스터(M6) 내지 제10 트랜지스터(M10)의 게이트는 상기 보간 앰프(230)의 출력 단자와 연결되어 피드백 루프를 형성한다.
상기 출력부(236)는 제19 트랜지스터(M19), 제20 트랜지스터(M20) 및 주파수 보상용 캐패시터(c1)를 구비한다.
상기 제19 트랜지스터(M19)는 전원 전압(VDDA)을 제1 단자에 입력받고, 상기 제17 트랜지스터(M17)의 제2 단자에 게이트 단자가 연결되고, 제2 단자의 전압이 출력전압이 된다. 상기 제20 트랜지스터(M20)는 제1 단자가 제19 트랜지스터(M19)의 제2 단자에 연결되고, 제1 바이어스 전압이 게이트 단자에 인가되고, 제2 단자가 접지 전압(GNDA)에 연결된다.
상기 주파수 보상용 캐패시터(c1)는 상기 제19 트랜지스터(M19)의 게이트 단자와 제2 단자사이에 연결된다.
상기 제1 바이어스 인가부(234)는 제1 바이어스 전압(Bias 1)을 게이트 단자에 입력받고, 제1 단자가 접지 전압(GNDA)에 연결되는 제16 트랜지스터(M16)로 구성된다.
상기 제2 바이어스 인가부(233)는 제11 트랜지스터(M11) 내지 제15 트랜지스터(M15)로 구성된다.
상기 제11 트랜지스터(M11)는 제2 바이어스 전압(Bias 2)을 게이트 단자에 입력받고, 상기 제16 트랜지스터(M16)의 제2 단자에 제1 단자가 연결되며, 제2 단자는 제1 트랜지스터(M1)의 제2 단자에 연결된다. 상기 제12 트랜지스터(M12)는 제2 바이어스 전압(Bias 2)을 게이트 단자에 입력받고, 상기 제16 트랜지스터(M16)의 제2 단자에 제1 단자가 연결되며, 제2 단자는 제2 트랜지스터(M2)의 제2 단자에 연결된다. 상기 제13 트랜지스터(M13)는 제2 바이어스 전압(Bias 2)을 게이트 단자에 입력받고, 상기 제16 트랜지스터(M16)의 제2 단자에 제1 단자가 연결되며, 제2 단자는 제3 트랜지스터(M3)의 제2 단자에 연결된다. 상기 제14 트랜지스터(M14)는 제2 바이어스 전압(Bias 2)을 게이트 단자에 입력받고, 상기 제16 트랜지스터(M16)의 제2 단자에 제1 단자가 연결되며, 제2 단자는 제4 트랜지스터(M4)의 제2 단자에 연결된다. 상기 제15 트랜지스터(M15)는 제2 바이어스 전압(Bias 2)을 게이트 단자에 입력받고, 상기 제16 트랜지스터(M16)의 제2 단자에 제1 단자가 연결되며, 제2 단자는 제5 트랜지스터(M5)의 제2 단자에 연결된다.
상기 제1 트랜지스터(M1), 상기 제6 트랜지스터(M6) 및 상기 제11 트랜지스 터(M11)는 차동쌍을 형성하며　멀티 팩터는　 2(0)이다. 또한, 제2, 제7, 제12 트랜지스터(M2,M7,M12)가 차동쌍을 형성하며 멀티 팩터는　 2(Y-1)이다. 또한, 제3, 제8, 제13 트랜지스터(M3,M8,M13)가 차동쌍을 형성하며 멀티 팩터는　 2(Y-2)이다. 또한, 제4, 제9, 제14 트랜지스터(M4,M9,M14)가 차동쌍을 형성하며 멀티 팩터는　 2(Y-3)이다. 또한, 제5, 제10, 제15 트랜지스터(M5,M10,M15)가 차동쌍을 형성하며 멀티 팩터는　 2(0)이다.
차동쌍을 형성하는 각 트랜지스터는 멀티 팩터만큼 동일한 크기의 트랜지스터가 각 트랜지스터에 병렬로 연결된다. 예를 들면, 멀티 팩터가 4인 제2 트랜지스터(M2)는 동일한 크기의 트랜지스터를 4 개의 병렬 구조로 형성하며, 게이트에 동일하게 상기 영역별 디지털 아날로그 컨버터 스위칭부의 제2 출력 신호를 입력받는다.
또한, 바람직하게는 상기 비반전 입력부(231) 및 상기 반전 입력부(232)를 구성하는 트랜지스터(M1~M10)는 모두 동일 크기를 갖는다. 바람직하게는 상기 제2 바이어스 인가부(233)를 구성하는 트랜지스터(M11~M15)는 모두 동일한 크기를 갖는다.
상기 보간 앰프(230)의 입력단의 전류원은 1 개를 구비하며, 상기 보간 앰프(230)의 입력단의 전류원은 멀티 팩터를 증가 시켜 상기 보간 앰프(230)의 입력단의 전류를 증가 시키며, 상기 차동쌍에 흐르는 전류는 각각의 차동쌍을 구성하고 있는 제11 트랜지스터(M11) 내지 제15 트랜지스터(M15)의 멀티 팩터에 의해 분배된다.
따라서, 차동쌍을 형성하는 각 트랜지스터는 입력 단자에 동일한 전압을 입력받더라도, 멀티 팩터의 차이에 의해 상기 보간 앰프(230)의 출력 전압의 차이가 발생하게 된다. 이렇게 하여, 본 발명에 따른 액정 디스플레이 패널 구동 회로는 하위 비트에 따른 전압 차의 구분을 멀티 팩터를 갖는 보간 앰프(230)에 의해 발생시킬 수 있다.
이때, 멀티 팩터에 해당하는 2의 지수인 Y-1,Y-2 또는 Y-3이 0 이거나 0 보다 작은 음수인 경우에는 각 차동쌍의 트랜지스터 및 입출력 노드들은 삭제되어 없어지게 된다.
예를 들면, Y=2인 경우, 제3, 제8, 제13 트랜지스터(M3,M8,M13)로 이루어진 차동쌍 및 제4,제9,제14 트랜지스터(M4,M9,M14)로 이루어진 차동쌍은 없어지게 된다.
또한, Y가 5보다 큰 수인 경우, 상기와 같은 차동쌍은 추가로 구비되야 한다. 예를 들어, Y=5 인 경우, 비반전 입력부(231)에 제21 트랜지스터가 추가되고, 반전 입력부에 제22 트랜지스터가 추가되고, 제2 바이어스 인가부(233)에 제23 트랜지스터가 추가된다.
상기 비반전 입력부(231)와 상기 반전 입력부(232) 및 상기 제2 바이어스 인가부(233)를 구성하는 트랜지스터(M1~M15)는 각각 멀티 팩터를 구비한다.
도 5는 Y=2인 경우 도 2에 도시된 중간 영역 아날로그 디지털 컨버터 스위칭 부(222) 및 보간 앰프(230)의 출력을 표시한 것이다.
디지털 데이터가 8 비트이고, 상위 비트가 6 비트이고 하위 비트가 2 비트인 경우이다. 하위 비트인 Y2와 Y1의 데이터에 따라 중간 영역 DAC 스위칭부(222)의 출력 신호를 나타낸 것이다.
예를 들면, Y2=0이고, Y1=1인 경우, YA=V1이고, YB=V1, YC=V2가 되도록 구현된다.
또한, Y=2 인 경우, 상기 보간 앰프(230)에 입력되는 멀티 팩터는 1,2,1이 된다. 또한, 가중치는 각각 1/(1+2+1), 2/(1+2+1),1/(1+2+1) 즉, 0.25,0.5,0.25가 된다. 즉, 상기 비반전 입력부(231), 상기 반전 입력부(232) 및 상기 제2 바이어스 인가부(233)를 구성하는 트랜지스터들의 가중치는 각 트랜지스터의 멀티 팩터/전체 트랜지스터의 멀티 팩터의 합으로 계산된다.
예를 들면, Y2=0이고, Y1=1인 경우, 상기 중간 영역 DAC 스위칭부(222)의 출력은 V1,V1,V2이고, 상기 보간 앰프(230)의 출력 전압은 0.25*V1+0.5V1+0.25V2=0.75V1+0.25V2가 된다.
따라서, 본 발명에 따른 액정 디스플레이 패널 구동 회로는 디지털 데이터의 상위 비트를 이용하여 저항 스트링부로부터 기준 전압을 생성하며, 하위 비트를 이용하여 보간 앰프(230)로부터 하위 비트에 상응하는 기준 전압을 출력하도록 구성된다.
본 발명은 액정 디스플레이 패널 구동 회로에 한정되지 않고, 일반적인 표시 장치의 구동 회로에도 적용이 가능하다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 종래 기술에 따른 액정 디스플레이 패널 구동 회로의 일 실시예를 도시한 것이다.
도 2는 본 발명에 따른 액정 디스플레이 패널 구동 회로의 일 실시예를 도시한 것이다.
도 3은 도 2에 도시된 아날로그 디지털 컨버터 스위칭부의 입력에 따른 출력 범위를 도시한 것이다.
도 4는 도 2에 도시된 보간 앰프의 상세 회로도를 도시한 것이다.
도 5는 Y=2인 경우 도 2에 도시된 아날로그 디지털 컨버터 스위칭부의 출력 전압과 보간 앰프의 출력 전압의 예를 도시한 것이다.

Claims (16)

  1. 　N 비트의 해상도를 갖는 액정 디스플레이 패널을 구동시키기 위한 액정 디스플레이 패널 구동 회로에 있어서, 상기 액정 디스플레이 패널 구동 회로에 입력되는 N 비트의 디지털 데이터는 상위 X 비트와 하위 Y 비트로 구성되며,
    상기 N 비트의 디지털 데이터의 전압 범위를 3 개의 영역으로 나누어 각 영역에 따라 다른 비율로 아날로그 기준 전압들을 출력하는 영역별 저항 스트링부(211,212,213);
    상기 N 비트의 디지털 데이터를 입력받고 상기 상위 X 비트에 따라 상기 영역별 저항 스트링부로부터 입력받은 아날로그 기준 전압들 중에서 선택하여 Y+1개의 아날로그 전압을 출력하고, 상기 하위 Y 비트에 따라 다른 조합의 상기 Y+1개의 아날로그 전압을 출력하는 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223); 및
    상기 Y+1개의 아날로그 전압을 입력받아 상기 Y 값에 의해 정해진 멀티 팩터에 의해 상기 Y+1 개의 아날로그 전압마다 가중치를 설정하여 보간된 출력 전압을 생성하는 보간 앰프(230)를 구비하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  2. 제 1 항에 있어서,
    입력되는 디지털 데이터는 복수개가 구비되며,
    그에 대응하여 상기 영역별 디지털 아날로그 컨버터 스위칭부 및 상기 보간 앰프가 복수개씩 구비되고,
    제어 신호에 응답하여 상기 복수개의 보간 앰프의 출력 전압을 상기 액정 디스플레이 패널 회로에 전송하는 출력 스위치부(250)를 더 구비하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  3. 제 1 항에 있어서,
    상기 영역별 저항 스트링부(211,212,213)는,
    　21/2X 개의 저항이 직렬 연결되어, 각 저항들의 연결 지점에서 상기 X 비트 중 가장 높은 전압에 해당하는 아날로그 기준 전압들을 생성하는 상위 영역 저항 스트링부(211);
    2X 개의 저항이 직렬 연결되어 각 저항들의 연결 지점에서 상기 X 비트 중 가장 높은 전압과 가장 낮은 전압을 제외한 전압들에 해당하는 아날로그 기준 전압들을 생성하는 중간 영역 저항 스트링부(212); 및
    21/2X 개의 저항이 직렬 연결되어 각 저항들의 연결 지점에서 상기 X 비트 중 가장 낮은 전압에 해당하는 아날로그 기준 전압들을 생성하는 하위 영역 저항 스트링부(213)를 구비하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  4. 제 3 항에 있어서,
    상기 영역별 디지털 아날로그 컨버터 스위칭부(221,222,223)는,
    상기 상위 영역 저항 스트링부로부터 아날로그 기준 전압들을 입력받고,　상기 N 비트의 디지털 데이터에 제어되는 21/2X 개의 트랜지스터에 의해 상기 Y+1개의 아날로그 전압을 출력하는 상위 영역 디지털 아날로그 컨버터 스위칭부(221);
    상기 중간 영역 저항 스트링부로부터 아날로그 기준 전압들을 입력받고,　상기 N 비트의 디지털 데이터에 제어되는 2X 개의 트랜지스터에 의해 상기 Y+1개의 아날로그 전압을 출력하는 중간 영역 디지털 아날로그 컨버터 스위칭부(222); 및
    상기 하위 영역 저항 스트링부로부터 아날로그 기준 전압들을 입력받고,　상기 N 비트의 디지털 데이터에 제어되는 21/2X 개의 트랜지스터에 의해 상기 Y+1개의 아날로그 전압을 출력하는 하위 영역 디지털 아날로그 컨버터 스위칭부(223)를 구비하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  5. 제 4 항에 있어서,
    상기 중간 영역 디지털 아날로그 컨버터 스위칭부는(222),
    상기 하위 Y 비트의 데이터에 따라 서로 다른 조합의 상기 Y+1 개의 아날로그 기준 전압들을 출력하며, 상기 Y+1 개의 아날로그 기준 전압들이 서로 다른 레벨인 경우, 상기 중간 영역 저항 스트링부에서 출력되는 아날로그 기준 전압들 중 인접하는 전압 레벨의 신호들인 것을 특징으로 액정 디스플레이 패널 구동 회로.
  6. 제 4 항에 있어서,
    상기 상위 영역 디지털 아날로그 컨버터 스위칭부(221) 또는 상기 하위 영역 디지털 아날로그 컨버터 스위칭부(223)는,
    동일한 전압 레벨을 갖는 Y+1 개의 아날로그 기준 전압들을 출력하는 것을 특징으로 액정 디스플레이 패널 구동 회로.
  7. 제 4 항에 있어서,
    상기 상위 영역 저항 스트링부(221) 또는 상기 하위 영역 저항 스트링부는(223),
    2의 지수인 (1/2)X가 정수가 아닌 경우 반올림한 정수값으로 (1/2)X를 계산하여 저항의 개수를 선택하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  8. 제 1 항에 있어서,
    상기 출력 스위치부(250)는,
    상기 제어 신호에 따라 상기 보간 앰프의 출력의 극성을 포지티브 또는 네거티브로 바꾸는 기능, 전류 소모를 감소시키기 위한 전하 공유 기능 또는 출력 인에이블 기능 중 적어도 하나 이상을 구비하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  9. 제 1 항에 있어서,
    상기 영역별 저항 스트링부(211,212,213)는,
    포지티브 아날로그 기준 전압을 생성하기 위한 포지티브 저항 스트링부; 및
    네거티브 아날로그 기준 전압을 생성하기 위한 네거티브 저항 스트링부를 구비하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  10. 제 9 항에 있어서,
    상기 보간 앰프(230)는,
    상기 포지티브 아날로그 기준 전압의 구동을 위한 포지티브 버퍼; 및
    상기 네거티브 아날로그 기준 전압의 구동을 위한 네거티브 버퍼를 구비하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  11. 제 1 항에 있어서,
    상기 보간 앰프(230)는,
    상기 영역별 디지털 아날로그 컨버터 스위칭부에서 출력되는 상기 Y+1 개의 아날로그 기준 전압들을 각각 입력받는 복수의 트랜지스터로 구성되며, 각 트랜지스터마다 하위 Y 비트의 수에 따라 멀티 팩터를 갖는 비반전 입력부(231);
    상기 보간 앰프의 출력 전압을 각각 입력받고, 상기 비반전 입력부와 쌍을 이루는 복수의 트랜지스터로 구성되며, 각 트랜지스터마다　하위 Y 비트의 수에 따라 멀티 팩터를 갖는 반전 입력부(232);
    상기 비반전 입력부와 상기 반전 입력부의 능동 로드로 동작하는 로드부(235);
    제1 바이어스 전압에 응답하여 상기 보간 앰프를 구동시키는 제1 바이어스 인가부(234);
    제2 바이어스 전압을 각 게이트에 입력받고, 상기 비반전 입력부의 트랜지스터들과 동일한 멀티 팩터를 갖는 트랜지스터들로 구성되어 상기 반전 입력부 및 상기 비반전 입력부에 전류를 공급하는 제2 바이어스 인가부(233); 및
    상기 로드부에서 변동된 전압에 따라 상기 출력 전압을 출력하는 출력부(236)를 구비하며,
    상기 비반전 입력부(231), 상기 반전 입력부(232) 및 상기 제2 바이어스 인가부(233)를 구성하는 트랜지스터들은 각 멀티 팩터를 구비하는 트랜지스터들끼리 차동쌍들을 형성하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  12. N 비트의 해상도를 갖는 액정 디스플레이 패널을 구동시키기 위한 액정 디스플레이 패널 구동 회로에 있어서, 상기 액정 디스플레이 패널 구동 회로에 입력되는 N 비트의 디지털 데이터는 상위 X 비트와 하위 Y 비트로 구성되며,
    상위 X 비트를 기준으로 생성된 아날로그 기준 전압들 중 상기 N 비트의 디지털 데이터에 따라 선택하여 Y+1 개의 아날로그 전압을 출력하는 디지털 아날로그 컨버터 스위칭부; 및
    상기 Y+1개의 아날로그 전압을 입력받아 상기 Y 값에 의해 정해진 멀티 팩터 에 의해 상기 Y+1 개의 아날로그 전압마다 가중치를 설정하여 보간된 출력 전압을 생성하는 보간 앰프(230)를 구비하며,
    상기 보간 앰프(230)는,
    상기 디지털 아날로그 컨버터 스위칭부에서 출력되는 상기 Y+1 개의 아날로그 기준 전압들을 각각 입력받는 복수의 트랜지스터로 구성되며, 각 트랜지스터마다 하위 Y 비트의 수에 따라 멀티 팩터를 갖는 비반전 입력부(231);
    상기 보간 앰프의 출력 전압을 각각 입력받고, 상기 비반전 입력부와 쌍을 이루는 복수의 트랜지스터로 구성되며, 각 트랜지스터마다　하위 Y 비트의 수에 따라 멀티 팩터를 갖는 반전 입력부(232);
    상기 비반전 입력부와 상기 반전 입력부의 능동 로드로 동작하는 로드부(235);
    제1 바이어스 전압에 응답하여 상기 보간 앰프를 구동시키는 제1 바이어스 인가부(234);
    제2 바이어스 전압을 각 게이트에 입력받고, 상기 비반전 입력부의 트랜지스터들과 동일한 멀티 팩터를 갖는 트랜지스터들로 구성되어 상기 반전 입력부 및 상기 비반전 입력부에 전류를 공급하는 제2 바이어스 인가부(233); 및
    상기 로드부에서 변동된 전압에 따라 상기 출력 전압을 출력하는 출력부(236)를 구비하며,
    상기 비반전 입력부(231), 상기 반전 입력부(232) 및 상기 제2 바이어스 인가부(233)를 구성하는 트랜지스터들은 각 멀티 팩터를 구비하는 트랜지스터들끼리 차동쌍들을 형성하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  13. 제 12 항에 있어서,
    상기 제1 바이어스 전압 또는 상기 제2 바이어스 전압은 상기 보간 앰프의 외부에 구비된 바이어스 회로로부터 공급되는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  14. 제 12 항에 있어서,
    Y=2 인 경우, 상기 디지털 아날로그 컨버터 스위칭부는 3 개의 아날로그 기준 전압을 출력하며,
    상기 비반전 입력부(231)는,
    상기 디지털 아날로그 컨버터 스위칭부의 제1 출력 신호를 게이트에 입력받고, 멀티 팩터가 1인 제1 트랜지스터;
    상기 디지털 아날로그 컨버터 스위칭부의 제2 출력 신호를 게이트에 입력받고, 멀티 팩터가 2인 제2 트랜지스터; 및
    상기 디지털 아날로그 컨버터 스위칭부의 제3 출력 신호를 게이트에 입력받고, 멀티 팩터가 1인 제3 트랜지스터를 구비하는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  15. 제 12 항에 있어서,
    상기 비반전 입력부를 구성하는 트랜지스터, 상기 반전 입력부를 구성하는 트랜지스터 또는 상기 제2 바이어스 인가부를 구성하는 트랜지스터는 모두 동일한 크기인 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
  16. 제 12항에 있어서,
    상기 보간 앰프의 입력단의 전류원은 1 개를 구비하며, 상기 보간 앰프(230)의 입력단의 전류원은 멀티 팩터를 증가 시켜 상기 보간 앰프(230)의 입력단의 전류를 증가 시키며,상기 차동쌍에 흐르는 전류는 각각의 차동쌍의 멀티 팩터에 의해 분배되는 것을 특징으로 하는 액정 디스플레이 패널 구동 회로.
KR1020090102453A 2009-10-27 2009-10-27 액정 디스플레이 패널 구동 회로 KR101081356B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090102453A KR101081356B1 (ko) 2009-10-27 2009-10-27 액정 디스플레이 패널 구동 회로
TW099136499A TWI437916B (zh) 2009-10-27 2010-10-26 液晶顯示面板驅動電路
CN2010105192620A CN102054450B (zh) 2009-10-27 2010-10-26 液晶显示面板驱动电路
US12/912,187 US8963905B2 (en) 2009-10-27 2010-10-26 Liquid crystal display panel driving circuit
JP2010240483A JP5179557B2 (ja) 2009-10-27 2010-10-27 液晶ディスプレイパネル駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090102453A KR101081356B1 (ko) 2009-10-27 2009-10-27 액정 디스플레이 패널 구동 회로

Publications (2)

Publication Number Publication Date
KR20110045755A true KR20110045755A (ko) 2011-05-04
KR101081356B1 KR101081356B1 (ko) 2011-11-08

Family

ID=43898024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090102453A KR101081356B1 (ko) 2009-10-27 2009-10-27 액정 디스플레이 패널 구동 회로

Country Status (5)

Country Link
US (1) US8963905B2 (ko)
JP (1) JP5179557B2 (ko)
KR (1) KR101081356B1 (ko)
CN (1) CN102054450B (ko)
TW (1) TWI437916B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957475B2 (en) 2013-03-13 2015-02-17 Dongbu Hitek Co., Ltd. Bootstrap field effect transistor (FET)
KR102666498B1 (ko) * 2023-09-15 2024-05-16 주식회사 아나패스 보간 증폭기 및 이를 포함하는 소스 드라이버

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US8970573B2 (en) 2012-06-27 2015-03-03 Synaptics Incorporated Voltage interpolating circuit
CN103354451B (zh) * 2013-06-03 2016-06-08 友达光电（苏州）有限公司 数模转换模块及包含其的灰阶电压产生模块
CN105099432B (zh) * 2014-05-19 2019-04-30 奇景光电股份有限公司 输出缓冲器
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
US10957237B2 (en) * 2015-12-28 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, display device, electronic device, and driving method of circuit
CN108781060B (zh) 2016-01-25 2023-04-14 康杜实验室公司 具有增强的高频增益的电压采样驱动器
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
WO2017185070A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
KR102649350B1 (ko) 2016-09-19 2024-03-20 삼성전자주식회사 보간 증폭기 및 이를 포함하는 소스 드라이버
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
KR20180055294A (ko) 2016-11-16 2018-05-25 삼성전자주식회사 Fbar 발진기 및 이를 이용하는 가스 감지 시스템
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
WO2019241081A1 (en) 2018-06-12 2019-12-19 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
KR102579595B1 (ko) 2018-09-10 2023-09-18 칸도우 랩스 에스에이 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US10680634B1 (en) 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US10608849B1 (en) 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
US10721106B1 (en) 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
US11651719B2 (en) * 2020-09-25 2023-05-16 Apple Inc. Enhanced smoothness digital-to-analog converter interpolation systems and methods
US11303484B1 (en) 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11374800B1 (en) 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
US11456708B1 (en) 2021-04-30 2022-09-27 Kandou Labs SA Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain
KR20230092486A (ko) * 2021-12-17 2023-06-26 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11184444A (ja) * 1997-12-24 1999-07-09 Oki Micro Design Miyazaki Co Ltd 液晶表示装置駆動用集積回路
KR100295676B1 (ko) 1999-02-11 2001-07-12 김영환 엘씨디 소스 드라이버
JP3594125B2 (ja) 2000-07-25 2004-11-24 シャープ株式会社 Ｄａ変換器およびそれを用いた液晶駆動装置
KR100373349B1 (ko) 2000-12-30 2003-02-25 주식회사 하이닉스반도체 저전력 엘씨디 소오스 구동회로
JP4114628B2 (ja) * 2004-04-08 2008-07-09 ソニー株式会社 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP4639153B2 (ja) 2006-01-20 2011-02-23 Ｏｋｉセミコンダクタ株式会社 ディジタル・アナログ変換器
JP4401378B2 (ja) 2006-11-02 2010-01-20 Ｎｅｃエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
KR101296643B1 (ko) 2006-12-28 2013-08-14 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법
US7714758B2 (en) * 2007-05-30 2010-05-11 Samsung Electronics Co., Ltd. Digital-to-analog converter and method thereof
JP4627078B2 (ja) 2007-10-25 2011-02-09 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
JP2009171298A (ja) * 2008-01-17 2009-07-30 Panasonic Corp デジタル・アナログコンバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957475B2 (en) 2013-03-13 2015-02-17 Dongbu Hitek Co., Ltd. Bootstrap field effect transistor (FET)
KR102666498B1 (ko) * 2023-09-15 2024-05-16 주식회사 아나패스 보간 증폭기 및 이를 포함하는 소스 드라이버

Also Published As

Publication number Publication date
JP5179557B2 (ja) 2013-04-10
US20110096054A1 (en) 2011-04-28
KR101081356B1 (ko) 2011-11-08
TW201116159A (en) 2011-05-01
US8963905B2 (en) 2015-02-24
JP2011095749A (ja) 2011-05-12
CN102054450A (zh) 2011-05-11
CN102054450B (zh) 2013-01-23
TWI437916B (zh) 2014-05-11

Similar Documents

Publication Publication Date Title
KR101081356B1 (ko) 액정 디스플레이 패널 구동 회로
US9275598B2 (en) DAC architecture for LCD source driver
JP4401378B2 (ja) デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
KR100402209B1 (ko) Ｄａ 변환기 및 이를 내장한 액정구동장치
JP2001166751A (ja) 階調表示基準電圧発生回路およびそれを用いた液晶駆動装置
US8610702B2 (en) Gamma voltage controller, gradation voltage generator and display device having the same
JP5017871B2 (ja) 差動増幅器及びデジタルアナログ変換器
JP6917178B2 (ja) 出力回路、データ線ドライバ及び表示装置
JP2005286615A (ja) 差動増幅器とデジタル・アナログ変換器並びに表示装置
CN107808646B (zh) 显示驱动器、电光装置、电子设备及显示驱动器的控制方法
JP4676183B2 (ja) 階調電圧生成装置，液晶駆動装置，液晶表示装置
US8605122B2 (en) Gamma voltage generation circuit
KR101239613B1 (ko) 데이터 드라이버의 디지털 아날로그 변환장치 및 그 변환방법
JP4455347B2 (ja) 電圧レベルシフト機能付きバッファ回路および液晶表示装置
KR20080075960A (ko) 디지털-아날로그 변환기 및 디지털-아날로그 변환방법
JP2016099555A (ja) 階調電圧生成回路及び映像表示装置
US11011099B2 (en) Driving circuit and display device
US20110001742A1 (en) Voltage generating system
CN118675438A (zh) 数字模拟变换器、数据驱动器及显示装置
CN118411915A (zh) 数字模拟转换器、数据驱动器以及显示装置
JP2008209696A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 7